防止算改集成電路的系統(tǒng)的制作方法
【專利摘要】用于生成表示篡改集成電路（1C)的一個(gè)或多個(gè)電路的篡改檢測信號的系統(tǒng)，包括篡改檢測模塊，以及被連接到所述篡改檢測模塊并且被布置成線圈配置以形成線網(wǎng)的導(dǎo)線對。所述線網(wǎng)被放置在距電路預(yù)定距離處。所述篡改檢測模塊生成并向?qū)Ь€對提供串行位流以檢測通過外部探針對所述線網(wǎng)的破壞。
【專利說明】防止篡改集成電路的系統(tǒng)

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明通常涉及集成電路，更具體地說，涉及用于防止對集成電路的篡改的系統(tǒng)。

【背景技術(shù)】
[0002] 集成電路（1C)，例如在機(jī)頂盒、發(fā)動機(jī)控制單元（ECU)和加密系統(tǒng)中使用的，通常 存儲敏感信息，包括個(gè)人資料、金融交易授權(quán)碼、安全密碼和安全會話密鑰，因而很容易受 到黑客的非法訪問。一種被黑客用于訪問位于1C中的信息的已知技術(shù)是微探測。微探測 涉及通過將細(xì)尖探針直接落在1C感興趣的點(diǎn)上、或落在感興趣的點(diǎn)所連接的1C的區(qū)域以 形成與1C的電接觸。探針是由微操縱器保持的，其中該操縱器被黑客控制以精確地將探針 落在1C上。
[0003] 為了保護(hù)1C免于微探測，靜態(tài)線網(wǎng)被設(shè)計(jì)放置在靠近1C的地方。圖1A是傳統(tǒng)靜 態(tài)線網(wǎng)系統(tǒng)100的示意方框圖。靜態(tài)線網(wǎng)系統(tǒng)100包括傳統(tǒng)篡改檢測模塊102、靜態(tài)線網(wǎng) 104以及第一和第二組導(dǎo)線106和108。第一組導(dǎo)線106包括第一導(dǎo)線段110而第二組導(dǎo) 線108包括第二導(dǎo)線段112。
[0004] 第一組導(dǎo)線106被連接到電壓源（VDD)和篡改檢測模塊102的低活性篡改線，而 第二組導(dǎo)線108被連接到接地端（GND)和篡改檢測模塊102的高活性篡改線。與第一和第 二組導(dǎo)線106和108相關(guān)聯(lián)的導(dǎo)線段，也就是，第一和第二導(dǎo)線段110和112,被放置在交替 模式以形成靜態(tài)線網(wǎng)104,其中該靜態(tài)線網(wǎng)保護(hù)了 1C(未顯示）免于通過探測的未授權(quán)訪 問。導(dǎo)線段11〇、112被放置，以便任何兩個(gè)相鄰導(dǎo)線段位于不同的電位并且相鄰導(dǎo)線段之 間的間距足夠小以防止探針（未顯示）穿透靜態(tài)線網(wǎng)104,而不與任何導(dǎo)線段接觸。探針與 任何導(dǎo)線段的接觸導(dǎo)致相應(yīng)的篡改線，即，高與低活性篡改線，被激活，這反過來又引發(fā)了 擦除了 1C中的敏感信息的自擦除序列。
[0005] 圖1B是靜態(tài)線網(wǎng)系統(tǒng)100被修改以進(jìn)行微探測之后的示意方框圖。除了被描繪 為圖1A的一部分的元件，靜態(tài)線網(wǎng)系統(tǒng)100包括第一至第四導(dǎo)線連接器114a-114d。圖1B 還顯示了穿過線網(wǎng)系統(tǒng)100的微探針116。
[0006] 與第一組導(dǎo)線106相關(guān)聯(lián)的導(dǎo)線段通過使用第一和第三導(dǎo)線連接器114a和114c 被短路而與第二組導(dǎo)線108相關(guān)聯(lián)的導(dǎo)線段通過使用第二和第四線的連接器114b和114d 被短路。在第一和第三導(dǎo)線連接器114a和114c之間以及第二和第四導(dǎo)線連接器114b和 114d之間的導(dǎo)線長度被切斷以形成對于微探針116的侵入來說是足夠大的空隙。由于導(dǎo)線 段被短路，傳統(tǒng)篡改檢測模塊102未檢測到導(dǎo)線段的切割，并且因此未檢測到微探針116的 侵入。
[0007] 雖然靜態(tài)線網(wǎng)在阻撓直接微探測的嘗試方面是有效的，用于檢測侵入的靜電電壓 使得靜態(tài)線網(wǎng)容易被切斷并且被容易地繞過。而且，由于導(dǎo)線段位于恒定電位，黑客具有時(shí) 間進(jìn)行短路并切割導(dǎo)線段，而沒有激活篡改線和引發(fā)自擦除序列。
[0008] 因此，具有不使用被容易地繞過的靜電電壓進(jìn)行微探針檢測、并且克服了傳統(tǒng)靜 態(tài)線網(wǎng)的上述局限性的線網(wǎng)將是有利的。

【專利附圖】

【附圖說明】
[0009] 結(jié)合附圖，對本發(fā)明優(yōu)選實(shí)施例的以下詳細(xì)說明書會有更好的理解。本發(fā)明通過 舉例的方式說明并沒有被附圖所限制，在附圖中，相同的參考符號表示類似的元件。
[0010] 圖1A是傳統(tǒng)靜態(tài)線網(wǎng)系統(tǒng)的示意方框圖；
[0011] 圖1B是所述傳統(tǒng)靜態(tài)線網(wǎng)系統(tǒng)被修改以使能微探測的示意方框圖；以及
[0012] 圖2根據(jù)本發(fā)明的一個(gè)實(shí)施例，是用于生成篡改檢測信號的系統(tǒng)的示意方框圖。

【具體實(shí)施方式】
[0013] 附圖的詳細(xì)說明書旨在作為本發(fā)明當(dāng)前優(yōu)選實(shí)施例的說明書，而并非旨在表示本 發(fā)明在其中被實(shí)施的唯一形式。應(yīng)了解，相同或等價(jià)功能或可由旨在包括在本發(fā)明精神和 范圍內(nèi)的不同實(shí)施例來實(shí)現(xiàn)。
[0014] 在本發(fā)明的一個(gè)實(shí)施例中，提供了用于生成篡改檢測信號的系統(tǒng)，其中該改篡檢 測信號表示篡改集成電路（1C)的一個(gè)或多個(gè)電路。所述系統(tǒng)包括用于基于預(yù)定算法生成 多個(gè)串行位流的篡改檢測模塊。所述系統(tǒng)還包括被連接到所述篡改檢測模塊并且被放置在 距所述一個(gè)或多個(gè)電路預(yù)定距離處的多個(gè)導(dǎo)線對。所述多個(gè)導(dǎo)線對中的第一對的第一和第 二導(dǎo)線的第一端分別被連接到所述篡改檢測模塊的第一和第二輸出端，分別用于接收所述 多個(gè)位流的第一和第二串行位流。
[0015] 所述第一和第二導(dǎo)線的第二端分別被連接到所述篡改檢測模塊的第一和第二輸 入端，用于向所述篡改檢測模塊提供第三和第四串行位流。所述篡改檢測模塊將所述第一 串行位流與所述第三串行位流以及將所述第二串行位流與所述第四串行位流進(jìn)行比較并 生成所述篡改檢測信號。
[0016] 本發(fā)明的各種實(shí)施例提供了用于生成表示篡改1C的一個(gè)或多個(gè)電路的篡改檢測 信號的系統(tǒng)。所述系統(tǒng)包括篡改檢測模塊和被連接到所述篡改檢測模塊并且被布置成線圈 配置以形成線網(wǎng)的導(dǎo)線對。所述線網(wǎng)被放置為距1C的電路預(yù)定距離。所述電路與1C的存 儲模塊相關(guān)聯(lián)并且存儲敏感信息。所述篡改檢測模塊基于預(yù)定算法生成串行位流。每個(gè)串 行位流包括以預(yù)定頻率進(jìn)行重復(fù)的隨機(jī)模式的位。每個(gè)導(dǎo)線對被提供有互補(bǔ)對的串行位 流。篡改檢測模塊將在導(dǎo)線對中的導(dǎo)線的第一端處提供的輸入串行位流與在該導(dǎo)線的第二 端處獲得的流過線網(wǎng)后的輸出串行位流進(jìn)行比較。輸入和輸出串行位流的不同意味著未授 權(quán)嘗試接入電路內(nèi)容，或由黑客試圖切斷線網(wǎng)導(dǎo)致的線網(wǎng)的破壞。篡改檢測模塊生成篡改 檢測信號，并引發(fā)了擦除序列以用于擦除由線網(wǎng)保護(hù)的電路的內(nèi)容。
[0017] 線網(wǎng)連續(xù)收到不同的位序列，它使得黑客的微探測非常艱難。由于提供給導(dǎo)線對 的位序列以很快的速度變化，黑客具有非常小的（一個(gè)時(shí)鐘周期的）時(shí)間窗口來短路攜帶 了相同串行位流的導(dǎo)線對。而且，黑客不能訪問參考時(shí)鐘，其中該參考時(shí)鐘改變位序列以便 能夠準(zhǔn)確地做到這一點(diǎn)。由于位序列連續(xù)變化（由于隨機(jī)模式），在正確時(shí)間瞬間被識別以 用于破壞之前，黑客將不得不追蹤整個(gè)位序列。此外，假信號濾波器在線網(wǎng)上被禁用，從而 當(dāng)黑客試圖追蹤位序列時(shí)增加了采樣噪聲。
[0018] 現(xiàn)在參照圖2,圖2根據(jù)本發(fā)明的一個(gè)實(shí)施例，顯示了用于生成表示篡改集成電路 (1C)的電路的篡改檢測信號的系統(tǒng)200的示意方框圖。系統(tǒng)200包括篡改檢測模塊202、 線網(wǎng)204以及第一和第二導(dǎo)線206和208。
[0019] 第一導(dǎo)線206的第一和第二端分別被連接到篡改檢測模塊202的第一輸出（0UT1) 和第一輸入（INP1)端。第二導(dǎo)線208的第一和第二端分別被連接到篡改檢測模塊202的 第二輸出（0UT2)和第二輸入（INP2)端。第一和第二導(dǎo)線206和208被布置成線圈配置以 形成線網(wǎng)204,其中該線網(wǎng)在第一和第二導(dǎo)線206和208的相鄰段之間有足夠小的間隔以 阻止探針（未顯示）的直接進(jìn)入。線網(wǎng)204被放置在距離1C(未顯示）的電路預(yù)定距離處 以保護(hù)它們不被微探測。在本發(fā)明的一個(gè)實(shí)施例中，電路與1C的存儲模塊（未顯示）相關(guān) 聯(lián)。該存儲模塊存儲了敏感信息，包括個(gè)人資料、金融交易授權(quán)碼、安全密碼和安全會話密 鑰。
[0020] 篡改檢測模塊202分別在第一和第二輸出端0UT1和0UT2處生成了第一和第 二串行位流。在本發(fā)明的一個(gè)實(shí)施例中，篡改檢測模塊202包括線性反饋移位寄存器 (LFSR) 210,其基于預(yù)定算法生成第一和第二串行位流。第一和第二串行位流包括基于預(yù) 定頻率進(jìn)行重復(fù)的隨機(jī)模式的位。第一和第二串行位流分別被傳輸?shù)降谝缓偷诙?dǎo)線206 和208,并且第一和第二導(dǎo)線206和208給篡改檢測模塊202的第一和第二輸入端INP1和 INP2提供了第三和第四串行位流。在本發(fā)明的一個(gè)實(shí)施例中，第一串行位流是第二串行位 流的補(bǔ)碼并且預(yù)定頻率在2赫茲（Hz) -256赫茲的范圍內(nèi)。
[0021] 篡改檢測模塊202將第一串行位流與第三串行位流以及將第二串行位流與第四 串行位流進(jìn)行比較。在本發(fā)明的一個(gè)實(shí)施例中，篡改檢測模塊202包括用于將第一串行位 流與第三串行位流以及將第二串行位流與第四串行位流進(jìn)行比較的比較器212。當(dāng)?shù)谝缓?第二串行位流不間斷地在第一和第二導(dǎo)線206和208中流動時(shí)，第一串行位流與第三串行 位流相同以及第二串行位流與第四串行位流相同。然而，當(dāng)?shù)谝换虻诙形涣饔捎谂c探 針接觸或由于試圖切斷任一導(dǎo)線206和208時(shí)，第一和第三串行位流之間或第二和第四串 行位流之間的不同被檢測到。篡改檢測模塊202生成用于表示未授權(quán)嘗試?yán)@過線網(wǎng)204以 接入由線網(wǎng)204保護(hù)的集成電路的篡改檢測信號。用于擦除存儲在存儲模塊中的一個(gè)或多 個(gè)值的存儲器擦除序列基于篡改檢測信號被激活。
[0022] 在本發(fā)明各種實(shí)施例中，系統(tǒng)200包括多個(gè)導(dǎo)線對（未顯示），也就是，包括被布置 成線圈交替配置以形成線網(wǎng)204的第一和第二導(dǎo)線206和208的第一導(dǎo)線對。交替放置確 保了攜帶相同串行位流的兩個(gè)導(dǎo)線從不相鄰。此外，任何兩個(gè)相鄰導(dǎo)線之間的間隔始終保 持為足夠小，以防止探針侵入線網(wǎng)204而不與任何相鄰導(dǎo)線之一進(jìn)行接觸。每個(gè)導(dǎo)線對被 提供了一對由篡改檢測模塊202生成的互補(bǔ)串行位流。串行位流是基于預(yù)定算法由LFSR 生成的。如上所述，篡改檢測模塊202比較提供給每個(gè)導(dǎo)線對的每個(gè)導(dǎo)線的輸入和輸出串 行位流。兩者之間的不同意味著線網(wǎng)204中的破壞，其激活了擦除序列。
[0023] 雖然本發(fā)明的各種實(shí)施例被說明和描述，很明顯，本發(fā)明并不只限于這些實(shí)施例。 在不脫離權(quán)利要求中所描述的本發(fā)明的精神和范圍的情況下，各種修改、改變、變化、替代 以及等同物對本領(lǐng)域所屬技術(shù)人員來說很明顯。
【權(quán)利要求】
1. 一種用于生成表示篡改集成電路1C的一個(gè)或多個(gè)電路的篡改檢測信號的系統(tǒng)，包 括： 用于基于預(yù)定算法生成多個(gè)串行位流的篡改檢測模塊；以及 被連接到所述篡改檢測模塊并且被放置為距所述一個(gè)或多個(gè)電路預(yù)定距離的多個(gè)導(dǎo) 線對， 其中所述多個(gè)導(dǎo)線對中的第一對的第一和第二導(dǎo)線的第一端分別被連接到所述篡改 檢測模塊的第一和第二輸出端，用于分別接收所述多個(gè)位流的第一串行位流和第二串行位 流， 其中所述第一和第二導(dǎo)線的第二端分別被連接到所述篡改檢測模塊的第一和第二輸 入端，用于向所述篡改檢測模塊提供第三串行位流和第四串行位流， 并且其中所述篡改檢測模塊將所述第一串行位流和所述第三串行位流以及將所述第 二串行位流和所述第四串行位流進(jìn)行比較并生成所述篡改檢測信號。
2. 根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述篡改檢測模塊包括用于執(zhí)行所述預(yù)定算法的 線性反饋移位寄存器LFSR。
3. 根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述第一串行位流和第二串行位流有預(yù)定的重復(fù) 頻率。
4. 根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述第一串行位流是所述第二串行位流的補(bǔ)碼。
5. 根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述多個(gè)導(dǎo)線對被布置以形成線網(wǎng)。
6. 根據(jù)權(quán)利要求5所述的系統(tǒng)，其中所述線網(wǎng)降低微探針對所述一個(gè)或多個(gè)電路的可 達(dá)性。
7. 根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述篡改檢測模塊還包括比較器，用于將所述第 一串行位流和所述第三串行位流以及將所述第二串行位流和所述第四串行位流進(jìn)行比較， 以生成所述篡改檢測信號。
8. 根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述一個(gè)或多個(gè)電路與所述1C的存儲模塊相關(guān) 聯(lián)。
9. 根據(jù)權(quán)利要求8所述的系統(tǒng)，其中所述篡改檢測模塊基于所述篡改檢測信號激活用 于擦除存儲在所述存儲模塊中的一個(gè)或多個(gè)值的存儲器擦除序列。
10. 根據(jù)權(quán)利要求1所述的系統(tǒng)，其中篡改所述一個(gè)或多個(gè)電路包括微探測所述一個(gè) 或多個(gè)電路。
【文檔編號】G06F21/76GK104217179SQ201410238294
【公開日】2014年12月17日 申請日期:2014年5月30日 優(yōu)先權(quán)日:2013年5月30日
【發(fā)明者】M·阿羅拉, P·巴拉加瓦, R·布杉 申請人:飛思卡爾半導(dǎo)體公司