一種基于pcie數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法
【專利摘要】本發(fā)明公開了一種基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法，其內(nèi)容包括：將服務(wù)器主板的CPUPCIE2.0接口引出作為數(shù)據(jù)交換通道，每16個PCIE通道作為一組對應(yīng)一個物理地址端口使用；將這16個PCIE傳輸通道信號進(jìn)行四路分支，并分別對應(yīng)四個虛擬地址形成虛擬PCIE地址通道；將虛擬PCIE地址通道連接至存儲FLASH控制器的輸入端，存儲FLASH控制器將PCIE協(xié)議直接進(jìn)行解碼，并將數(shù)據(jù)直接分配存儲到FLASH顆粒中；讀取操作時，存儲FLASH控制器將FLASH中的數(shù)據(jù)進(jìn)行PCIE編碼，并將數(shù)據(jù)直接放到虛擬PCIE地址通道中，實現(xiàn)整個PCIE鏈路的高速、低延遲的數(shù)據(jù)傳輸。
【專利說明】一種基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法
[0001]
【技術(shù)領(lǐng)域】
[0002]本發(fā)明涉及計算機(jī)通信領(lǐng)域，具體地說是一種基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法。
【背景技術(shù)】
[0003]當(dāng)今的服務(wù)器存儲系統(tǒng)對傳輸性能的設(shè)計要求越來越高，存儲系統(tǒng)作為數(shù)據(jù)的存取中樞，承擔(dān)著系統(tǒng)運算數(shù)據(jù)讀取與提供數(shù)據(jù)服務(wù)的功能，服務(wù)器存儲系統(tǒng)的傳輸性能即單位時間內(nèi)的讀寫數(shù)據(jù)量體現(xiàn)整個系統(tǒng)的對外數(shù)據(jù)服務(wù)能力，用戶不斷的將數(shù)據(jù)寫入存儲系統(tǒng)，又源源不斷的將數(shù)據(jù)從存儲系統(tǒng)中取出，目前服務(wù)器系統(tǒng)的存儲系統(tǒng)設(shè)計只能盡可能滿足主流硬盤讀寫速度的規(guī)格需求，當(dāng)用戶需要大量高速即時數(shù)據(jù)時，存儲系統(tǒng)的傳輸性能瓶頸問題隨之而來，這就需要從根本上加快存儲子系統(tǒng)的高性能更新設(shè)計。
[0004]當(dāng)前服務(wù)器存儲系統(tǒng)對于數(shù)據(jù)的高速存儲需求、存儲系統(tǒng)單位時間內(nèi)的讀寫數(shù)據(jù)量，已逐漸成為影響服務(wù)器存儲的運算性能關(guān)鍵因素。當(dāng)前的通常做法是采用SAS控制器連接硬盤的方式，即PCIE首先轉(zhuǎn)變?yōu)镾AS協(xié)議，然后再連接到SAS硬盤上去，由于SAS的傳輸速度及PCIE到SAS協(xié)議的轉(zhuǎn)換均需要時間延遲，導(dǎo)致存儲系統(tǒng)的數(shù)據(jù)讀寫性能受到極大影響，該方式存在CPU與硬盤之間的SAS協(xié)議轉(zhuǎn)換，傳輸效率不高。這種存數(shù)數(shù)據(jù)的傳輸方式，無法實現(xiàn)數(shù)據(jù)的高速傳輸需求；隨著對服務(wù)器系統(tǒng)數(shù)據(jù)高速傳輸要求不斷增加，為了保證服務(wù)器系統(tǒng)的穩(wěn)定運行，在實際操作運行過程中，實現(xiàn)存儲系統(tǒng)的高速可控設(shè)計尤為重要，并成為決定服務(wù)器存儲系統(tǒng)性能的關(guān)鍵要素之一。

【發(fā)明內(nèi)容】

[0005]針對當(dāng)前服務(wù)器存儲系統(tǒng)傳輸設(shè)計過程中遇到的上述問題，本發(fā)明提出了一種基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法。
[0006]本發(fā)明所述一種基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法，解決上述技術(shù)問題采用的技術(shù)方案如下:該基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法，結(jié)合協(xié)議解碼、協(xié)議轉(zhuǎn)換等關(guān)鍵電氣因素，通過深入分析，實現(xiàn)了當(dāng)前服務(wù)器存儲系統(tǒng)在高速數(shù)據(jù)的讀寫過程中高速傳輸、低延遲的需求；該基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法的主要內(nèi)容包括:
①將每個服務(wù)器主板的CPUPCIE2.0接口引出，作為數(shù)據(jù)交換通道使用，每16個PCIE通道作為一組，16個傳輸通道的信號作為一個物理地址端口使用；
②將每一個物理地址端口對應(yīng)的16個PCIE傳輸通道信號進(jìn)行四路分支，并采用四個虛擬地址與分支對應(yīng)，即每4個PCIE傳輸通道信號對應(yīng)一個虛擬地址，形成虛擬PCIE地址通道；
③將虛擬PCIE地址通道連接至存儲FLASH控制器的輸入端，存儲FLASH控制器接受PCIE的虛擬地址，并將地址保存，建立與虛擬通道對應(yīng)的點對點傳輸路徑； ④存儲FLASH控制器將PCIE協(xié)議直接進(jìn)行解碼，并將數(shù)據(jù)直接分配存儲到FLASH顆粒中；讀取操作時，存儲FLASH控制器將FLASH中的數(shù)據(jù)進(jìn)行PCIE編碼，并將數(shù)據(jù)直接放到虛擬PCIE地址通道中，實現(xiàn)整個PCIE鏈路的數(shù)據(jù)傳輸。
[0007]本發(fā)明所述一種基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法具有的有益效果:
本發(fā)明所述基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法，解決了當(dāng)前服務(wù)器存儲系統(tǒng)在高速數(shù)據(jù)的讀寫過程中，無法實現(xiàn)數(shù)據(jù)的高速傳輸、低延遲需求的問題；保證了服務(wù)器存儲系統(tǒng)的高效率、低成本，提高了服務(wù)器存儲系統(tǒng)可靠性、穩(wěn)定性，對于服務(wù)器存儲系統(tǒng)的高性能提升具有重要的意義。
【專利附圖】

【附圖說明】
[0008]附圖1為基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法的實施流程圖。
【具體實施方式】
[0009]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，下文中將結(jié)合附圖對本發(fā)明的一種基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法進(jìn)行詳細(xì)說明。
[0010]本發(fā)明所述基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法，結(jié)合協(xié)議解碼、協(xié)議轉(zhuǎn)換等關(guān)鍵電氣因素，通過深入分析，實現(xiàn)了當(dāng)前服務(wù)器存儲系統(tǒng)在高速數(shù)據(jù)的讀寫過程中高速傳輸、低延遲的需求，該基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法的主要內(nèi)容包括:
①將每個服務(wù)器主板的CPUPCIE2.0接口引出，作為數(shù)據(jù)交換通道使用，每16個PCIE通道作為一組，16個傳輸通道的信號作為一個物理地址端口使用；
②將每一個物理地址端口對應(yīng)的16個PCIE傳輸通道信號進(jìn)行四路分支，并采用四個虛擬地址與分支對應(yīng)，即每4個PCIE傳輸通道信號對應(yīng)一個虛擬地址，形成虛擬PCIE地址通道；
③將虛擬PCIE地址通道連接至存儲FLASH控制器的輸入端，存儲FLASH控制器接受PCIE的虛擬地址，并將地址保存，建立與虛擬通道對應(yīng)的點對點傳輸路徑；
④存儲FLASH控制器將PCIE協(xié)議直接進(jìn)行解碼，并將數(shù)據(jù)直接分配存儲到FLASH顆粒中；讀取操作時，存儲FLASH控制器將FLASH中的數(shù)據(jù)進(jìn)行PCIE編碼，并將數(shù)據(jù)直接放到虛擬PCIE地址通道中，實現(xiàn)整個PCIE鏈路的數(shù)據(jù)傳輸。
[0011]實施例:
下面通過一個實施例對本發(fā)明所述基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法的優(yōu)點和設(shè)計內(nèi)容，進(jìn)行詳細(xì)說明:
本實施中，將每個服務(wù)器主板的CPU PCIE2.0接口引出，作為數(shù)據(jù)交換通道使用，在每個PCIE通道上增加隔直電容，即將直流電平的浮動消除；每16個PCIE通道作為一組，16個傳輸通道的信號作為一個物理地址端口使用，在系統(tǒng)驅(qū)動端將每16個傳輸通道作為一個整體使用，采用共同的物理地址，作為一個PCIE設(shè)備，實現(xiàn)操作系統(tǒng)的簡化管理；
此外，將每一個物理地址端口對應(yīng)的16個PCIE傳輸通道信號進(jìn)行四路分支，即每4個PCIE傳輸通道信號作為一個虛擬通道，PCIE傳輸通道信號的分取方法為從小到大的順序、依次計數(shù)的四個為一組；采用高速FPGA芯片建立PCIE的虛擬通道被控制端，并采用四個虛擬地址寄存器與四個分支通道對應(yīng)，即每4個PCIE傳輸通道信號對應(yīng)一個虛擬地址，形成虛擬PCIE地址通道，CPU與PCIE的虛擬通道被控制端通過虛擬地址標(biāo)示通訊；
同時，將虛擬PCIE地址通道連接至存儲FLASH控制器的輸入端，存儲FLASH控制器建立PCIE控制寄存器，需要對4個PCIE通道進(jìn)行數(shù)據(jù)的處理，其收到PCIE的虛擬地址后，并將地址保存在內(nèi)部寄存器中，建立與虛擬通道被控制端相對應(yīng)的點對點獨立傳輸路徑，存儲FLASH控制器采用Cyclone FPGA芯片實現(xiàn)；
本實施例中，存儲FLASH控制器將PCIE協(xié)議直接進(jìn)行解碼，將PCIE通道上的有效數(shù)據(jù)信息保存在程序堆棧中，根據(jù)先進(jìn)先出的堆棧設(shè)置方法，將數(shù)據(jù)根據(jù)FLASH地址空間的順序，直接分配存儲到FLASH顆粒中；讀取操作時，存儲FLASH控制器將FLASH中的數(shù)據(jù)進(jìn)行PCIE編碼，同時進(jìn)行數(shù)據(jù)的校驗生成，并將數(shù)據(jù)及校驗位直接放到虛擬PCIE地址通道中，進(jìn)行整個PCIE鏈路的數(shù)據(jù)容錯穩(wěn)定傳輸。
[0012]附圖1為本發(fā)明所述基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法的實施流程圖，如附圖1所示，該存儲系統(tǒng)設(shè)計方法的實施流程如下:
①研發(fā)工程師將每個服務(wù)器主板的CPUPCIE2.0接口以每16個PCIE通道作為一組引出，作為數(shù)據(jù)交換通道使用，并在CPU資源分配中將16個傳輸通道的信號作為一個物理地址端口使用；
②采用高速FPGA芯片建立PCIE的虛擬通道被控制端，并采用四個虛擬地址寄存器與四個分支通道對應(yīng)，形成虛擬PCIE地址通道；
③采用CycloneFPGA芯片建立存儲FLASH控制器，將虛擬PCIE地址通道連接至存儲FLASH控制器的輸入端，存儲FLASH控制器接受PCIE的虛擬地址，并將地址保存，建立與虛擬通道對應(yīng)的點對點傳輸路徑。
[0013]④存儲FLASH控制器將PCIE協(xié)議進(jìn)行解碼，并將數(shù)據(jù)直接分配存儲到FLASH顆粒中；或?qū)LASH中的數(shù)據(jù)進(jìn)行PCIE編碼，并將數(shù)據(jù)直接放到虛擬PCIE地址通道中，實現(xiàn)整個PCIE鏈路的數(shù)據(jù)傳輸。
[0014]經(jīng)過上面詳細(xì)的實施過程，本發(fā)明所述基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法，能夠方便的實現(xiàn)服務(wù)器存儲系統(tǒng)的高速通道設(shè)計，不僅達(dá)到了傳輸性能的要求，而且實現(xiàn)低成本、低延遲要求，實現(xiàn)服務(wù)器存儲系統(tǒng)的可靠性、穩(wěn)定性。
[0015]上述【具體實施方式】僅是本發(fā)明的具體個案，本發(fā)明的專利保護(hù)范圍包括但不限于上述【具體實施方式】，任何符合本發(fā)明的權(quán)利要求書的且任何所屬【技術(shù)領(lǐng)域】的普通技術(shù)人員對其所做的適當(dāng)變化或替換，皆應(yīng)落入本發(fā)明的專利保護(hù)范圍。
【權(quán)利要求】
1.一種基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法，其特征在于，該基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法，結(jié)合協(xié)議解碼、協(xié)議轉(zhuǎn)換關(guān)鍵電氣因素，其主要內(nèi)容包括: ①將每個服務(wù)器主板的CPUPCIE2.0接口引出，作為數(shù)據(jù)交換通道使用，每16個PCIE通道作為一組，16個傳輸通道的信號作為一個物理地址端口使用； ②將每一個物理地址端口對應(yīng)的16個PCIE傳輸通道信號進(jìn)行四路分支，并采用四個虛擬地址與分支對應(yīng)，即每4個PCIE傳輸通道信號對應(yīng)一個虛擬地址，形成虛擬PCIE地址通道； ③將虛擬PCIE地址通道連接至存儲FLASH控制器的輸入端，存儲FLASH控制器接受PCIE的虛擬地址，并將地址保存，建立與虛擬通道對應(yīng)的點對點傳輸路徑； ④存儲FLASH控制器將PCIE協(xié)議直接進(jìn)行解碼，并將數(shù)據(jù)直接分配存儲到FLASH顆粒中；讀取操作時，存儲FLASH控制器將FLASH中的數(shù)據(jù)進(jìn)行PCIE編碼，并將數(shù)據(jù)直接放到虛擬PCIE地址通道中，進(jìn)行整個PCIE鏈路的數(shù)據(jù)傳輸。
2.根據(jù)權(quán)利要求1所述的一種基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法，其特征在于，將每個服務(wù)器主板的CPU PCIE2.0接口引出，作為數(shù)據(jù)交換通道使用，在每個PCIE通道上增加隔直電容。
3.根據(jù)權(quán)利要求1所述的一種基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法，其特征在于，將每一個物理地址端口對應(yīng)的16個PCIE傳輸通道信號進(jìn)行四路分支，并采用四個虛擬地址與分支對應(yīng)，即每4個PCIE傳輸通道信號作為一個虛擬通道，PCIE傳輸通道信號的分取方法為從小到大的順序、依次計數(shù)的四個為一組。
4.根據(jù)權(quán)利要求3所述的一種基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法，其特征在于，采用高速FPGA芯片建立PCIE的虛擬通道被控制端，并采用四個虛擬地址寄存器與四個分支通道對應(yīng)，即每4個PCIE傳輸通道信號對應(yīng)一個虛擬地址，形成虛擬PCIE地址通道，CPU與PCIE的虛擬通道被控制端通過虛擬地址標(biāo)示通訊。
5.根據(jù)權(quán)利要求4所述的一種基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法，其特征在于，采用Cyclone FPGA芯片建立存儲FLASH控制器，將虛擬PCIE地址通道連接至存儲FLASH控制器的輸入端，存儲FLASH控制器建立PCIE控制寄存器，需要對4個PCIE通道進(jìn)行數(shù)據(jù)的處理，其收到PCIE的虛擬地址后，并將地址保存在內(nèi)部寄存器中，建立與虛擬通道被控制端相對應(yīng)的點對點獨立傳輸路徑。
6.根據(jù)權(quán)利要求5所述的一種基于PCIE數(shù)據(jù)傳輸?shù)拇鎯ο到y(tǒng)設(shè)計方法，其特征在于，存儲FLASH控制器將PCIE協(xié)議直接進(jìn)行解碼，將PCIE通道上的有效數(shù)據(jù)信息保存在程序堆棧中，根據(jù)先進(jìn)先出的堆棧設(shè)置方法，將數(shù)據(jù)根據(jù)FLASH地址空間的順序，直接分配存儲到FLASH顆粒中；讀取操作時，存儲FLASH控制器將FLASH中的數(shù)據(jù)進(jìn)行PCIE編碼，同時進(jìn)行數(shù)據(jù)的校驗生成，并將數(shù)據(jù)及校驗位直接放到虛擬PCIE地址通道中，進(jìn)行整個PCIE鏈路的數(shù)據(jù)容錯穩(wěn)定傳輸。
【文檔編號】G06F12/08GK103984646SQ201410246211
【公開日】2014年8月13日 申請日期:2014年6月5日 優(yōu)先權(quán)日:2014年6月5日
【發(fā)明者】劉濤, 劉士豪 申請人:浪潮電子信息產(chǎn)業(yè)股份有限公司