一種基于fpga的圖像數(shù)據(jù)采集存儲系統(tǒng)的制作方法
【專利摘要】本發(fā)明提供了一種基于FPGA的圖像數(shù)據(jù)采集存儲系統(tǒng)，包括系統(tǒng)主控模塊，存儲模塊和電源管理模塊；系統(tǒng)主控模塊解析任務(wù)管理機指令，根據(jù)指令控制采集CMOS相機數(shù)據(jù)和IMU數(shù)據(jù)，通過LVDS模塊向存儲模塊傳輸融合后的數(shù)據(jù)；存儲模塊通過LVDS模塊接收系統(tǒng)控制模塊傳輸?shù)臄?shù)據(jù)，并將其寫入NAND?FLASH陣列進行存儲；電源管理模塊負(fù)責(zé)給系統(tǒng)各模塊提供穩(wěn)定的直流電源；選用FPGA作為控制板的主控制器，每個存儲板也選用FPGA作為存儲控制器，每個存儲板設(shè)置有獨立的存儲控制器對存儲板讀寫及通信進行控制，單個存儲板設(shè)計完全相同，系統(tǒng)總?cè)萘咳Q于存儲板數(shù)量，可以無限擴容無容量上限，滿足各種大容量應(yīng)用需求。
【專利說明】-種基于FPGA的圖像數(shù)據(jù)采集存儲系統(tǒng)

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于圖像處理【技術(shù)領(lǐng)域】，涉及一種圖像數(shù)據(jù)采集存儲裝置，特別涉及一種 基于FPGA的圖像數(shù)據(jù)采集存儲系統(tǒng)。

【背景技術(shù)】
[0002] 目前，圖像采集存儲系統(tǒng)作為一種常規(guī)的外界場景信息獲取手段，已經(jīng)在軍事及 民用的各個領(lǐng)域得到了非常廣泛的應(yīng)用。圖像采集存儲系統(tǒng)由圖像采集和存儲兩部分組 成：采集系統(tǒng)通常選用相機作為采集設(shè)備，在采集控制系統(tǒng)的控制下，對外界場景進行實時 采集；存儲系統(tǒng)通常采用NAND FLASH作為存儲媒介，進行大容量數(shù)據(jù)的存儲。
[0003] 下面詳細(xì)列出現(xiàn)有圖像采集存儲系統(tǒng)的主要缺點：
[0004] 1)系統(tǒng)容量較小或者有理論上限，無法滿足長時間存儲數(shù)據(jù)的要求；
[0005] 2)系統(tǒng)實時帶寬較低，無法滿足實時高帶寬數(shù)據(jù)的采集與存儲；
[0006] 3)系統(tǒng)尺寸較大，重量較大，不便于一些特殊場合的應(yīng)用。


【發(fā)明內(nèi)容】

[0007] 本發(fā)明的目的在于克服現(xiàn)有技術(shù)缺陷，提供一種基于FPGA的圖像數(shù)據(jù)采集存儲 系統(tǒng)，提高系統(tǒng)存儲容量滿足長時間存儲數(shù)據(jù)的要求。
[0008] 為達到上述目的，本發(fā)明采用的技術(shù)方案是：
[0009] -種基于FPGA的圖像數(shù)據(jù)采集存儲系統(tǒng)，由系統(tǒng)主控模塊、存儲模塊和電源管理 模塊組成；系統(tǒng)主控模塊由MCU模塊、FPGA主控制器和USB模塊組成，MCU模塊用于接收并 解析任務(wù)管理機發(fā)送的指令，將解析后的指令數(shù)據(jù)通過EMIF接口發(fā)送至FPGA主控制器， 同時接收FPGA主控制器發(fā)送的系統(tǒng)狀態(tài)信息并將其發(fā)送至任務(wù)管理機；FPGA主控制器接 收MCU發(fā)送的指令數(shù)據(jù)，根據(jù)不同指令數(shù)據(jù)，執(zhí)行不同操作，包括采集CMOS及IMU數(shù)據(jù)、通 過LVDS接口讀寫存儲模塊、控制USB模塊向上位機傳輸數(shù)據(jù)等；USB模塊用于將FPGA主控 制器回讀存儲模塊后的數(shù)據(jù)傳輸至上位機；電源管理模塊為系統(tǒng)各模塊提供穩(wěn)定的直流電 源；存儲模塊包括若干個相同的存儲板，單個存儲板由FPGA控制器、FLASH存儲陣列和容量 管理模塊組成；FPGA控制器控制其與系統(tǒng)主控模塊或前后級存儲板的高帶寬數(shù)據(jù)通信、控 制FLASH存儲陣列的讀寫操作；FLASH存儲陣列在FPGA控制器的控制下存儲前級發(fā)送的數(shù) 據(jù)；容量管理模塊配合FPGA控制器完成單個存儲板存儲陣列的容量管理；系統(tǒng)主控模塊的 FPGA主控制器與存儲模塊各存儲板FPGA控制器串聯(lián)連接，系統(tǒng)主控模塊的MCU模塊與存儲 模塊各存儲板容量管理模塊連接。
[0010] 所述存儲模塊各存儲板之間數(shù)據(jù)傳輸采用LVDS傳輸方式，傳輸帶寬為200MB/S。
[0011] 所述存儲模塊中單個存儲板包括1〇片F(xiàn)LASH芯片，單個存儲板容量320GB。
[0012] 所述各存儲板級聯(lián)方式為垂直板對板接口連接方式，存儲裝置整體尺寸為 12cmxl2cmxl8cm〇
[0013] 本發(fā)明與現(xiàn)有技術(shù)相比具有如下優(yōu)點：
[0014] 首先，選用FPGA作為控制板的主控制器，存儲模每個存儲板也選用FPGA作為存儲 控制器，系統(tǒng)主控模塊的FPGA主控制器與存儲模塊各存儲板FPGA控制器串聯(lián)連接，每個存 儲板設(shè)置有獨立的存儲控制器對存儲板讀寫及通信進行控制，各存儲板相互獨立，單個存 儲板設(shè)計完全相同，系統(tǒng)總?cè)萘咳Q于存儲板數(shù)量，可以無限擴容無容量上限，滿足各種大 容量應(yīng)用需求。
[0015] 進一步，存儲模塊各存儲板之間數(shù)據(jù)傳輸采用LVDS傳輸方式，傳輸帶寬達到 200MB/S，解決現(xiàn)有存儲系統(tǒng)傳輸帶寬低，無法滿足高帶寬數(shù)據(jù)采集和存儲的需要。
[0016] 進一步，各存儲板級聯(lián)方式為垂直板對板接口連接方式，存儲裝置整體尺寸為 12cmxl2cmxl8cm，存儲系統(tǒng)外形尺寸小、重量輕，系統(tǒng)功耗小，適用于機載航拍等特殊場合； 而且存儲芯片選擇32GB NAND FLASH，單個存儲板包含10片F(xiàn)LASH芯片，實現(xiàn)單板320GB的 海量存儲。

【專利附圖】

【附圖說明】
[0017] 圖1為本發(fā)明的系統(tǒng)結(jié)構(gòu)示意圖；
[0018] 圖2為本發(fā)明的系統(tǒng)物理結(jié)構(gòu)圖；
[0019] 圖3為本發(fā)明的系統(tǒng)工作狀態(tài)圖；
[0020] 圖4為本發(fā)明系統(tǒng)主控模塊硬件結(jié)構(gòu)圖；
[0021] 圖5為本發(fā)明系統(tǒng)主控模塊的邏輯設(shè)計圖。

【具體實施方式】
[0022] 下面結(jié)合附圖對本發(fā)明做進一步說明。
[0023] 如圖1所示，本發(fā)明基于FPGA的圖像數(shù)據(jù)采集存儲系統(tǒng)，由系統(tǒng)主控模塊、存儲模 塊和電源管理模塊組成：
[0024] 如圖4所示，系統(tǒng)主控模塊由MCU模塊、FPGA主控制器、USB模塊組成。MCU模塊 接收并解析任務(wù)管理機發(fā)送的指令，將解析后的指令數(shù)據(jù)通過EMIF接口發(fā)送至FPGA主控 制器，同時接收FPGA主控制器發(fā)送的系統(tǒng)狀態(tài)信息并將其發(fā)送至任務(wù)管理機；FPGA主控制 器接收MCU模塊發(fā)送的指令數(shù)據(jù)，根據(jù)不同的指令數(shù)據(jù)，執(zhí)行不同的操作，包括采集CMOS及 MU數(shù)據(jù)、通過LVDS接口讀寫存儲模塊、控制USB模塊向上位機傳輸數(shù)據(jù)等；USB模塊用于 將FPGA主控制器回讀存儲模塊后的數(shù)據(jù)傳輸至上位機。
[0025] 電源管理模塊為系統(tǒng)各模塊提供穩(wěn)定的直流電源。
[0026] 存儲模塊包括若干個完全相同的存儲板，可根據(jù)實際存儲量決定選用存儲板的數(shù) 量。單個存儲板由FPGA控制器、FLASH存儲陣列和容量管理模塊組成。FPGA控制器控制 其與系統(tǒng)主控模塊或前后級存儲板的高帶寬數(shù)據(jù)通信、控制FLASH存儲陣列的讀寫操作； FLASH存儲陣列在FPGA控制器的控制下存儲前級發(fā)送的數(shù)據(jù)；容量管理模塊配合FPGA控 制器實現(xiàn)單個存儲板存儲陣列的容量管理。
[0027] 上述系統(tǒng)主控模塊MCU模塊選用C8051F021芯片，F(xiàn)PGA主控制器選用EP3C16F484 芯片，USB模塊選用CY7C68013A芯片；
[0028] 上述存儲模塊中的存儲板選用NAND FLASH采用MT29F256G08芯片，每個存儲板包 括10片NAND FLASH芯片，單板容量高達320GB，存儲模塊選用6塊板，總?cè)萘扛哌_1. 87TB ;
[0029] 上述存儲模塊各存儲板之間數(shù)據(jù)傳輸采用LVDS傳輸方式，系統(tǒng)帶寬高達200MB/ s ；
[0030] 如圖2所示，各數(shù)據(jù)存儲板級聯(lián)方式為垂直板對板接口連接方式，兩端為系統(tǒng)面 板，垂直設(shè)置的各數(shù)據(jù)存儲板和系統(tǒng)主板，接口板和電源板，排列整齊，插拔方便快捷，系統(tǒng) 整體尺寸為12cmxl2cmxl8cm ;
[0031] 如圖3所示，本發(fā)明基于FPGA的圖像數(shù)據(jù)采集存儲系統(tǒng)的系統(tǒng)工作流程如下：
[0032] 1)系統(tǒng)上電后，各模塊進行系統(tǒng)初始化，系統(tǒng)主控模塊通過自檢確認(rèn)當(dāng)前各模塊 狀狀態(tài)；
[0033] 2)系統(tǒng)自檢完畢后進入收藏狀態(tài)，等待任務(wù)管理機指令；
[0034] 3)任務(wù)管理機向系統(tǒng)發(fā)送準(zhǔn)備指令，并發(fā)送CMOS和MU的配置參數(shù)，F(xiàn)PGA主控制 器接收到指令和數(shù)據(jù)后對CMOS和IMU進行配置，配置結(jié)束后系統(tǒng)進入準(zhǔn)備狀態(tài)；
[0035] 4)任務(wù)管理機根據(jù)實際拍攝需要，向系統(tǒng)發(fā)送拍照指令，系統(tǒng)主控模塊控制CMOS 和IMU，采集數(shù)據(jù)，并將CMOS的圖像數(shù)據(jù)和IMU的數(shù)據(jù)進行拼幀融合打包，最后將打包后的 數(shù)據(jù)通過LVDS模塊傳輸至存儲模塊，在存儲模塊FPGA控制器的控制下，將數(shù)據(jù)寫入FLASH 陣列進行存儲；
[0036] 5)在拍照過程中，任務(wù)管理機根據(jù)實際需要調(diào)整拍攝參數(shù)，先向系統(tǒng)發(fā)送停拍指 令，系統(tǒng)進入停拍狀態(tài)；
[0037] 6)然后發(fā)送需要調(diào)整的配置數(shù)據(jù)，系統(tǒng)進入調(diào)整狀態(tài)；
[0038] 7)系統(tǒng)在調(diào)整狀態(tài)根據(jù)接收到的配置參數(shù)重新配置CMOS，配置完畢后自動進入 拍照狀態(tài)進行拍照；
[0039] 8)根據(jù)實際需求重復(fù)步驟4)至7)，實現(xiàn)數(shù)據(jù)的采集和存儲；
[0040] 9)數(shù)據(jù)采集結(jié)束，任務(wù)管理機向系統(tǒng)發(fā)送關(guān)機指令，系統(tǒng)關(guān)機，數(shù)據(jù)采集存儲結(jié) 束。
[0041] 10)系統(tǒng)取回本地數(shù)據(jù)，上電初始化并由系統(tǒng)主控板確認(rèn)各存儲板存儲狀態(tài)；
[0042] 11)系統(tǒng)管理機或系統(tǒng)讀取設(shè)備向系統(tǒng)發(fā)送讀取指令，系統(tǒng)主控模塊控制存儲系 統(tǒng)讀取FLASH中的數(shù)據(jù)，并通過USB模塊將數(shù)據(jù)傳輸至上位機。
[0043] 如圖5所示，系統(tǒng)主控模塊FPGA邏輯設(shè)計主要包含系統(tǒng)時鐘復(fù)位模塊、單片機指 令解析模塊、系統(tǒng)頂層狀態(tài)機模塊、相機通信模塊、貫導(dǎo)通信模塊、數(shù)據(jù)緩存模塊、USB通信 模塊、存儲板通信模塊和接口模塊組成。時鐘復(fù)位模塊為各模塊提供時鐘和復(fù)位信號；單片 機指令解析模塊接收并解析MCU傳送的指令，并將解析結(jié)果傳送給系統(tǒng)頂層狀態(tài)機模塊； 系統(tǒng)頂層狀態(tài)機模塊根據(jù)接收到的解析指令，管理系統(tǒng)各狀態(tài)之間的跳轉(zhuǎn)，同時將當(dāng)前狀 態(tài)傳送給各功能模塊；各功能模塊，包括相機通信模塊、貫導(dǎo)通信模塊、數(shù)據(jù)緩存模塊、USB 通信模塊和存儲板通信模塊，根據(jù)系統(tǒng)當(dāng)前狀態(tài)獨立控制相機、貫導(dǎo)、緩存芯片、USB及存儲 板驅(qū)動模塊，保證其通信正常；接口模塊負(fù)責(zé)管理FPGA與所有外設(shè)的接口。
[0044] 以上所述，僅是本發(fā)明的較佳實施案例而已，并非對本發(fā)明做任何形式上的限制， 雖然本發(fā)明已以較佳實施方法揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技 術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的方法及技術(shù)內(nèi)容作出些許 的更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā) 明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，仍屬于本發(fā)明技術(shù)方 案的范圍內(nèi)。
【權(quán)利要求】
1. 一種基于FPGA的圖像數(shù)據(jù)采集存儲系統(tǒng)，其特征在于：由系統(tǒng)主控模塊、存儲模塊 和電源管理模塊組成； 系統(tǒng)主控模塊由Μ⑶模塊、FPGA主控制器和USB模塊組成，MCU模塊用于接收并解析任 務(wù)管理機發(fā)送的指令，將解析后的指令數(shù)據(jù)通過EMIF接口發(fā)送至FPGA主控制器，同時接收 FPGA主控制器發(fā)送的系統(tǒng)狀態(tài)信息并將其發(fā)送至任務(wù)管理機；FPGA主控制器接收MCU發(fā)送 的指令數(shù)據(jù)，根據(jù)不同指令數(shù)據(jù)，執(zhí)行不同操作，包括采集CMOS及IMU數(shù)據(jù)、通過LVDS接口 讀寫存儲模塊、控制USB模塊向上位機傳輸數(shù)據(jù)等；USB模塊用于將FPGA主控制器回讀存 儲模塊后的數(shù)據(jù)傳輸至上位機； 電源管理模塊為系統(tǒng)各模塊提供穩(wěn)定的直流電源； 存儲模塊包括若干個相同的存儲板，單個存儲板由FPGA控制器、FLASH存儲陣列和容 量管理模塊組成；FPGA控制器控制其與系統(tǒng)主控模塊或前后級存儲板的高帶寬數(shù)據(jù)通信、 控制FLASH存儲陣列的讀寫操作；FLASH存儲陣列在FPGA控制器的控制下存儲前級發(fā)送的 數(shù)據(jù)；容量管理模塊配合FPGA控制器完成單個存儲板存儲陣列的容量管理； 系統(tǒng)主控模塊的FPGA主控制器與存儲模塊各存儲板FPGA控制器串聯(lián)連接，系統(tǒng)主控 模塊的MCU模塊與存儲模塊各存儲板容量管理模塊連接。
2. 根據(jù)權(quán)利要求1所述的基于FPGA的圖像數(shù)據(jù)采集存儲系統(tǒng)，其特征在于：所述存儲 模塊各存儲板之間數(shù)據(jù)傳輸采用LVDS傳輸方式，傳輸帶寬為200MB/S。
3. 根據(jù)權(quán)利要求1所述的基于FPGA的圖像數(shù)據(jù)采集存儲系統(tǒng)，其特征在于：所述存儲 模塊中單個存儲板包括10片F(xiàn)LASH芯片，單個存儲板容量320GB。
4. 根據(jù)權(quán)利要求1所述的基于FPGA的圖像數(shù)據(jù)采集存儲系統(tǒng)，其特征在于：所述各存 儲板級聯(lián)方式為垂直板對板接口連接方式，存儲裝置整體尺寸為12cm X12CmX18cm。
【文檔編號】G06F13/16GK104102601SQ201410338712
【公開日】2014年10月15日 申請日期:2014年7月16日 優(yōu)先權(quán)日:2014年7月16日
【發(fā)明者】何國經(jīng), 栗旭光, 謝世雄, 肖佳, 白鑫鵬 申請人:西安電子科技大學(xué)