一種應用fpga定點化技術實現(xiàn)指數(shù)cordic算法收斂域擴張的方法
【專利摘要】本發(fā)明公開了一種應用FPGA定點化技術實現(xiàn)指數(shù)函數(shù)CORDIC算法收斂域擴張的方法，該方法包括：由雙曲系統(tǒng)CORDIC算法推導收斂域內(nèi)指數(shù)函數(shù)CORDIC算法；應用區(qū)間壓縮方法實現(xiàn)指數(shù)函數(shù)CORDIC算法的收斂域擴張；應用定點化技術在FPGA實現(xiàn)指數(shù)函數(shù)CORDIC算法收斂域擴張。本發(fā)明只用兩條數(shù)據(jù)鏈，即對角度zi與坐標xi進行迭代，能有效節(jié)省1/3硬件資源，提高算法實時性；應用定點化技術在FPGA實現(xiàn)收斂域擴張方法，其求解方法巧妙，只需使用兩個乘法器，避免除法器的使用；采用15級流水線結構，用FPGA實現(xiàn)雙曲系統(tǒng)CORDIC算法來求解指數(shù)函數(shù)，運算結果相對誤差達到了10-4，滿足實際工程精度要求。
【專利說明】-種應用FPGA定點化技術實現(xiàn)指數(shù)CORD 1C算法收斂域擴 張的方法

【技術領域】
[0001] 本發(fā)明涉及一種應用FPGA定點化技術實現(xiàn)指數(shù)C0RDIC算法收斂域擴張的方法。

【背景技術】
[0002] 指數(shù)函數(shù)和對數(shù)函數(shù)在超聲檢測、無線通信、圖像信號處理等領域應用非常廣泛， 用較低的硬件代價實現(xiàn)快速高精度的指、對數(shù)函數(shù)運算電路變得非常重要。目前在硬件實 現(xiàn)指數(shù)/對數(shù)函數(shù)求值的方法主要有查表法、泰勒展開式法、查表相加法、基于查找表的多 項式逼近和坐標旋轉數(shù)字計算（Coordinate Rotation Digital Computer, C0RDIC)算法 等。C0RDIC算法由于硬件實現(xiàn)簡單而備受關注，它是1959年由Voider J提出，通過一系 列固定與運算基數(shù)有關角度不斷偏擺迭代以逼近所需旋轉角度，由簡單加法、移位操作即 可完成三角函數(shù)、指數(shù)函數(shù)、對數(shù)函數(shù)等超越函數(shù)的計算。1971年Walther J D把旋轉模 式、向量模式和線性模式統(tǒng)一成標準C0RDIC迭代方程，并根據(jù)旋轉角度分為圓周系統(tǒng)和雙 曲系統(tǒng)。指數(shù)函數(shù)就是在雙曲系統(tǒng)下采用旋轉模式實現(xiàn)的。
[0003] 為實現(xiàn)指數(shù)函數(shù)的C0RDIC算法，國內(nèi)外開展很多有益研究，主要從指數(shù)C0RDIC算 法實現(xiàn)機理、算法改進思路、算法收斂域擴張等進行研究，但大多文獻只給出了指數(shù)C0RDIC 算法的仿真實現(xiàn)及理論探索，對硬件實現(xiàn)很少作詳細討論，更沒有涉及FPGA實現(xiàn)技巧的研 究。為此，本發(fā)明針對指數(shù)函數(shù)C0RDIC算法在FPGA實現(xiàn)的技巧問題，研究FPGA定點化技 術實現(xiàn)收斂域擴張的方法，在FPGA實現(xiàn)指數(shù)函數(shù)C0RDIC算法。


【發(fā)明內(nèi)容】

[0004] 為解決上述技術問題，本發(fā)明的目的是提供一種應用FPGA定點化技術實現(xiàn)指數(shù) 函數(shù)C0RDIC算法收斂域擴張的方法，該方法降低結構復雜度、節(jié)省系統(tǒng)資源、收斂域范圍 寬和計算精度高。
[0005] 本發(fā)明目的通過以下技術方案來實現(xiàn)：
[0006] 1、一種應用FPGA定點化技術實現(xiàn)指數(shù)C0RDIC算法收斂域擴張的方法，包括：
[0007] A由雙曲系統(tǒng)C0RDIC算法推導收斂域內(nèi)指數(shù)函數(shù)C0RDIC算法；
[0008] B采用區(qū)間壓縮方法實現(xiàn)指數(shù)函數(shù)C0RDIC算法的收斂域擴張；
[0009] C應用定點化技術在FPGA實現(xiàn)指數(shù)函數(shù)C0RDIC算法收斂域擴張。
[0010] 與現(xiàn)有技術相比，本發(fā)明的一個或多個實施例可以具有如下優(yōu)點：算法只用兩條 數(shù)據(jù)鏈，即對角度Zi與坐標Xi進行迭代，能有效節(jié)省1/3硬件資源，提高算法實時性；應用 定點化技術在FPGA實現(xiàn)收斂域擴張方法，其求解方法巧妙，只需使用兩個乘法器，避免除 法器的使用；采用15級流水線結構，用FPGA實現(xiàn)雙曲系統(tǒng)C0RDIC算法來求解指數(shù)函數(shù)， 運算結果相對誤差達到了 ΚΓ4,滿足實際工程精度要求。本指數(shù)C0RDIC算法在超聲相控 TCG(Time Complement Gain)應用具有有重要的實際意義。

【專利附圖】

【附圖說明】 toon] 附圖用來提供對本發(fā)明的進一步理解，并且構成說明書的一部分，與本發(fā)明的實 施例共同用于解釋本發(fā)明，并不構成對本發(fā)明的限制。在附圖中：
[0012] 圖1是應用FPGA定點化技術實現(xiàn)指數(shù)C0RDIC算法收斂域擴張的方法流程圖；
[0013] 圖2是雙曲函數(shù)坐標旋轉模型；
[0014] 圖3是整數(shù)Q和小數(shù)Θ定點化值求解原理框架圖；
[0015] 圖4是雙曲系統(tǒng)C0RDIC算法求解指數(shù)函數(shù)流水線結構圖；
[0016] 圖5是FPGA實現(xiàn)雙曲系統(tǒng)C0RDIC算法指數(shù)函數(shù)部分流水線電路圖；
[0017] 圖6是C0RDIC算法指數(shù)函數(shù)在Modelsim的仿真圖。

【具體實施方式】
[0018] 容易理解，根據(jù)本發(fā)明的技術方案，在不變更本發(fā)明的實質精神下，本領域的一般 技術人員可以提出本發(fā)明的多個結構方式和制作方法。因此以下【具體實施方式】以及附圖僅 是本發(fā)明的技術方案的具體說明，而不應當視為本發(fā)明的全部或者視為本發(fā)明技術方案的 限定或限制。
[0019] 下面結合實施例及附圖對本發(fā)明作進一步詳細的描述。
[0020] 圖1是應用FPGA定點化技術實現(xiàn)指數(shù)C0RDIC算法收斂域擴張的方法流程圖，該 方法包括：
[0021] 步驟10由雙曲系統(tǒng)C0RDIC算法推導指數(shù)函數(shù)C0RDIC算法，實現(xiàn)步驟如下：
[0022] 圖2為雙曲函數(shù)坐標旋轉模型圖，圖中Θ為射線〇Vn、雙曲線和X軸圍成面積的 2倍，φ為射線0'、雙曲線和X軸圍成面積的2倍，分別對應陰影部分面積的2倍，雙曲線 x2-y2 = C上點(Xp yj沿著上半軸曲線移動到點Vn(xn, yn),可表示為：
[0023] fxn = Ccosh{q) + 0) - CcoshqycoshO + €$?ηΗφ$?ηΗ0 - x^coshO + y\sinh0 yyn - C.sinh{(p + 0) - Csinl^coshO + Ccosl^sinhQ - x.sinhO + \\coshO (1)
[0024] 矩陣形式表示為
[0025]

【權利要求】
1. 一種應用FPGA定點化技術實現(xiàn)指數(shù)CORDIC算法收斂域擴張的方法，該方法包括： A由雙曲系統(tǒng)C0RDIC算法推導收斂域內(nèi)指數(shù)函數(shù)C0RDIC算法； B采用區(qū)間壓縮方法實現(xiàn)指數(shù)函數(shù)CORDIC算法的收斂域擴張； C應用定點化技術在FPGA實現(xiàn)指數(shù)函數(shù)CORDIC算法收斂域擴張。
2. 根據(jù)權利要求1所述的應用FPGA定點化技術實現(xiàn)指數(shù)CORDIC算法收斂域擴張的方 法，其特征在于，所述步驟A具體包括： 在雙曲系統(tǒng)旋轉模式下，根據(jù)所述單位向量％移動到Vn的關系式得到CORDIC公式，把 計算轉化為旋轉方向的移位和加法運算； 讓迭代序列i在3k+l項處重復一次迭代所述k e Z+，以保證算法收斂； 根據(jù)中間角度變量Zi確定旋轉方向屯，在一定初始條件下可獲得指數(shù)函數(shù)的CORDIC算 法；所述單位向量％和Vn的坐標分別為Xp yi和xn, yn。
3. 根據(jù)權利要求1所述的應用FPGA定點化技術實現(xiàn)指數(shù)CORDIC算法收斂域擴張的方 法，其特征在于，所述步驟B具體包括： 應用區(qū)間壓縮方法，對收斂域內(nèi)輸入值zin作區(qū)間壓縮變換，令zin = Qln2+0，Q e Z， 使I θ |〈1η2,保證Θ處于收斂區(qū)間內(nèi)； 對指數(shù)函數(shù)進行數(shù)學處理，由
7的計算等效轉化為e0 的計算，把運算問題轉化為求解整數(shù)Q和小數(shù)Θ，通過區(qū)間壓縮方法實現(xiàn)指數(shù)函數(shù)收斂域 的擴張。
4. 根據(jù)權利要求1所述的應用FPGA定點化技術實現(xiàn)指數(shù)CORDIC算法收斂域擴張的方 法，其特征在于，所述步驟C具體包括： 應用FPGA定點化技術，對輸入值zin = Qln2+ Θ進行定點化，擴大216倍實現(xiàn)定點化，再 通過右移實現(xiàn)除法，恢復到原始值； 分析FPGA定點數(shù)的運算模式，獲得Q、Θ的定點化值； FPGA實現(xiàn)上，通過采用二個乘法器和移位操作實現(xiàn)整數(shù)部分Q和小數(shù)部分Θ定點化值 的求解，實現(xiàn)收斂域擴張的指數(shù)函數(shù)CORDIC算法。
5. 根據(jù)權利要求4所述的應用FPGA定點化技術實現(xiàn)指數(shù)CORDIC算法收斂域擴張的方 法，其特征在于，應用FPGA定點化技術求解整數(shù)Q和小數(shù)Θ所述步驟具體包括： 定點化求解整數(shù)Q值，通過對輸入值zin定點化后取整，用[zin · 216]表示，其位寬為 24bit ；Χ?
定點化后取整，用[zin · 216 · 216/1η2]表示，其位寬為42bit，用Η10表示 bit[41:32]共lObit，為整數(shù)部分，用L32表示bit[31:0]共32bit，為小數(shù)部分，則H10即 為整數(shù)部分Q ;所述輸入值zin定點化是對輸入值zin擴大216倍；所述
定點化是對 擴大216倍。
求解Θ定點化值，定點化小數(shù)部分為：
，其中L16表示L32的高 16. bit [31:16]，即 216 · θ = 1η2 · L16,定點化即擴大 216 倍后為 216 · 216 · Θ = 1η2 · 216 · L16 ?45426 · L16，[45426 · L16]位寬為 32bit。用 Η17 表示 bit[32:16]共 17bit，右移16位可得216· θ = H17,即H17為Θ小數(shù)部分的定點化值。
6.根據(jù)權利要求4所述的應用FPGA定點化技術實現(xiàn)指數(shù)CORDIC算法收斂域擴張的方 法，其特征在于，F(xiàn)PGA實現(xiàn)上采用二條數(shù)據(jù)鏈實現(xiàn)指數(shù)函數(shù)CORDIC，所述步驟具體包括： 坐標Xn、y n的初值與迭代模式相同，合成一個迭代通道，省掉坐標yn的迭代過程，用兩 條數(shù)據(jù)鏈，即對角度 Zi與坐標Xi進行迭代，可節(jié)省約1/3硬件資源。
【文檔編號】G06F7/556GK104102471SQ201410344474
【公開日】2014年10月15日 申請日期:2014年7月18日 優(yōu)先權日:2014年7月18日
【發(fā)明者】劉桂雄, 唐文明, 林若波 申請人:華南理工大學