一種節(jié)省硬件資源的配置寄存器訪問方法
【專利摘要】本發(fā)明提供一種節(jié)省硬件資源的配置寄存器訪問方法，將配置數(shù)據(jù)存儲(chǔ)在內(nèi)部雙端口RAM中，DMA周期循環(huán)讀取雙端口RAM中的配置寄存器，將配置寄存器對(duì)應(yīng)的地址和數(shù)據(jù)寫到DMA的地址和數(shù)據(jù)總線上；處理模塊需要訪問配置寄存器時(shí)，只需被動(dòng)等待與本地址相同的DMA總線地址，選擇接收對(duì)應(yīng)的DMA總線數(shù)據(jù)，這樣就實(shí)現(xiàn)了配置寄存器的訪問，這種配置寄存器訪問方式不需要模塊間的讀取控制，也不需要復(fù)雜的總線仲裁，大大節(jié)約了硬件資源。
【專利說明】一種節(jié)省硬件資源的配置寄存器訪問方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及數(shù)據(jù)信號(hào)處理領(lǐng)域，特別是一種節(jié)省硬件資源的配置寄存器訪問方 法。

【背景技術(shù)】
[0002] 在數(shù)據(jù)處理系統(tǒng)中有大量配置信息，如各通道VLAN (虛擬局域網(wǎng)，Virtual Local Area Network)層數(shù)、VLAN標(biāo)簽、包長(zhǎng)字節(jié)等，配置信息一般存放在寄存器中，處理模塊適時(shí) 讀取相關(guān)配置寄存器數(shù)據(jù)，進(jìn)行相應(yīng)業(yè)務(wù)的配置與處理，目前常用的配置寄存器訪問方式 有如下2種。
[0003] 方式一：觸發(fā)器訪問方式 如圖1，配置寄存器組由一系列觸發(fā)器構(gòu)成，CPU通過總線寫入、修改、清除配置寄存器 REG ;配置寄存器REG與處理模塊Μ對(duì)應(yīng)，處理模塊Μ需要配置數(shù)據(jù)時(shí)，只從對(duì)應(yīng)的配置寄存 器中讀取即可。
[0004] 這種觸發(fā)器訪問方式，CPU寫入配置寄存器REG后，數(shù)據(jù)鎖存到觸發(fā)器，不需要再 對(duì)REG進(jìn)行管理；處理模塊Μ單向從對(duì)應(yīng)的REG中讀取數(shù)據(jù)，模塊間不需要邏輯控制。這種 方式最大優(yōu)點(diǎn)是實(shí)現(xiàn)簡(jiǎn)單，但當(dāng)配置寄存器太多時(shí)，需要大量觸發(fā)器和布線資源，占用大量 的硬件資源，所以，觸發(fā)器訪問方式適合配置信息不多的系統(tǒng)。
[0005] 方式二：雙端口 RAM訪問方式 如圖2,配置寄存器組由雙端口 RAM (隨機(jī)存取存儲(chǔ)器，Random-Access Memory)塊構(gòu) 成，CPU通過總線寫入、修改、清除雙端口 RAM配置寄存器，并可通過雙端口 RAM B端口回讀 檢查雙端口 RAM內(nèi)容；處理模塊Μ通過Μ仲裁控制器，從端口 A讀取配置寄存器數(shù)據(jù)。
[0006] 雙端口 RAM塊可用較少的邏輯資源構(gòu)造較大規(guī)模的配置寄存器，但當(dāng)處理模塊Μ 較多時(shí)，為確保處理模塊Μ正確讀取，處理模塊Μ間需要復(fù)雜的Μ仲裁控制器，造成系統(tǒng)處 理復(fù)雜，成本上升。
[0007] 文獻(xiàn)1 (申請(qǐng)?zhí)枺?01410034898. 4)提供了一種多處理器的數(shù)據(jù)交換方法和裝置， 將主機(jī)的物理內(nèi)存映射到通信總線上，實(shí)現(xiàn)了主機(jī)物理內(nèi)存的共享,從機(jī)可自由讀寫該共 享的物理內(nèi)存，從而使得讀寫速率與通信總線的時(shí)鐘頻率相同。該文獻(xiàn)主要解決的是將物 理內(nèi)存映射到通信總線上，主從機(jī)共享物理內(nèi)存，達(dá)到減少存儲(chǔ)延時(shí)，提高存取速度的技術(shù) 問題，但是這種將內(nèi)存映射到系統(tǒng)總線上的方法，屬于雙向讀寫，需要總線進(jìn)行仲裁。


【發(fā)明內(nèi)容】

[0008] 本發(fā)明為了解決上述問題，本發(fā)明提出了一種基于一種節(jié)省硬件資源的配置寄存 器訪問方法。為了實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明提供了以下技術(shù)方案： 一種節(jié)省硬件資源的配置寄存器訪問方法，DMA周期循環(huán)讀取雙端口 RAM配置寄存器， 主動(dòng)將配置寄存器對(duì)應(yīng)的地址和數(shù)據(jù)寫到DMA的地址和數(shù)據(jù)總線上，處理模塊Μ監(jiān)聽DMA 總線地址，等待與要求地址相同的DMA總線地址，選擇接收對(duì)應(yīng)的DMA總線數(shù)據(jù)，實(shí)現(xiàn)對(duì)配 置寄存器的訪問。
[0009] 進(jìn)一步的，配置寄存器由雙端口 RAM塊構(gòu)成，CPU通過總線寫入、修改、清除雙端口 RAM配置寄存器，并可通過雙端口 RAM B端口回讀檢查雙端口 RAM內(nèi)容。
[0010] 進(jìn)一步的，DMA控制實(shí)現(xiàn)將配置數(shù)據(jù)和地址主動(dòng)發(fā)送到總線的數(shù)據(jù)進(jìn)行算法選擇。
[0011] 進(jìn)一步的，DMA周期循環(huán)讀取雙端口 RAM配置寄存器的過程具體為： 步驟1 :DMA初始化； 步驟2 :DMA讀取RAM配置寄存器，并將配置寄存器地址和數(shù)據(jù)寫到DMA地址總線和DMA 數(shù)據(jù)總線上； 步驟3:維持一定數(shù)據(jù)周期； 步驟4 :DMA循環(huán)讀取下一 RAM配置寄存器； 步驟5 :DMA周期循環(huán)讀取，完成RAM配置寄存器在DMA總線上周期循環(huán)出現(xiàn)； 步驟6 :DMA控制用于改變讀取周期，控制循環(huán)順序。
[0012] 進(jìn)一步的，處理模塊Μ工作過程為： 模塊Μ讀取監(jiān)聽DMA總線地址； DMA總線地址與模塊Μ要求地址比較，不相符說明DMA總線傳輸?shù)牟皇铅K數(shù)據(jù)，Μ 模塊等待，直到下一周期要求地址出現(xiàn)；相符說明DMA總線傳輸?shù)氖铅K數(shù)據(jù)，此時(shí)Μ讀 取DMA數(shù)據(jù)總線上數(shù)據(jù)。
[0013] 進(jìn)一步的，處理模塊Μ的最大讀取延遲取決于DMA循環(huán)讀取周期。
[0014] 與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果： 本發(fā)明采用DMA周期循環(huán)讀取配置寄存器，將配置寄存器寫到DMA總線上，處理模塊等 待，選擇接收對(duì)應(yīng)的DMA總線數(shù)據(jù)，是單收處理，不需要總線仲裁；同時(shí)這種配置寄存器訪 問方式不需要模塊間的讀取控制，也不需要復(fù)雜的總線仲裁，大大節(jié)約了硬件資源。

【專利附圖】

【附圖說明】
[0015] 圖1觸發(fā)器訪問方式示意圖。
[0016] 圖2雙端口 RAM訪問方式示意圖。
[0017] 圖3本發(fā)明訪問方法示意圖。
[0018] 圖4本發(fā)明時(shí)序狀態(tài)示意圖。

【具體實(shí)施方式】
[0019] 下面結(jié)合【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步的詳細(xì)描述。但不應(yīng)將此理解為本發(fā)明 上述主題的范圍僅限于以下的實(shí)施例，凡基于本
【發(fā)明內(nèi)容】
所實(shí)現(xiàn)的技術(shù)均屬于本發(fā)明的范 圍。
[0020] 本發(fā)明的目的是提供一種節(jié)省硬件資源的配置寄存器訪問方法，采用DMA(直接 內(nèi)存存取，Direct Memory Access)周期循環(huán)讀取雙端口 RAM配置寄存器，主動(dòng)將配置寄存 器對(duì)應(yīng)的地址和數(shù)據(jù)寫到DMA的地址和數(shù)據(jù)總線上，處理模塊監(jiān)聽DMA總線地址，等待與要 求地址相同的DMA總線地址，選擇接收對(duì)應(yīng)的DMA總線數(shù)據(jù)，這樣就實(shí)現(xiàn)了配置寄存器的訪 問。
[0021] 結(jié)合圖3,本發(fā)明實(shí)現(xiàn)技術(shù)方案為： 1) 、配置寄存器由雙端口 RAM塊構(gòu)成，CPU通過總線寫入、修改、清除雙端口 RAM配置寄 存器，并可通過雙端口 RAM的B端口回讀檢查雙端口 RAM內(nèi)容；其中，RAM塊大小由配置信 息量確定，如1024*16 RAM塊可以存放1024個(gè)16位配置寄存器； 2) 、DMA周期循環(huán)讀取雙端口 RAM配置寄存器，主動(dòng)將配置寄存器對(duì)應(yīng)的地址和數(shù)據(jù) 寫到DMA地址總線和數(shù)據(jù)總線上； 3) 、處理模塊監(jiān)聽等待，出現(xiàn)要求地址相同的DMA總線地址時(shí)，處理模塊接收對(duì)應(yīng)的 DMA總線數(shù)據(jù)； 4) 、DMA控制實(shí)現(xiàn)將配置數(shù)據(jù)和地址主動(dòng)發(fā)送到總線的數(shù)據(jù)進(jìn)行算法選擇。
[0022] 其中，DMA周期循環(huán)讀取雙端口 RAM配置寄存器如下： 步驟1 :DMA初始化； 步驟2 :DMA讀取RAM配置寄存器，并將配置寄存器地址和數(shù)據(jù)寫到DMA地址總線和DMA 數(shù)據(jù)總線上； 步驟3:維持一定數(shù)據(jù)周期； 步驟4 :DMA循環(huán)讀取下一 RAM配置寄存器； 步驟5 :DMA周期循環(huán)讀取，完成RAM配置寄存器在DMA總線上周期循環(huán)出現(xiàn)； 步驟6 :DMA控制用于改變讀取周期，控制循環(huán)順序。
[0023] 結(jié)合圖4,處理模塊Μ工作過程如下： 處理模塊Ml-Mn代表對(duì)配置寄存器1-η的數(shù)據(jù)接收處理。
[0024] DMA地址總線Al-An和數(shù)據(jù)總線Dl-Dn上周期循環(huán)同時(shí)出現(xiàn)配置寄存器1-η的地 址和數(shù)據(jù)。
[0025] 處理模塊M2讀取監(jiān)聽DMA地址總線；DMA地址總線與模塊M2要求地址比較，不相 符說明DMA總線傳輸?shù)牟皇悄KM2的數(shù)據(jù)，模塊M2等待，直到下一周期要求地址出現(xiàn)；相 符說明DMA總線傳輸?shù)氖悄KM2數(shù)據(jù)，此時(shí)模塊M2讀取DMA數(shù)據(jù)總線上的數(shù)據(jù)。
[0026] 其中，模塊Ml-Mn的最大讀取延遲取決于DMA循環(huán)讀取周期。
[0027] -般配置寄存器很少改變，業(yè)務(wù)處理實(shí)時(shí)性要求不高，模塊Ml-Mn處理延時(shí)不會(huì) 影響業(yè)務(wù)處理。
[0028] 本發(fā)明采用DMA總線周期循環(huán)訪問方式，配置寄存器占用硬件資源少，處理模塊 間不需要仲裁控制，實(shí)現(xiàn)簡(jiǎn)單，成本低，具有典型應(yīng)用價(jià)值。
【權(quán)利要求】
1. 一種節(jié)省硬件資源的配置寄存器訪問方法，其特征在于，DMA周期循環(huán)讀取雙端口 RAM配置寄存器，主動(dòng)將配置寄存器對(duì)應(yīng)的地址和數(shù)據(jù)寫到DMA的地址和數(shù)據(jù)總線上，處理 模塊Μ監(jiān)聽DMA總線地址，等待與要求地址相同的DMA總線地址，選擇接收對(duì)應(yīng)的DMA總線 數(shù)據(jù)，實(shí)現(xiàn)對(duì)配置寄存器的訪問。
2. 根據(jù)權(quán)利要求1所述節(jié)省硬件資源的配置寄存器訪問方法，其特征在于，配置寄存 器由雙端口 RAM塊構(gòu)成，CPU通過總線寫入、修改、清除雙端口 RAM配置寄存器，并可通過雙 端口 RAM B端口回讀檢查雙端口 RAM內(nèi)容。
3. 根據(jù)權(quán)利要求1所述節(jié)省硬件資源的配置寄存器訪問方法，其特征在于，DMA控制實(shí) 現(xiàn)將配置數(shù)據(jù)和地址主動(dòng)發(fā)送到總線的數(shù)據(jù)進(jìn)行算法選擇。
4. 根據(jù)權(quán)利要求1所述節(jié)省硬件資源的配置寄存器訪問方法，其特征在于，DMA周期循 環(huán)讀取雙端口 RAM配置寄存器的過程具體為： 步驟1 :DMA初始化； 步驟2 :DMA讀取RAM配置寄存器，并將配置寄存器地址和數(shù)據(jù)寫到DMA地址總線和DMA 數(shù)據(jù)總線上； 步驟3:維持一定數(shù)據(jù)周期； 步驟4 :DMA循環(huán)讀取下一 RAM配置寄存器； 步驟5 :DMA周期循環(huán)讀取，完成RAM配置寄存器在DMA總線上周期循環(huán)出現(xiàn)； 步驟6 :DMA控制用于改變讀取周期，控制循環(huán)順序。
5. 根據(jù)權(quán)利要求1所述節(jié)省硬件資源的配置寄存器訪問方法，其特征在于，處理模塊Μ 工作過程為： 模塊Μ讀取監(jiān)聽DMA總線地址； DMA總線地址與模塊Μ要求地址比較，不相符說明DMA總線傳輸?shù)牟皇铅K數(shù)據(jù)，Μ 模塊等待，直到下一周期要求地址出現(xiàn)；相符說明DMA總線傳輸?shù)氖铅K數(shù)據(jù)，此時(shí)Μ讀 取DMA數(shù)據(jù)總線上數(shù)據(jù)。
6. 根據(jù)權(quán)利要求5所述節(jié)省硬件資源的配置寄存器訪問方法，其特征在于，處理模塊Μ 的最大讀取延遲取決于DMA循環(huán)讀取周期。
【文檔編號(hào)】G06F13/28GK104123254SQ201410368236
【公開日】2014年10月29日 申請(qǐng)日期:2014年7月30日 優(yōu)先權(quán)日:2014年7月30日
【發(fā)明者】胡強(qiáng), 楊寅 申請(qǐng)人:成都朗銳芯科技發(fā)展有限公司