一種信號處理卡硬件識別模塊設計方法
【專利摘要】本發(fā)明公開了一種信號處理卡硬件識別模塊設計方法，包括設置在數(shù)據(jù)采集板卡中的DSP信號處理模塊、信號處理卡識別模塊；DSP信號處理模塊包括TMS320C6713B芯片；信號處理卡識別模塊采用DS28CM00芯片；TMS320C6713的I2C接口和DS28CM00的I2C接口串行連接，通過數(shù)據(jù)總線和時鐘信號實現(xiàn)通信；TMS320C6713通過I2C接口讀取DS28CM00的序列號，并對比數(shù)據(jù)庫中的記錄來判斷該數(shù)據(jù)采集板卡是否是所需要的數(shù)據(jù)采集板卡。本發(fā)明結構簡單，利用C6713的I2C接口空閑，采用硬件識別方式，安裝硅序列號芯片標示，易于實施，使用方便、靈活，硬件識別加密性強等特點。
【專利說明】一種信號處理卡硬件識別模塊設計方法

【技術領域】
[0001] 本發(fā)明涉及一種信號處理卡硬件識別模塊設計方法，屬于電路【技術領域】。

【背景技術】
[0002] 目前越來越多的信號處理系統(tǒng)由大量節(jié)點組成，每個節(jié)點都需要一個唯一的序號 即ID來表明自己與其他節(jié)點的區(qū)別。從軟件上實現(xiàn)，采用軟件驅(qū)動采用加密來識別；從硬 件上實現(xiàn)，就需要一個能夠提供唯一序號碼的芯片，利用存儲芯片存儲的信息進行數(shù)據(jù)采 集板卡識別。
[0003] 通過查閱一定的文獻和專利資料，目前針對DSP的識別方案手段很少。信號處理 如果采用軟件來實現(xiàn)就會影響信號處理的實時性，一般都不會使用軟件方案。采用存儲芯 片如EEPR0M，甚至可以是微處理器，但是綜合對比成本、占用資源數(shù)量以及設計調(diào)試的便捷 性，通過在數(shù)據(jù)采集板卡中安裝硅序列號芯片標示是最為合適的選擇。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明所要解決的技術問題是提供一種信號處理卡硬件識別模塊設計方法，易于 實施，識別性強。
[0005] 為解決上述技術問題，本發(fā)明提供一種信號處理卡硬件識別模塊設計方法，其特 征是，
[0006] 包括設置在數(shù)據(jù)采集板卡中的DSP信號處理模塊、信號處理卡識別模塊；
[0007] DSP信號處理模塊包括TMS320C6713B芯片，具有2個多通道緩沖串口、2個多通道 音頻串口、SPI和I2C接口；
[0008] 信號處理卡識別模塊采用DS28CM00芯片，提供一個絕對唯一的電子硅序列號，并 具有工業(yè)標準的I 2C和SMBus總線接口；
[0009] TMS320C6713的I2C接口和DS28CM00的I2C接口串行連接，通過數(shù)據(jù)總線和時鐘 信號實現(xiàn)通信；TMS320C6713設為主設備，DS28CM00設為從設備，TMS320C6713向DS28CM00 發(fā)控制指令；
[0010] TMS320C6713通過I2C接口讀取DS28CM00的序列號，并對比數(shù)據(jù)庫中的記錄來判 斷該數(shù)據(jù)采集板卡是否是所需要的數(shù)據(jù)采集板卡。
[0011] 數(shù)據(jù)總線和時鐘信號均為雙向通信，均通過一個上拉電阻連接至電源；不進行相 互通信時，數(shù)據(jù)總線和時鐘信號都處于高電平，掛接在總線上的器件的輸出級是開漏輸出 或集電極開路輸出，實現(xiàn)與功能。
[0012] TMS320C6713的發(fā)控制命令的步驟：首先在總線上發(fā)起一個開始條件，即時鐘信 號在高期間，數(shù)據(jù)總線出現(xiàn)一個由高到低的跳變，然后從設備發(fā)回一個應答位，主設備繼續(xù) 進行操作，接著發(fā)送控制命令，每發(fā)一個地址字節(jié)或是數(shù)據(jù)字節(jié)，從設備都要發(fā)回一個應答 位，否則通信中斷；
[0013] 當TMS320C6713發(fā)送完控制命令后，再發(fā)送一個停止標志，即在時鐘信號為高期 間，數(shù)據(jù)總線出現(xiàn)一個由低到高的跳變，通信過程結束，命令設置完成。
[0014] 從設備發(fā)回的應答位為從設備地址。
[0015] DS28CM00的從設備的地址為7位，傳輸時是8位，與該地址一起發(fā)送的最后一位用 來說明主設備和從設備之間是讀操作還是寫操作。
[0016] 在SMBus模式下，當DS28CM00檢測到數(shù)據(jù)總線故障情況時，將復位其通信接口。 [0017] 本發(fā)明所達到的有益效果：
[0018] 本發(fā)明在數(shù)據(jù)采集板卡中設置了 DSP信號處理部分和信號處理卡識別部分， TMS320C6713通過I2C接口讀取DS28CM00的序列號，并對比數(shù)據(jù)庫中的記錄來判斷該數(shù)據(jù) 采集板卡是否是所需要的采集板卡。本發(fā)明的信號處理卡硬件識別模塊具有結構簡單，構 思巧妙，利用C6713的I 2C接口空閑，采用硬件識別方式，安裝硅序列號芯片標示，易于實 施，使用方便、靈活，硬件識別加密性強等特點。

【專利附圖】

【附圖說明】
[0019] 圖1信號處理卡硬件識別模塊原理框圖；
[0020] 圖 2DS28CM00 接口 電路；
[0021] 圖 3C6713 控制 DS28CM00 流程圖。

【具體實施方式】
[0022] 下面結合附圖對本發(fā)明作進一步描述。以下實施例僅用于更加清楚地說明本發(fā)明 的技術方案，而不能以此來限制本發(fā)明的保護范圍。
[0023] 本發(fā)明公開了一種信號處理卡硬件識別模塊設計方法。該模塊電路由2個部分組 成：DSP信號處理部分、信號處理卡識別部分，如圖1所示，DSP信號處理部分和信號處理卡 識別部分均設置在數(shù)據(jù)采集板卡中。
[0024] 其工作基本原理是：數(shù)據(jù)采集板卡中DSP通過I2C接口讀取DS28CM00的序列號， 并對比數(shù)據(jù)庫中的記錄來判斷該采集板卡是否是所需要的采集板卡。
[0025] 實現(xiàn)本次發(fā)明的技術方案分析
[0026] DSP信號處理部分設計：
[0027] DSP信號處理芯片采用TMS320C6713B (簡稱C6713)，它是美國德州儀器公司 (TI)推出的一款32位浮點型高速數(shù)字處理器DSP，它可在300MHz的時鐘頻率下實現(xiàn) 1800MIPS/2400MFL0PS的定點和浮點運算，極大滿足了高速數(shù)據(jù)采集與實時控制系統(tǒng)對信 號處理速度的要求。采用2級Cache結構，片上共有264KX8b存儲器。C6713具有豐富 的片上外設設備，已經(jīng)在圖像處理、數(shù)字信號處理以及自動控制等領域得到了廣泛的應用。 32bit的外部存儲器接口（EMIF)可以外接異步設備、外擴存儲器設備，并可尋址512M的片 外存儲空間，以及豐富的外設接口，包括2個多通道緩沖串口、2個多通道音頻串口、SPI和 I 2C等接口滿足本次設計的要求。
[0028] 信號處理卡識別部分設計：
[0029] DS28CM00接口硬件電路設計，DS28CM00是一款MAXM公司推出的低成本電子硅序 列號芯片，提供一個絕對唯一的序列號，并具有工業(yè)標準的I2C和SMBus總線接口。該序列 號由工廠激光刻蝕，其64位ROM包括48位唯一序列號、8位CRC校驗位、8位家族碼（70H)。 在SMBus模式下，當DS28CM00檢測到總線故障情況時，將復位其通信接口。DS28CM00的 5-Pin S0T23小封裝，可以靈活應用在電路板序列號，配件及外設識別中使用。
[0030] TMS320C6713的I2C模塊接口可以直接和DS28CM00的I 2C接口連接，串行接口通過 數(shù)據(jù)總線SDAl和時鐘信號SCLl實現(xiàn)通信，電路圖2所示。SDAl和SCLl均為雙向通信，均通 過一個上拉電阻R105、R104連接至電源D(+3.3V)。不進行相互通信時，兩條總線都處于高 電平，掛接在總線上的器件的輸出級必須是開漏輸出或集電極開路輸出，以實現(xiàn)線與功能。 標準模式下DS28CM00的數(shù)據(jù)傳輸速率為100Kbps，快速模式下，數(shù)據(jù)傳輸速率為400Kbps。
[0031] DS28CM00可工作在兩種模式，由C6713通過I2C配置DS28CM00的寄存器。C6713 和DS28CM00接口電路圖如圖2所示。
[0032] DS28CM00的控制支持I2C控制協(xié)議，可以實現(xiàn)C6713對其控制。由于本系統(tǒng)只是 實現(xiàn)C6713向DS28CM00發(fā)控制指令，所以DS28CM00設為從設備（slave)，C6713設為主設 備（master)。
[0033] C6713的寫控制命令的步驟：首先在總線上要發(fā)起一個開始start條件，即時鐘 信號SCL在高期間，數(shù)據(jù)總線SDA出現(xiàn)一個由高到低的跳變，然后DS28CM00發(fā)一個從設備 地址，在該系統(tǒng)中為101000,即DS28CM00的從設備的地址，從設備地址為7位，而傳輸時都 是8位，所以和該地址一起發(fā)送的最后一位，是用來說明主設備和從設備，是讀操作還是寫 操作，在該系統(tǒng)中都是主設備往從設備的寫操作，然后從設備發(fā)回一個應答位，這樣主設備 才可以繼續(xù)進行操作，接著發(fā)送控制命令，每發(fā)一個地址字節(jié)或是數(shù)據(jù)字節(jié)，從設備都要發(fā) 回一個應答位，否則通信將中斷，當C6713發(fā)送完控制命令后，就要發(fā)送一個停止stop標 志，即在時鐘信號SCL為高期間，數(shù)據(jù)總線SDA出現(xiàn)一個由低到高的跳變，這樣一次完整的 通信過程結束，命令設置完成。當需要再次設置其他的命令，重復上面的操作。C6713控制 DS28CM00流程圖見圖3,其具體代碼如下分析：

【權利要求】
1. 一種信號處理卡硬件識別模塊設計方法，其特征是， 包括設置在數(shù)據(jù)采集板卡中的DSP信號處理模塊、信號處理卡識別模塊； DSP信號處理模塊包括TMS320C6713B芯片，具有2個多通道緩沖串口、2個多通道音頻 串口、SPI 和 I2C 接口； 信號處理卡識別模塊采用DS28CM00芯片，提供一個絕對唯一的電子硅序列號，并具有 工業(yè)標準的I2C和SMBus總線接口； TMS320C6713的I2C接口和DS28CM00的I2C接口串行連接，通過數(shù)據(jù)總線和時鐘信號 實現(xiàn)通信；TMS320C6713設為主設備，DS28CM00設為從設備，TMS320C6713向DS28CM00發(fā) 控制指令； TMS320C6713通過I2C接口讀取DS28CM00的序列號，并對比數(shù)據(jù)庫中的記錄來判斷該 數(shù)據(jù)采集板卡是否是所需要的數(shù)據(jù)采集板卡。
2. 根據(jù)權利要求1所述的信號處理卡硬件識別模塊設計方法，其特征是，數(shù)據(jù)總線和 時鐘信號均為雙向通信，均通過一個上拉電阻連接至電源；不進行相互通信時，數(shù)據(jù)總線和 時鐘信號都處于高電平，掛接在總線上的器件的輸出級是開漏輸出或集電極開路輸出，實 現(xiàn)與功能。
3. 根據(jù)權利要求1所述的信號處理卡硬件識別模塊設計方法，其特征是， TMS320C6713的發(fā)控制命令的步驟：首先在總線上發(fā)起一個開始條件，即時鐘信號在 高期間，數(shù)據(jù)總線出現(xiàn)一個由高到低的跳變，然后從設備發(fā)回一個應答位，主設備繼續(xù)進行 操作，接著發(fā)送控制命令，每發(fā)一個地址字節(jié)或是數(shù)據(jù)字節(jié)，從設備都要發(fā)回一個應答位， 否則通信中斷； 當TMS320C6713發(fā)送完控制命令后，再發(fā)送一個停止標志，即在時鐘信號為高期間，數(shù) 據(jù)總線出現(xiàn)一個由低到高的跳變，通信過程結束，命令設置完成。
4. 根據(jù)權利要求1所述的信號處理卡硬件識別模塊設計方法，其特征是，從設備發(fā)回 的應答位為從設備地址。
5. 根據(jù)權利要求3或4所述的信號處理卡硬件識別模塊設計方法，其特征是，DS28CM00 的從設備的地址為7位，傳輸時是8位，與該地址一起發(fā)送的最后一位用來說明主設備和從 設備之間是讀操作還是寫操作。
6. 根據(jù)權利要求1所述的信號處理卡硬件識別模塊設計方法，其特征是，在SMBus模式 下，當DS28CM00檢測到數(shù)據(jù)總線故障情況時，將復位其通信接口。
【文檔編號】G06F13/20GK104360964SQ201410660027
【公開日】2015年2月18日 申請日期:2014年11月18日 優(yōu)先權日:2014年11月18日
【發(fā)明者】楊侃, 張憲起, 陸泉望, 余輝 申請人:中國兵器工業(yè)集團第二一四研究所蘇州研發(fā)中心