一種可擴展內(nèi)存的服務(wù)器系統(tǒng)的制作方法
【專利摘要】本發(fā)明提供一種可擴展內(nèi)存的服務(wù)器系統(tǒng)，包括CPU板和內(nèi)存擴展板，其中，CPU板包括：處理器、內(nèi)存控制器及雙列直插式存儲模塊DIMM，在CPU板中，處理器與內(nèi)存控制器相連，內(nèi)存控制器與DIMM相連；內(nèi)存擴展板包括：現(xiàn)場可編程邏輯門陣列FPGA、內(nèi)存控制器及DIMM，在內(nèi)存擴展板中，F(xiàn)PGA與內(nèi)存控制器相連，內(nèi)存控制器與DIMM相連；且，所述CPU板中的處理器通過Cache一致性域總線與內(nèi)存擴展板中的FPGA相連。本發(fā)明能夠進行內(nèi)存的擴展。
【專利說明】一種可擴展內(nèi)存的服務(wù)器系統(tǒng)

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及計算機【技術(shù)領(lǐng)域】，特別涉及一種可擴展內(nèi)存的服務(wù)器系統(tǒng)。

【背景技術(shù)】
[0002] 目前，在服務(wù)器系統(tǒng)中，處理器通過電壓模式單端結(jié)束（VoltageMode Singleended,VMSE)總線互連內(nèi)存控制器，內(nèi)存控制器再與內(nèi)存條DMM互連。比 如，在以Imel?Xe〇n?系列處理器E7-8800為例，參見圖1，包括4個處理器，每個處 理器通過VMSE與內(nèi)存控制器連接，每個內(nèi)存控制器再互連N個雙列直插式存儲模塊 (Dual-Inline-Memory-Modules，DIMM)，N為自然數(shù)，且根據(jù)內(nèi)存控制器的攜帶能力不同，N 的值也不同。但是一旦內(nèi)存控制器的型號確定，內(nèi)存控制器的攜帶能力也已經(jīng)確定，整個系 統(tǒng)的內(nèi)存也確定了，很難再進行內(nèi)存的擴展。


【發(fā)明內(nèi)容】

[0003] 本發(fā)明提供一種可擴展內(nèi)存的服務(wù)器系統(tǒng)，能夠進行內(nèi)存的擴展。
[0004] -種可擴展內(nèi)存的服務(wù)器系統(tǒng)，包括CPU板和內(nèi)存擴展板，其中，
[0005] CPU板包括：處理器、內(nèi)存控制器及雙列直插式存儲模塊DIMM，在CPU板中，處理器 與內(nèi)存控制器相連，內(nèi)存控制器與DIMM相連；
[0006] 內(nèi)存擴展板包括：現(xiàn)場可編程邏輯門陣列FPGA、內(nèi)存控制器及DMM，在內(nèi)存擴展 板中，F(xiàn)PGA與內(nèi)存控制器相連，內(nèi)存控制器與DIMM相連；
[0007] 且，所述CPU板中的處理器通過Cache-致性域總線與內(nèi)存擴展板中的FPGA相 連。
[0008] 包括1個所述CPU板及1個所述內(nèi)存擴展板；
[0009] 所述CPU板中包括4個處理器，在所述CPU板中，每個處理器連接4個內(nèi)存控制 器；
[0010] 所述內(nèi)存擴展板中包括2個FPGA，在所述內(nèi)存擴展板中，每個FPGA連接4個內(nèi)存 控制器；
[0011] 4個所述處理器中的兩個處理器連接到同一個FPGA，另外兩個處理器連接到另一 個FPGA。
[0012] 4個所述處理器中，不連接到同一個FPGA的兩個處理器通過Cache-致性域總線 直接互連；
[0013] 在所述內(nèi)存擴展板中，所述2個FPGA通過Cache-致性域總線互連。
[0014] 所述處理器通過VMSE總線與所述內(nèi)存控制器相連；
[0015] 所述FPGA通過VMSE總線與所述內(nèi)存控制器相連。
[0016] 所述FPGA與所述處理器通過Cache-致性域總線上的內(nèi)存擴展連接器相連。
[0017] 所述CPU板和內(nèi)存擴展板集成在同一個PCB單板上。
[0018] 本發(fā)明實施例提供了一種可擴展內(nèi)存的服務(wù)器系統(tǒng)，利用FPGA進行內(nèi)存的擴展。 由于FPGA是可編程邏輯陣列，所以FPGA可以實現(xiàn)與內(nèi)存控制器和處理器兩者的互連，這 樣，F(xiàn)PGA連接的內(nèi)存控制器再互連擴展的DIMM，則實現(xiàn)了服務(wù)器系統(tǒng)的內(nèi)存擴展。

【專利附圖】

【附圖說明】
[0019] 圖1是現(xiàn)有技術(shù)中處理器與內(nèi)存的連接示意圖；
[0020] 圖2是本發(fā)明一個實施例中可擴展內(nèi)存的多路服務(wù)器系統(tǒng)示意圖。

【具體實施方式】
[0021] 本發(fā)明一個實施例提出了一種可擴展內(nèi)存的服務(wù)器系統(tǒng)，包括CPU板和內(nèi)存擴展 板，其中，
[0022] CPU板包括：處理器、內(nèi)存控制器及雙列直插式存儲模塊DIMM，在CPU板中，處理器 與內(nèi)存控制器相連，內(nèi)存控制器與DIMM相連；
[0023] 內(nèi)存擴展板包括：現(xiàn)場可編程邏輯門陣列FPGA、內(nèi)存控制器及DMM，在內(nèi)存擴展 板中，F(xiàn)PGA與內(nèi)存控制器相連，內(nèi)存控制器與DIMM相連；
[0024] 且，所述CPU板中的處理器通過Cache-致性域總線與內(nèi)存擴展板中的FPGA相 連。
[0025] 可見，上述本發(fā)明實施例利用FPGA進行內(nèi)存的擴展。由于FPGA是可編程邏輯陣 列，所以FPGA可以實現(xiàn)與內(nèi)存控制器和處理器兩者的互連，這樣，F(xiàn)PGA連接的內(nèi)存控制器 再互連擴展的DIMM，則實現(xiàn)了服務(wù)器系統(tǒng)的內(nèi)存擴展。
[0026] 在本發(fā)明的一些實施例中，上述可擴展內(nèi)存的服務(wù)器系統(tǒng)中包括1個所述CPU板 及1個所述內(nèi)存擴展板；
[0027] 所述CPU板中包括4個處理器，在所述CPU板中，每個處理器連接4個內(nèi)存控制 器；
[0028] 所述內(nèi)存擴展板中包括2個FPGA，在所述內(nèi)存擴展板中，每個FPGA連接4個內(nèi)存 控制器；
[0029] 4個所述處理器中的兩個處理器連接到同一個FPGA，另外兩個處理器連接到另一 個FPGA。
[0030] 在本發(fā)明的一些實施例中，上述可擴展內(nèi)存的服務(wù)器系統(tǒng)中4個所述處理器中， 不連接到同一個FPGA的兩個處理器通過Cache-致性域總線直接互連；
[0031] 在所述內(nèi)存擴展板中，所述2個FPGA通過Cache-致性域總線互連。
[0032] 在本發(fā)明的一些實施例中，在上述可擴展內(nèi)存的服務(wù)器系統(tǒng)中，所述處理器通過 VMSE總線與所述內(nèi)存控制器相連；
[0033] 所述FPGA通過VMSE總線與所述內(nèi)存控制器相連。
[0034] 在本發(fā)明的一些實施例中，所述FPGA與所述處理器通過Cache-致性域總線上的 內(nèi)存擴展連接器相連。
[0035] 下面通過一個具體的圖例來說明本發(fā)明上述各個實施例的一種組合方式的實現(xiàn)。 參見圖2,以InteKSXeon?系列處理器E7-8800為例，在本發(fā)明一個實施例中，可擴展內(nèi) 存的多路服務(wù)器系統(tǒng)中包括：
[0036] 1個CPU板，該1個CPU板連接1個內(nèi)存擴展板；
[0037] 在CPU板中，包括處理器I，處理器2,處理器3和處理器4,內(nèi)存擴展板中包括通過 CCB總線互連的FPGAO和FPGAl。
[0038] 在CPU板內(nèi)部，處理器1至處理器4中的每一個均通過VMSE連接4個內(nèi)存控制器， 每個內(nèi)存控制器連接多個DIMM。在內(nèi)存擴展板內(nèi)部，F(xiàn)PGAO以及FPGAl均通過VMSE連接4 個內(nèi)存控制器，每個內(nèi)存控制器連接多個DIMM。
[0039] 處理器1與處理器2分別通過CCB總線與內(nèi)存擴展板中的FPGAO相連；處理器3 與處理器4分別通過CCB總線與內(nèi)存擴展板中的FPGAl相連；并且，處理器1與處理器2不 直接相連，處理器3與處理器4不直接相連。
[0040] 在實際使用中，處理器1和處理器2也可以通過內(nèi)存擴展連接器（圖2中未示出） 與FPGAO相連，并且，處理器3和處理器4也可以通過內(nèi)存擴展連接器（圖2中未示出）與 FPGAl相連。內(nèi)存擴展連接器可以是CCB總線的接插頭，以便連接引出自處理器的CCB總線 和引出自FPGA的CCB總線。
[0041] 雖然，圖2中顯示CPU板和內(nèi)存擴展板兩個單板，但在實際的業(yè)務(wù)實現(xiàn)中，CPU板 和內(nèi)存擴展板可以是不同的單板，也可以是集成在同一個PCB單板上的兩部分。
[0042] 需要說明的是，術(shù)語"包括"、"包含"或者其任何其他變體意在涵蓋非排他性的包 含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括 沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。 在沒有更多限制的情況下，由語句"包括一個......"限定的要素，并不排除在包括 所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同因素。
[0043] 以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明保護的范圍之內(nèi)。
【權(quán)利要求】
1. 一種可擴展內(nèi)存的服務(wù)器系統(tǒng)，其特征在于，包括CPU板和內(nèi)存擴展板，其中， (PU板包括：處理器、內(nèi)存控制器及雙列直插式存儲模塊DIMM，在CPU板中，處理器與內(nèi) 存控制器相連，內(nèi)存控制器與DIMM相連； 內(nèi)存擴展板包括：現(xiàn)場可編程邏輯門陣列FPGA、內(nèi)存控制器及DIMM，在內(nèi)存擴展板中， FPGA與內(nèi)存控制器相連，內(nèi)存控制器與DI麗相連； 且，所述CPU板中的處理器通過Cache -致性域總線與內(nèi)存擴展板中的FPGA相連。
2. 根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，包括1個所述CPU板及1個所述內(nèi)存擴展 板； 所述CPU板中包括4個處理器，在所述CPU板中，每個處理器連接4個內(nèi)存控制器； 所述內(nèi)存擴展板中包括2個FPGA，在所述內(nèi)存擴展板中，每個FPGA連接4個內(nèi)存控制 器； 4個所述處理器中的兩個處理器連接到同一個FPGA，另外兩個處理器連接到另一個 FPGA〇
3. 根據(jù)權(quán)利要求2所述的系統(tǒng)，其特征在于，4個所述處理器中，不連接到同一個FPGA 的兩個處理器通過Cache -致性域總線直接互連； 在所述內(nèi)存擴展板中，所述2個FPGA通過Cache -致性域總線互連。
4. 根據(jù)權(quán)利要求1至3中任一所述的系統(tǒng)，其特征在于，所述處理器通過VMSE總線與 所述內(nèi)存控制器相連； 所述FPGA通過VMSE總線與所述內(nèi)存控制器相連。
5. 根據(jù)權(quán)利要求1至3中任一所述的系統(tǒng)，其特征在于，所述FPGA與所述處理器通過 Cache -致性域總線上的內(nèi)存擴展連接器相連。
6. 根據(jù)權(quán)利要求1至3中任一所述的系統(tǒng)，其特征在于，所述CPU板和內(nèi)存擴展板集成 在同一個PCB單板上。
【文檔編號】G06F1/18GK104484021SQ201410812019
【公開日】2015年4月1日 申請日期:2014年12月23日 優(yōu)先權(quán)日:2014年12月23日
【發(fā)明者】宗艷艷, 貢維 申請人:浪潮電子信息產(chǎn)業(yè)股份有限公司