一種Camera Link接口電路的制作方法
【專利摘要】本實用新型涉及一種Camera?Link接口電路，屬于圖像采集及傳輸設計領域。本實用新型包括Camera?Link連接器、接收器Ⅰ、數據驅動器Ⅰ、接收器Ⅱ、數據驅動器Ⅱ、數據傳輸控制器；接收器Ⅰ輸入端、數據驅動器Ⅰ輸出端與Camera?Link連接器的輸出端相連，接收器Ⅰ輸出端、數據驅動器Ⅰ輸入端與數據傳輸控制器相連，接收器Ⅱ與數據傳輸控制器相連，數據驅動器Ⅱ輸入端與數據傳輸控制器、接收器Ⅱ相連、其輸出端與Camera?Link連接器連接。本實用新型接口電路簡單實用，減少了傳輸線的使用量，由于采用串行差分傳輸方式，還減少了傳輸中的電磁干擾，再結合適當的布局，可減小電路板布線難度和電路板大小。
【專利說明】—種Camera Link接口電路
【技術領域】
[0001]本實用新型涉及一種Camera Link接口電路,尤其是一種12位數字圖像的CameraLink接口電路，屬于圖像采集及傳輸設計領域。
【背景技術】
[0002]Camera Link是專門為數字相機的數據傳輸提出的接口標準，專為數字相機制定的一種圖像數據、視頻數據控制信號及相機控制信號傳輸的總線接口，數據傳輸速率最高可達2.38 Gbps。該標準規(guī)定了接口模式、相機信號、端口配置、圖像數據位配置、連接器引腳定義及連接線、標準接收器芯片組。采用這種標準后，使得相機的數據接口輸出采用更少的線數，連接電纜更容易制造，更具有通用性，其最主要的特點是采用了低壓差分信號(Low Voltage Differential Signaling,簡記為LVDS)技術,使相機的數據傳輸速率大大提聞。
[0003]對于Camera Link接口電路的設計，不同的相機系統存在很大的不同。最主要的不同表現在接口模式的選擇，芯片組的選用以及輸入的并行數據與驅動發(fā)送芯片間連接方式三個方面。這些不同點能直接影響接口電路的復雜程度和數據的傳輸效率。因此，CameraLink接口電路的設計通常以差分驅動發(fā)送芯片為核心，采用一些特殊的技術與方法，以保證能達到數據傳輸的性能。
[0004]Camera Link接口電路是整個相機系統中十分重要的一部分。不同相機的接口電路不盡相同，即使對于相同的Camera Link接口電路，隨著現代半導體產品的更新和電子技術的發(fā)展，其使用的芯片組和輸入信號的連接方式也會不斷有一些新的發(fā)展和革新。

【發(fā)明內容】

[0005]本實用新型要解決的問題是:提供了一種用于高速圖像數據傳輸的Camera Link接口電路，該接口電路采用差分驅動發(fā)送芯片輸入引腳與數據輸入位錯位連接的方式，既實現了高速率數據傳輸，也由于其良好的抗噪特性使得信號受外界干擾較小，同時也便于電路板布局布線。
[0006]本實用新型技術方案是:一種Camera Link接口電路,包括Camera Link連接器1、接收器I 2、數據驅動器I 3、接收器II 4、數據驅動器II 5、數據傳輸控制器6;所述CameraLink連接器I的輸入端與上位機連接，接收器I 2的輸入端、數據驅動器I 3的輸出端與Camera Link連接器I的輸出端相連，接收器I 2的輸出端、數據驅動器I 3的輸入端與數據傳輸控制器6相連，接收器II 4與數據傳輸控制器6相連，數據驅動器II 5的輸入端與數據傳輸控制器6、接收器II 4相連、其輸出端與Camera Link連接器I連接。
[0007]所述接收器I 2、接收器II 4為兩片DS90LV048，接收器I 2、接收器II 4的每一對差分輸入的正負端均跨接有一個100 Ω的端接電阻。
[0008]所述數據驅動器I 3為DS90LV047，數據驅動器II 5為DS90CR287，DS90CR287的電源引腳1、9、17、26與地兩端并聯三個去耦電容。[0009]所述數據驅動器II 5的工作時鐘輸入由數據傳輸控制器6的一個時鐘輸出端口經一個33Ω電阻接入或者所述數據驅動器II 5的工作時鐘輸入由數據傳輸控制器6的一個差分時鐘輸出端口經接收器II 4再經一個33Ω電阻接入。
[0010]圖1中，由數據驅動器II 5 (DS90CR287)完成并行數據串行化，由一片差分接收器I 2 (DS90LV048)完成四個相機控制命令信號CC1?CC4的LVDS至LVTTL的轉換，由一片差分接收器I 4 (DS90LV048)和一片差分數據驅動器II 3 (DS90LV047)完成數據傳輸控制器
6(FPGA)與上位機的Camera Link圖像采集卡之間的串行通信數據發(fā)送和接收。所以收發(fā)信號最終連接至Camera Link專用26針Camera Link連接器I (MDR26)。
[0011]數據驅動器發(fā)送芯片DS90CR287連接電路的實施例如圖2_3所示，電路的核心是驅動發(fā)送芯片DS90CR287。該芯片共有56個引腳，其中引腳名稱中含有TxIN是LVCMOS /LVTTL電平輸入端，共有28位，引腳名稱中含有TxOut是LVDS差分數據輸出端，共有4對。該芯片可將28位的LVCMOS /LVTTL信號轉換成4組LVDS信號，傳至連接器MDR26上。由于本實用新型中數字圖像位寬12，只需要使用16位數據，所以需要選擇使用DS90CR287上的部分TxIN引腳。具體的連接如下:
[0012]驅動發(fā)送芯片DS90CR287引腳51的名稱為TxINO，接外部輸入信號ADO ;引腳52的名稱為TxINl，接外部輸入信號ADl ;引腳54的名稱為TxIN2，接外部輸入信號AD2 ;引腳55的名稱為TxIN3，接外部輸入信號AD3 ;引腳56的名稱為TxIN4，接外部輸入信號AD4 ;引腳3的名稱為TxIN6，接外部輸入信號AD5 ;引腳50的名稱為TxIN27，接外部輸入信號AD6 ;弓丨腳2的名稱為TxIN5，接外部輸入信號AD7 ;引腳4的名稱為TxIN7，接外部輸入信號AD8 ;引腳6的名稱為TxIN8，接外部輸入信號AD9 ;引腳7的名稱為TxIN9，接外部輸入信號ADlO ；引腳11的名稱為TxIN12，接外部輸入信號ADll ;引腳25的名稱為TxIN23，接外部輸入信號SPARE ;引腳27的名稱為TxIN24，接外部輸入信號LVAL ;引腳28的名稱為TxIN25，接外部輸入信號FVAL ;引腳30的名稱為TxIN26，接外部輸入信號DVAL。
[0013]FPGA的一個普通輸出端口 直接與DS90CR287的
PWEDWN相連；FPGA的一個時鐘輸出端口經一個33 Ω電阻與時鐘輸入TxCLKin相連，另一個差分時鐘輸出端口也經一個33 Ω電阻與時鐘輸入TxCLKin相連。DS90CR287工作時只需要一個時鐘輸入，也就是FPGA控制只讓一個時鐘輸出端口輸出DS90CR287需要的時鐘信號，另一個置高阻態(tài)即可。在啟動的時候，必須一直為其提供輸入時鐘。如果時鐘停止了，fmmrn引腳應該禁用pll。一旦時鐘再次來臨，這部分電路能重新啟動。沒有時鐘時則不啟動這部分電路。
[0014]此外，為了減少電源噪聲對驅動發(fā)送芯片DS90CR287的影響，該芯片的電源引腳都接有旁路電容，具體是由三個表貼封裝的去耦陶瓷電容并聯構成，這三個電容的值分別為0.luF，0.0luF和IOOOpF。引腳LVDS VCC和引腳PLL VCC則另接有多個濾波器。
[0015]在圖3-4 中，SERTFG，i SERTC-和 i SERTC+ 均來自 FPGA 普通輸出端 口，與 DS90LV07、DS90LV08 共同完成 Camera Link 中的串 口 通訊。PLLl_CLK0UTp 和 PLLl_CLK0UTn 來自于FPGA的差分時鐘輸出端口，經由DS90LV08轉換成單端信號后為圖2中DS90CR287提供一種工作時鐘輸入。來自連接器MDR26上的4對LVDS的相機控制命令信號經由DS90LV08轉換成4個單端信號后送至FPGA。并且接收器DS90LV048的每一對差分輸入的正負端均跨接有一個100 Ω端接電阻。
[0016]在圖2-4中，除連接器MDR26之外，其它元件均應選用表貼封裝的器件。電源濾波電路是必需的，極性電容器選用鉭電容，磁珠和電容的參數根據電路的工作頻率來確定，圖2中的這兩個電阻R20、R21相互靠近，放在DS90CR287附近，使用時只焊接其中一個。
[0017]本實用新型的有益效果是:此接口電路用差分驅動發(fā)送芯片DS90CR287將16位并行數據轉換為4對LVDS串行差分數據傳送出去，還有一對LVDS串行差分數據線用來傳輸圖像數據輸出同步時鐘；相機控制信號由DS90LV048轉換成單端LVTTL信號后傳送至FPGA。利用DS90LV047和另一片DS90LV048則分別完成FPGA與采集卡串行通信的發(fā)送和接收。整個接口電路簡單實用，不但減少了傳輸線的使用量，而且由于采用串行差分傳輸方式，還減少了傳輸過程中的電磁干擾。再結合適當的布局，可減小電路板布線難度和電路板大小。
【專利附圖】

【附圖說明】
[0018]圖1是本實用新型電路原理框圖；
[0019]圖2是本實用新型驅動發(fā)送芯片的周邊電路圖；
[0020]圖3圖4是本實用新型其他差分收發(fā)器、Camera Link連接器的電路圖。
[0021]圖1中各標號為=1-Camera Link連接器，2_接收器I，3_數據驅動器I，4_接收器II，5-數據驅動器II，6-數據傳輸控制器。
【具體實施方式】
[0022]下面結合附圖和具體實施例，對本實用新型作進一步說明。
[0023]實施例1:如圖1-4所示,一種Camera Link接口電路,包括Camera Link連接器1、接收器I 2、數據驅動器I 3、接收器II 4、數據驅動器II 5、數據傳輸控制器6;所述CameraLink連接器I的輸入端與上位機連接，接收器I 2的輸入端、數據驅動器I 3的輸出端與Camera Link連接器I的輸出端相連，接收器I 2的輸出端、數據驅動器I 3的輸入端與數據傳輸控制器6相連，接收器II 4與數據傳輸控制器6相連，數據驅動器II 5的輸入端與數據傳輸控制器6、接收器II 4相連、其輸出端與Camera Link連接器I連接。
[0024]所述接收器I 2、接收器II 4為兩片DS90LV048，接收器I 2、接收器II 4的每一對差分輸入的正負端均跨接有一個100 Ω的端接電阻。
[0025]所述數據驅動器I 3為DS90LV047，數據驅動器II 5為DS90CR287，DS90CR287的電源引腳1、9、17、26與地兩端并聯三個去耦電容。
[0026]所述數據驅動器II 5的工作時鐘輸入由數據傳輸控制器6的一個時鐘輸出端口經一個33Ω電阻接入。
[0027]實施例2:如圖1-4所示,一種Camera Link接口電路,包括Camera Link連接器1、接收器I 2、數據驅動器I 3、接收器II 4、數據驅動器II 5、數據傳輸控制器6;所述CameraLink連接器I的輸入端與上位機連接，接收器I 2的輸入端、數據驅動器I 3的輸出端與Camera Link連接器I的輸出端相連，接收器I 2的輸出端、數據驅動器I 3的輸入端與數據傳輸控制器6相連，接收器II 4與數據傳輸控制器6相連，數據驅動器II 5的輸入端與數據傳輸控制器6、接收器II 4相連、其輸出端與Camera Link連接器I連接。[0028]所述接收器I 2、接收器II 4為兩片DS90LV048，接收器I 2、接收器II 4的每一對差分輸入的正負端均跨接有一個100 Ω的端接電阻。
[0029]所述數據驅動器I 3為DS90LV047，數據驅動器II 5為DS90CR287，DS90CR287的電源引腳1、9、17、26與地兩端并聯三個去耦電容。
[0030]所述數據驅動器II 5的工作時鐘輸入由數據傳輸控制器6的一個差分時鐘輸出端口經接收器II 4再經一個33 Ω電阻接入。
[0031]上面結合附圖對本實用新型的具體實施例作了詳細說明，但是本實用新型并不限于上述實施例，在本領域普通技術人員所具備的知識范圍內，還可以在不脫離本實用新型宗旨的前提下作出各種變化。
【權利要求】
1.一種Camera Link接口電路,其特征在于:包括Camera Link連接器(I )、接收器I(2)、數據驅動器I (3)、接收器II (4)、數據驅動器II (5)、數據傳輸控制器(6) Jy^SCameraLink連接器(I)的輸入端與上位機連接，接收器I (2)的輸入端、數據驅動器I (3)的輸出端與Camera Link連接器(I)的輸出端相連，接收器I (2)的輸出端、數據驅動器I (3)的輸入端與數據傳輸控制器(6)相連，接收器II (4)與數據傳輸控制器(6)相連，數據驅動器II(5)的輸入端與數據傳輸控制器(6)、接收器II (4)相連、其輸出端與Camera Link連接器(I)連接。
2.根據權利要求1所述的CameraLink接口電路，其特征在于:所述接收器I (2)、接收器II (4)為兩片DS90LV048，接收器I (2)、接收器II (4)的每一對差分輸入的正負端均跨接有一個100 Ω的端接電阻。
3.根據權利要求1所述的CameraLink接口電路，其特征在于:所述數據驅動器I (3)為DS90LV047，數據驅動器II (5)為DS90CR287，DS90CR287的電源引腳1、9、17、26與地兩端并聯三個去耦電容。
4.根據權利要求1所述的CameraLink接口電路，其特征在于:所述數據驅動器II (5)的工作時鐘輸入由數據傳輸控制器(6)的一個時鐘輸出端口經一個33Ω電阻接入或者所述數據驅動器II (5)的工作時鐘輸入由數據傳輸控制器(6)的一個差分時鐘輸出端口經接收器II (4)再經一個 33 Ω電阻接入。
【文檔編號】G06F13/40GK203746064SQ201420018559
【公開日】2014年7月30日 申請日期:2014年1月13日 優(yōu)先權日:2014年1月13日
【發(fā)明者】李彬華, 晏佳, 李達倫 申請人:昆明理工大學