一種硬件保護(hù)電路的制作方法
【專利摘要】本實(shí)用新型公開了一種硬件保護(hù)電路，包括：微控制器、外圍設(shè)備、存儲(chǔ)器、第一電阻、第二電阻和三極管；所述存儲(chǔ)器與所述微控制器連接，所述外圍設(shè)備與所述微控制器基于I2C總線連接，所述三極管的集電極通過所述第一電阻后與所述I2C總線的串行數(shù)據(jù)線連接，所述三極管的發(fā)射極接地，所述三極管的基極通過所述第二電阻后與控制引腳連接；所述存儲(chǔ)器內(nèi)預(yù)先保存有特定代碼；所述微控制器若成功讀取所述存儲(chǔ)器內(nèi)的所述特定代碼，控制所述控制引腳輸出低電平，若讀取失敗，控制所述控制引腳輸出高電平。采用本實(shí)用新型，通過從硬件上保護(hù)終端，防止軟件被拷貝或其他生產(chǎn)廠商的軟件燒入受保護(hù)的終端內(nèi)，簡單可行。
【專利說明】一種硬件保護(hù)電路

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及電路領(lǐng)域，尤其涉及一種硬件保護(hù)電路。

【背景技術(shù)】
[0002]隨著集成電路的發(fā)展，電子設(shè)備的方案商和生產(chǎn)商越來越多，方案商對(duì)不同生產(chǎn)商提供的方案是一樣的，因此，若生產(chǎn)商設(shè)計(jì)的客戶化軟件沒有對(duì)相應(yīng)的軟硬件進(jìn)行加密，不僅該軟件很容易被復(fù)制，而且該電子設(shè)備中也很容易被植入其它廠商軟件。
[0003]解決上述問題的現(xiàn)有技術(shù)主要有兩種方案:1、通過有線或者無線網(wǎng)絡(luò)進(jìn)行用戶注冊(cè)，服務(wù)端通過判斷用戶注冊(cè)的信息反饋密鑰給終端后，終端才可以正常工作。2、通過終端內(nèi)的微控制器與加密芯片進(jìn)行密鑰匹配，若密鑰匹配不成功，軟件運(yùn)行終止。然而，第一種方法中雖然可以很好保護(hù)終端軟件被盜用或防止終端被燒入其他程序，但仍存在很大的局限性，當(dāng)無網(wǎng)絡(luò)時(shí)，就無法使用該終端。第二種方法通過微控制器與加密芯片通信進(jìn)行密鑰匹配，雖然可以防止軟件被拷貝，但是加密芯片屬于被動(dòng)器件，當(dāng)其他生產(chǎn)廠商軟件跳過該加密程序部分時(shí)，加密芯片的保護(hù)將不起作用。
實(shí)用新型內(nèi)容
[0004]本實(shí)用新型提供一種硬件保護(hù)電路，從硬件上保護(hù)終端，防止軟件被拷貝或其他生產(chǎn)廠商的軟件燒入終端內(nèi)，可有效保護(hù)終端，簡單可行。
[0005]本實(shí)用新型公開一種硬件保護(hù)電路，包括:微控制器、外圍設(shè)備、存儲(chǔ)器、第一電阻、第二電阻和三極管；
[0006]所述存儲(chǔ)器與所述微控制器連接，所述外圍設(shè)備與所述微控制器基于I2C總線連接，所述三極管的集電極通過所述第一電阻后與所述I2C總線的串行數(shù)據(jù)線連接，所述三極管的發(fā)射極接地，所述三極管的基極通過所述第二電阻后與控制引腳連接；
[0007]所述存儲(chǔ)器內(nèi)預(yù)先保存有特定代碼；
[0008]所述微控制器若成功讀取所述存儲(chǔ)器內(nèi)的所述特定代碼，控制所述控制引腳輸出低電平，若讀取失敗，控制所述控制引腳輸出高電平。
[0009]其中，所述控制引腳是所述微控制器或所述存儲(chǔ)器的其中一個(gè)輸入輸出I/O引腳。
[0010]其中，所述電路還包括第三電阻，所述控制引腳通過所述第三電阻后接地。
[0011]其中，所述三極管為NPN型。
[0012]其中，所述電路還包括第四電阻和第五電阻，所述第四電阻串聯(lián)在所述I2C總線的串行數(shù)據(jù)線上，所述第五電阻串聯(lián)在所述I2C總線的串行時(shí)鐘線上。
[0013]其中，所述電路還包括第一電容和第二電容，所述外圍設(shè)備的串行數(shù)據(jù)線通過所述第一電容后接地；所述外圍設(shè)備的串行時(shí)鐘線通過所述第二電容后接地。
[0014]其中，所述存儲(chǔ)器與所述微控制器基于I2C總線連接。
[0015]其中，所有元器件均為貼片元件。
[0016]其中，所有元器件的表面均附著有三防漆。
[0017]實(shí)施本實(shí)用新型，具有如下有益效果:
[0018]將外圍設(shè)備與微控制器基于I2C總線連接，利用三極管的開關(guān)特性，若微控制器未獲取到正確的指定代碼，使控制引腳默認(rèn)輸出高電平，從而三極管導(dǎo)通，拉低I2C總線中的串行數(shù)據(jù)線的電壓，導(dǎo)致外圍設(shè)備的硬件初始化失敗，不能使用該受保護(hù)的電子設(shè)備；若微控制器獲取到正確的指定代碼，使控制引腳輸出低電平，從而三極管截止，外圍設(shè)備的硬件進(jìn)行初始化，可以正常使用受保護(hù)的電子設(shè)備。采用本實(shí)用新型實(shí)施例，通過從硬件上保護(hù)終端，防止軟件被拷貝或其他生產(chǎn)廠商的軟件燒入受保護(hù)的終端內(nèi)，簡單可行，可有效保護(hù)終端。

【專利附圖】

【附圖說明】
[0019]為了更清楚地說明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0020]圖1是本實(shí)用新型實(shí)施例提供的一種硬件保護(hù)電路的電路原理圖；
[0021]圖2是本實(shí)用新型實(shí)施例提供的一種硬件保護(hù)電路的另一電路原理圖；
[0022]圖3是圖2中提供的部分電路原理圖。

【具體實(shí)施方式】
[0023]下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0024]本實(shí)用新型實(shí)施例的硬件保護(hù)電路可以用于保護(hù)包括終端內(nèi)含微控制器且微控制器與硬件電路通過I2C總線連接的電子設(shè)備，例如:機(jī)頂盒、DVD等電子設(shè)備，為方便說明，本實(shí)用新型實(shí)施例以機(jī)頂盒為例，但本實(shí)用新型并不限制于用于機(jī)頂盒的硬件保護(hù)，以下對(duì)本實(shí)用新型實(shí)施例進(jìn)行詳細(xì)描述。
[0025]請(qǐng)參見圖1，圖1是本實(shí)用新型實(shí)施例提供的一種硬件保護(hù)電路的電路原理圖，在本實(shí)用新型實(shí)施例中，該電路包括:微控制器Ul、外圍設(shè)備D1、存儲(chǔ)器Ml、第一電阻R1、第二電阻R2和三極管Ql。
[0026]上述元器件的連接關(guān)系為:存儲(chǔ)器Ml與微控制器Ul連接，外圍設(shè)備Dl與微控制器Ul基于I2C總線連接，三極管Ql的集電極通過第一電阻Rl后與I2C總線的串行數(shù)據(jù)線SDA連接，三極管Ql的發(fā)射極接地，三極管Ql的基極通過第二電阻R2后與控制引腳WP連接。其中，存儲(chǔ)器Ml內(nèi)預(yù)先保存有特定代碼；微控制器Ul若成功讀取存儲(chǔ)器Ml內(nèi)的所述特定代碼，控制該控制引腳WP輸出低電平，否則，控制該控制引腳WP輸出高電平。其中，三極管Ql為NPN型。
[0027]I2C(Inter — Integrated Circuit)總線是兩線式串行總線,用于連接微控制器及其外圍設(shè)備，通過串行數(shù)據(jù)線(SDA)和串行時(shí)鐘線(SCL)在連接到總線的器件間傳遞信息，每一個(gè)外圍設(shè)備都由唯一的地址來識(shí)別。
[0028]本實(shí)用新型實(shí)施例以機(jī)頂盒為例，外圍設(shè)備Dl可以是機(jī)頂盒內(nèi)與微控制器進(jìn)行I2C總線連接的任何硬件設(shè)備，例如:可以是調(diào)諧解調(diào)器、圖形處理器、音視頻處理器及HDMI (High Definit1n Multimedia Interface,高清晰度多媒體接口 )等中的I個(gè)或多個(gè)，本實(shí)用新型實(shí)施例對(duì)此并不作限制。
[0029]優(yōu)選的，控制引腳WP可以是微控制器Ul或存儲(chǔ)器Ml的其中一個(gè)輸入輸出I/O弓I腳，默認(rèn)情況下，微控制器Ul控制該WP控制引腳輸出高電平，若成功讀取存儲(chǔ)器Ml內(nèi)的所述特定代碼，控制該引腳WP輸出低電平。為方便說明，本實(shí)用新型實(shí)施例以WP控制引腳連接存儲(chǔ)器Ml的其中一個(gè)輸入輸出I/O引腳為例。
[0030]該硬件保護(hù)電路的工作原理為:
[0031]機(jī)頂盒上電后，軟件運(yùn)行bootload對(duì)外圍設(shè)備Dl進(jìn)行初始化操作時(shí)，讀取存儲(chǔ)器Ml內(nèi)預(yù)先保存的特定代碼，并將獲取到的代碼與預(yù)先設(shè)置的特定代碼進(jìn)行比對(duì)，若比對(duì)成功，說明成功讀取存儲(chǔ)器Ml內(nèi)的所述特定代碼，微控制器Ul控制存儲(chǔ)器Ml將WP控制引腳輸出低電平，否則，WP控制引腳均默認(rèn)輸出高電平。
[0032]若機(jī)頂盒上使用的是其它生產(chǎn)商的軟件，機(jī)頂盒開機(jī)后，由于其它軟件無讀取存儲(chǔ)器Dl內(nèi)的特定代碼步驟，或即便有讀取操作但沒有在正確的文件夾中讀取指定的特定代碼，因此，微控制器Ul識(shí)別出軟件運(yùn)行bootload時(shí)未能正確獲取到指定的特定代碼，從而存儲(chǔ)器Ml控制WP控制引腳默認(rèn)輸出高電平。
[0033]當(dāng)WP控制引腳處為高電平時(shí)，例如:3.3V，該高電平給三極管Ql提供了偏置電壓，三極管Ql導(dǎo)通，其中，第一電阻Rl和第二電阻R2分別為三極管Ql的集電極和基極的限流電阻，第二電阻R2避免控制引腳WP處出現(xiàn)過流燒毀存儲(chǔ)器。三極管Ql達(dá)到飽和狀態(tài)時(shí)，串行數(shù)據(jù)線SDA的電壓被拉低為低電平，因此，導(dǎo)致軟件在對(duì)外圍設(shè)備進(jìn)行硬件初始化過程中，微控制器與外圍設(shè)備間的串行數(shù)據(jù)線一直為低電平，從而初始化失敗，雖然機(jī)頂盒可以正常開機(jī)，但機(jī)頂盒的硬件初始化有問題，導(dǎo)致無法使用該機(jī)頂盒。例如:若外圍設(shè)備為調(diào)諧解調(diào)器Tuner，機(jī)頂盒將無法正常接收調(diào)制信號(hào)，則該機(jī)頂盒無法進(jìn)行搜臺(tái)，終端客戶無法觀看節(jié)目。
[0034]若比對(duì)成功，微控制器Ul控制WP控制引腳輸出低電平，三極管Ql截止，不影響串行數(shù)據(jù)線SDA的通信，從而，通過軟件bootload對(duì)外圍設(shè)備進(jìn)行硬件初始化后，可以正常使用該機(jī)頂盒。
[0035]本實(shí)用新型實(shí)施例中，將外圍設(shè)備與微控制器基于I2C總線連接，利用三極管的開關(guān)特性，若微控制器未獲取到正確的指定代碼，使控制引腳默認(rèn)輸出高電平，從而三極管導(dǎo)通，拉低I2C總線中的串行數(shù)據(jù)線的電壓，導(dǎo)致外圍設(shè)備的硬件初始化失敗，不能使用該受保護(hù)的電子設(shè)備；若微控制器獲取到正確的指定代碼，使控制引腳輸出低電平，從而三極管截止，外圍設(shè)備的硬件進(jìn)行初始化，可以正常使用受保護(hù)的電子設(shè)備。采用本實(shí)用新型實(shí)施例，通過從硬件上保護(hù)終端，防止軟件被拷貝或其他生產(chǎn)廠商的軟件燒入受保護(hù)的終端內(nèi)，簡單可行。
[0036]請(qǐng)參見圖2，圖2是本實(shí)用新型實(shí)施例提供的一種硬件保護(hù)電路的另一電路原理圖，在本實(shí)用新型實(shí)施例中，該電路除包括圖1中所描述的元器件外，還包括:第三電阻R3、第四電阻R4、第五電阻R5、第一電容Cl和第二電容C2。
[0037]它們的連接關(guān)系為:控制引腳WP通過第三電阻R3后接地；第四電阻R4串聯(lián)在所述I2C總線的串行數(shù)據(jù)線SDA上，第五電阻R5串聯(lián)在所述I2C總線的串行時(shí)鐘線SCL上；外圍設(shè)備Dl的串行數(shù)據(jù)線SDA通過第一電容Cl后接地；外圍設(shè)備Dl的串行時(shí)鐘線SCL通過第二電容C2后接地。
[0038]其中，第四電阻R4、第五電阻R5、第一電容Cl和第二電容C2,用于防止微控制器Ul與外圍設(shè)備Dl通過I2C總線進(jìn)行通信時(shí)受到尖峰干擾。
[0039]優(yōu)選的，存儲(chǔ)器Ml與微控制器Ul基于I2C總線連接，具體的連接關(guān)系如圖3所示，圖3是圖2中提供的部分電路原理圖，包括:第六電阻R6、第七電阻R7、第八電阻R8、第九電阻R9、第三電容C3和第四電容C4。
[0040]它們的連接關(guān)系為:第六電阻R6串聯(lián)在存儲(chǔ)器Ml與微控制器Ul的I2C總線的串行數(shù)據(jù)線SDAl上，第七電阻R7串聯(lián)在存儲(chǔ)器Ml與微控制器Ul的I2C總線的串行時(shí)鐘線SCLl上；存儲(chǔ)器Ml的串行數(shù)據(jù)線SDAl通過第三電容Cl后接地；存儲(chǔ)器Ml的串行時(shí)鐘線SCLl通過第四電容C4后接地；第八電阻R8和第九電阻R9的一端分別連接在靠近微控制器端的串行數(shù)據(jù)線SDAl和串行時(shí)鐘線SCLl上，另一端與輸入電源Vc連接。
[0041]作為一種可能的實(shí)施方式，該電路中的所有元器件均為貼片元件，成本低且方便大批量生產(chǎn)，同時(shí)，該電路中所有元器件的表面均附著有三防漆，可保護(hù)該電路免受惡劣環(huán)境的沖擊，且具有防潮、防塵、防震等作用。
[0042]該硬件保護(hù)電路的工作原理為:
[0043]機(jī)頂盒上電后，軟件運(yùn)行bootload對(duì)外圍設(shè)備Dl進(jìn)行初始化操作時(shí)，讀取存儲(chǔ)器Ml內(nèi)預(yù)先保存的特定代碼，并將獲取到的代碼與預(yù)先設(shè)置的特定代碼進(jìn)行比對(duì)，若比對(duì)成功，說明成功讀取存儲(chǔ)器Ml內(nèi)的所述特定代碼，微控制器Ul控制存儲(chǔ)器Ml將WP控制引腳輸出低電平，否則，WP控制引腳均默認(rèn)輸出高電平。
[0044]若機(jī)頂盒上使用的是其它生產(chǎn)商的軟件，機(jī)頂盒開機(jī)后，由于其它軟件無讀取存儲(chǔ)器Dl內(nèi)的特定代碼步驟，或即便有讀取操作但沒有在正確的文件夾中讀取指定的特定代碼，因此，微控制器Ul識(shí)別出軟件運(yùn)行bootload時(shí)未能正確獲取到指定的特定代碼，從而存儲(chǔ)器Ml控制WP控制引腳默認(rèn)輸出高電平。
[0045]當(dāng)WP控制引腳處為高電平時(shí)，例如:3.3V，該高電平給三極管Ql提供了偏置電壓，三極管Ql導(dǎo)通，其中，第一電阻Rl和第二電阻R2分別為三極管Ql的集電極和基極的限流電阻，第三電阻R3與第二電阻R2進(jìn)行分壓，第二電阻R2避免控制引腳WP處出現(xiàn)過流燒毀存儲(chǔ)器。三極管Ql達(dá)到飽和狀態(tài)時(shí)，串行數(shù)據(jù)線SDA的電壓被拉低為低電平，因此，導(dǎo)致軟件在對(duì)外圍設(shè)備進(jìn)行硬件初始化過程中，微控制器與外圍設(shè)備間的串行數(shù)據(jù)線一直為低電平，從而初始化失敗，雖然機(jī)頂盒可以正常開機(jī)，但機(jī)頂盒的硬件初始化有問題，導(dǎo)致無法使用該機(jī)頂盒。例如:若外圍設(shè)備為調(diào)諧解調(diào)器Tuner，機(jī)頂盒將無法正常接收調(diào)制信號(hào)，則該機(jī)頂盒無法進(jìn)行搜臺(tái)，終端客戶無法觀看節(jié)目。
[0046]若比對(duì)成功，微控制器Ul控制WP控制引腳輸出低電平，三極管Ql截止，不影響串行數(shù)據(jù)線SDA的通信，從而，通過軟件bootload對(duì)外圍設(shè)備進(jìn)行硬件初始化后，可以正常使用該機(jī)頂盒。
[0047]本實(shí)用新型實(shí)施例中，將外圍設(shè)備與微控制器基于I2C總線連接，利用三極管的開關(guān)特性，若微控制器未獲取到正確的指定代碼，使控制引腳默認(rèn)輸出高電平，從而三極管導(dǎo)通，拉低I2C總線中的串行數(shù)據(jù)線的電壓，導(dǎo)致外圍設(shè)備的硬件初始化失敗，不能使用該受保護(hù)的電子設(shè)備；若微控制器獲取到正確的指定代碼，使控制引腳輸出低電平，從而三極管截止，外圍設(shè)備的硬件進(jìn)行初始化，可以正常使用受保護(hù)的電子設(shè)備。采用本實(shí)用新型實(shí)施例，通過從硬件上保護(hù)終端，防止軟件被拷貝或其他生產(chǎn)廠商的軟件燒入受保護(hù)的終端內(nèi)，簡單可行，可有效保護(hù)終端。
[0048]以上所揭露的僅為本實(shí)用新型的較佳實(shí)施例而已，當(dāng)然不能以此來限定本實(shí)用新型之權(quán)利范圍，本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述實(shí)施例的全部或部分流程，并依本實(shí)用新型權(quán)利要求所作的等同變化，仍屬于實(shí)用新型所涵蓋的范圍。
【權(quán)利要求】
1.一種硬件保護(hù)電路，其特征在于，包括:微控制器、外圍設(shè)備、存儲(chǔ)器、第一電阻、第二電阻和三極管； 所述存儲(chǔ)器與所述微控制器連接，所述外圍設(shè)備與所述微控制器基于I2C總線連接，所述三極管的集電極通過所述第一電阻后與所述I2C總線的串行數(shù)據(jù)線連接，所述三極管的發(fā)射極接地，所述三極管的基極通過所述第二電阻后與控制引腳連接； 所述存儲(chǔ)器內(nèi)預(yù)先保存有特定代碼； 所述微控制器若成功讀取所述存儲(chǔ)器內(nèi)的所述特定代碼，控制所述控制引腳輸出低電平，若讀取失敗，控制所述控制引腳輸出高電平。
2.如權(quán)利要求1所述的電路，其特征在于，所述控制引腳是所述微控制器或所述存儲(chǔ)器的其中一個(gè)輸入輸出I/O引腳。
3.如權(quán)利要求2所述的電路，其特征在于，所述電路還包括第三電阻，所述控制引腳通過所述第三電阻后接地。
4.如權(quán)利要求1-3任一項(xiàng)所述的電路，其特征在于，所述三極管為NPN型。
5.如權(quán)利要求4所述的電路，其特征在于，所述電路還包括第四電阻和第五電阻，所述第四電阻串聯(lián)在所述I2C總線的串行數(shù)據(jù)線上，所述第五電阻串聯(lián)在所述I2C總線的串行時(shí)鐘線上。
6.如權(quán)利要求5所述的電路，其特征在于，所述電路還包括第一電容和第二電容，所述外圍設(shè)備的串行數(shù)據(jù)線通過所述第一電容后接地；所述外圍設(shè)備的串行時(shí)鐘線通過所述第二電容后接地。
7.如權(quán)利要求6所述的電路，其特征在于，所述存儲(chǔ)器與所述微控制器基于I2C總線連接。
8.如權(quán)利要求7所述的電路，其特征在于，所有元器件均為貼片元件。
9.如權(quán)利要求8所述的電路，其特征在于，所有元器件的表面均附著有三防漆。
【文檔編號(hào)】G06F21/86GK203930843SQ201420212917
【公開日】2014年11月5日 申請(qǐng)日期:2014年4月28日 優(yōu)先權(quán)日:2014年4月28日
【發(fā)明者】鄭德生 申請(qǐng)人:深圳創(chuàng)維數(shù)字技術(shù)股份有限公司