隨鉆聲波程序遠(yuǎn)程升級(jí)裝置制造方法
【專利摘要】本實(shí)用新型公開了一種隨鉆聲波程序遠(yuǎn)程升級(jí)裝置，所述裝置包括處理器、第一存儲(chǔ)器、第二存儲(chǔ)器、數(shù)據(jù)解碼模塊、供電重啟模塊、升級(jí)成功檢測(cè)模塊、信號(hào)產(chǎn)生模塊和配置模塊。利用本實(shí)用新型的隨鉆聲波程序遠(yuǎn)程升級(jí)裝置，不用對(duì)儀器的硬件做任何處理，隨鉆聲波程序遠(yuǎn)程升級(jí)裝置在收到更新軟件包后自動(dòng)升級(jí)，并且可以自動(dòng)判斷程序升級(jí)是否成功，如果升級(jí)失敗，可以自動(dòng)重新上電、升級(jí)，在由于電路硬件系統(tǒng)故障導(dǎo)致更新始終不成功時(shí)，可以自動(dòng)判別并啟用備份的原程序繼續(xù)進(jìn)行工作。
【專利說明】隨鉆聲波程序遠(yuǎn)程升級(jí)裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及隨鉆聲波測(cè)井技術(shù)，尤其涉及一種隨鉆聲波程序遠(yuǎn)程升級(jí)裝置。

【背景技術(shù)】
[0002]為了應(yīng)對(duì)強(qiáng)震動(dòng)和高壓力的隨鉆聲波測(cè)井工作環(huán)境，隨鉆聲波測(cè)井儀器在井下電路通過導(dǎo)熱橡膠灌封后安裝在I吧￡1上，整個(gè)I吧￡1再安裝在鉆鋌內(nèi)部，因此儀器在進(jìn)入實(shí)驗(yàn)階段和投入實(shí)際使用后，如果需要對(duì)井下電路程序進(jìn)行更新升級(jí)，需要經(jīng)過將儀器拆出I吧￡1'，扒開灌封的導(dǎo)熱膠，從1681:
升級(jí)程序，再重新進(jìn)行灌膠、安裝的過程。整個(gè)過程需要很大的工作量，費(fèi)時(shí)費(fèi)力，并且在扒膠和再灌封的過程中很容易造成器件損壞，減小了電路工作穩(wěn)定性。


【發(fā)明內(nèi)容】

[0003]為了解決上述問題，本發(fā)明提出了一種隨鉆聲波程序遠(yuǎn)程升級(jí)裝置，可以通過遠(yuǎn)程下載軟件包到該裝置中，對(duì)井下儀器中的程序進(jìn)行遠(yuǎn)程自動(dòng)升級(jí)，而無需對(duì)井下儀器的硬件做任何改變或額外的處理。
[0004]為了達(dá)到上述目的，本發(fā)明提出了一種隨鉆聲波程序遠(yuǎn)程升級(jí)裝置，該裝置包括:處理器、及連接到處理器的第一存儲(chǔ)器和閃存。
[0005]處理器，用于接收包括升級(jí)指令的升級(jí)數(shù)據(jù)包，并將其發(fā)送至所述第一存儲(chǔ)器以存儲(chǔ)，并從第一存儲(chǔ)器提取所述升級(jí)數(shù)據(jù)包，將其中包括的升級(jí)指令依次發(fā)送至閃存。
[0006]第一存儲(chǔ)器，用于接收并存儲(chǔ)處理器發(fā)送來的升級(jí)數(shù)據(jù)包。
[0007]閃存，用于接收處理器發(fā)送來的升級(jí)指令，并根據(jù)升級(jí)指令對(duì)井下的隨鉆聲波測(cè)井儀進(jìn)行升級(jí)。
[0008]優(yōu)選地，該裝置還包括與處理器連接的第二存儲(chǔ)器，用于保存隨鉆聲波測(cè)井儀的當(dāng)前數(shù)據(jù)。
[0009]處理器還用于判斷處理器向閃存發(fā)送的升級(jí)指令是否被執(zhí)行，并根據(jù)判斷結(jié)果確定升級(jí)是否成功，如果升級(jí)成功，則將第二存儲(chǔ)器中保存的隨鉆聲波測(cè)井儀的當(dāng)前數(shù)據(jù)替換為升級(jí)成功后數(shù)據(jù)。
[0010]優(yōu)選地，該裝置還包括升級(jí)成功檢測(cè)模塊、信號(hào)產(chǎn)生模塊、配置模塊和供電重啟模塊。
[0011]升級(jí)成功檢測(cè)模塊，與處理器和信號(hào)產(chǎn)生模塊相連接，用于接收處理器輸出的升級(jí)成功時(shí)具有第一頻率的第一時(shí)鐘信號(hào)，以及升級(jí)失敗時(shí)具有第二頻率的第二時(shí)鐘信號(hào)；并向所述信號(hào)產(chǎn)生模塊輸出升級(jí)成功與否的檢測(cè)標(biāo)志信號(hào)。
[0012]信號(hào)產(chǎn)生模塊，與升級(jí)成功檢測(cè)模塊、配置模塊和供電重啟模塊分別相連接，用于接收升級(jí)成功檢測(cè)模塊發(fā)送的升級(jí)成功與否的檢測(cè)標(biāo)志信號(hào)，并當(dāng)根據(jù)升級(jí)成功與否的檢測(cè)標(biāo)志信號(hào)判斷升級(jí)失敗時(shí)，產(chǎn)生重啟信號(hào)并發(fā)送至所述配置模塊和所述供電重啟模塊。
[0013]配置模塊，與信號(hào)產(chǎn)生模塊和處理器相連接，用于接收信號(hào)產(chǎn)生模塊發(fā)送的重啟信號(hào)，對(duì)重啟信號(hào)進(jìn)行計(jì)數(shù)，并根據(jù)重啟信號(hào)以及計(jì)數(shù)結(jié)果控制所述處理器重新執(zhí)行升級(jí)操作或還原隨鉆聲波測(cè)井儀的當(dāng)前數(shù)據(jù)。
[0014]供電重啟模塊，與處理器和信號(hào)產(chǎn)生模塊相連接，用于接收信號(hào)產(chǎn)生模塊發(fā)送的所述重啟信號(hào)，并根據(jù)重啟信號(hào)重新啟動(dòng)處理器。
[0015]優(yōu)選地，升級(jí)成功檢測(cè)模塊包括6分頻器，上升沿0觸發(fā)器，下降沿0觸發(fā)器和與門。
[0016]所述6分頻器的輸入端與處理器相連，用于接收處理器發(fā)送的時(shí)鐘信號(hào)，6分頻器的輸出端分別與所述上升沿0觸發(fā)器的輸入端和下降沿0觸發(fā)器的輸入端相連。
[0017]上升沿0觸發(fā)器的同向輸出端和下降沿0觸發(fā)器的反向輸出端分別與所述與門輸入端相連，上升沿0觸發(fā)器的時(shí)鐘引腳和下降沿0觸發(fā)器的時(shí)鐘引腳分別與晶振相連，用于接收晶振輸出的時(shí)鐘信號(hào)以與處理器發(fā)送的時(shí)鐘信號(hào)進(jìn)行比較。
[0018]與門的輸出端與信號(hào)產(chǎn)生模塊相連，用于向信號(hào)產(chǎn)生模塊輸出具有高電平或低電平的檢測(cè)標(biāo)志信號(hào)。
[0019]優(yōu)選地，信號(hào)產(chǎn)生模塊包括微分電路和單穩(wěn)態(tài)電路。
[0020]微分電路由一個(gè)電阻和一個(gè)電容相連接組成，用于通過對(duì)輸入信號(hào)的微分捕捉到信號(hào)的邊沿變化；其中，電容的一端連接所述升級(jí)成功檢測(cè)模塊的輸出端，另一端作為微分電路的輸出端連接單穩(wěn)態(tài)電路的輸入端；電阻的一端連接電容作為輸出端的一端，另一端接地。
[0021]單穩(wěn)態(tài)電路由⑶14538和阻容器件連接組成，微分電路的輸出接到所述⑶14538的下降沿觸發(fā)引腳上，阻容器包括相連接的電阻和電容，用于作為定時(shí)器與0)14538的閥值輸入端和輸出端相連；單穩(wěn)態(tài)電路的輸出端分別與配置模塊的計(jì)數(shù)器與I觸發(fā)器相連，根據(jù)升級(jí)成功與否的檢測(cè)標(biāo)志信號(hào)生成重啟信號(hào)。
[0022]優(yōu)選地，配置模塊包括了1(觸發(fā)器、計(jì)數(shù)器、或門和4位1:2多路復(fù)用器。
[0023]計(jì)數(shù)器和I觸發(fā)器的輸入端分別輸入所述重啟信號(hào)，計(jì)數(shù)器和I觸發(fā)器的輸出端分別連接或門的兩個(gè)輸入端，或門的輸出端與4位1:2多路復(fù)用器的輸入端相連，4位1:2多路復(fù)用器的四個(gè)特定引腳與處理器相連。
[0024]優(yōu)選地，該裝置還包括數(shù)據(jù)解碼模塊，數(shù)據(jù)解碼模塊與處理器相連，用于接收所述升級(jí)數(shù)據(jù)包，并將所述升級(jí)數(shù)據(jù)包中的升級(jí)指令轉(zhuǎn)變?yōu)樗鎏幚砥髂軌蜃R(shí)別的標(biāo)準(zhǔn)數(shù)據(jù)信號(hào)。
[0025]優(yōu)選地，供電重啟模塊還與第一存儲(chǔ)器和第二存儲(chǔ)器相連，用于向第一存儲(chǔ)器和所述第二存儲(chǔ)器提供電源。
[0026]優(yōu)選地，供電重啟模塊包括供電電源、？極性金屬氧化物半導(dǎo)體103管。
[0027]供電電源與第一存儲(chǔ)器、第二存儲(chǔ)器和？極性103管的源極相連，？極性103管的漏極與處理器相連極性103管的柵極通過電阻與重啟信號(hào)相連，通過重啟信號(hào)的脈沖控制完成所述處理器的重啟。
[0028]與現(xiàn)有技術(shù)相比，本發(fā)明公開了一種隨鉆聲波程序遠(yuǎn)程升級(jí)裝置，該裝置包括處理器、第一存儲(chǔ)器、第二存儲(chǔ)器、數(shù)據(jù)解碼模塊、供電重啟模塊、升級(jí)成功檢測(cè)模塊、信號(hào)產(chǎn)生模塊和配置模塊。利用本發(fā)明的隨鉆聲波程序遠(yuǎn)程升級(jí)裝置，可以不用對(duì)儀器的硬件做任何處理，通過下載軟件包的形式，井下的隨鉆聲波測(cè)井儀在收到更新軟件包后隨鉆聲波程序遠(yuǎn)程升級(jí)裝置自動(dòng)更新升級(jí)，整個(gè)過程由井下電路全自動(dòng)完成，不需要地面的干預(yù)，包括不需要拔插電池進(jìn)行重啟。并且，由于本發(fā)明增加了第一存儲(chǔ)器、第二存儲(chǔ)器、升級(jí)成功檢測(cè)模塊、信號(hào)產(chǎn)生模塊和配置模塊，隨鉆聲波程序遠(yuǎn)程更新升級(jí)裝置可以自動(dòng)判斷程序升級(jí)是否成功，在程序升級(jí)過程中出現(xiàn)意外導(dǎo)致升級(jí)失敗，可以自動(dòng)重新上電、更新，在由于電路硬件裝置故障導(dǎo)致更新始終不成功時(shí)，可以自動(dòng)判別并啟用備份的原程序繼續(xù)進(jìn)行工作。

【專利附圖】

【附圖說明】
[0029]下面對(duì)本發(fā)明實(shí)施例中的附圖進(jìn)行說明，實(shí)施例中的附圖是用于對(duì)本發(fā)明的進(jìn)一步理解，與說明書一起用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明保護(hù)范圍的限制。
[0030]圖1隨鉆聲波程序遠(yuǎn)程升級(jí)裝置結(jié)構(gòu)框圖；
[0031]圖2隨鉆聲波程序遠(yuǎn)程升級(jí)裝置電路框圖。

【具體實(shí)施方式】
[0032]為了便于本領(lǐng)域技術(shù)人員的理解，下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步的描述，并不能用來限制本發(fā)明的保護(hù)范圍。
[0033]井下電路中的處理器一般都需要在電路板上安裝117^接口，由該接口通過仿真器和電腦連接，通過安裝在電腦上的井下電路中的處理器調(diào)試軟件進(jìn)行井下電路中的處理器程序更新升級(jí)。在隨鉆聲波測(cè)井儀井下電路中，為了應(yīng)對(duì)強(qiáng)震動(dòng)和高壓力的隨鉆聲波測(cè)井工作環(huán)境，井下電路通過導(dǎo)熱橡膠灌封后安裝在I吧￡1上，整個(gè)I吧￡1再安裝在鉆鋌內(nèi)部。無法提供外露的接口供井下電路處理器程序更新升級(jí)。因此儀器在進(jìn)入實(shí)驗(yàn)階段和投入實(shí)際使用后，需要經(jīng)過將儀器拆出I吧￡1'，扒開灌封的導(dǎo)熱膠，從口升級(jí)程序，再重新進(jìn)行灌膠、安裝的過程。整個(gè)過程具有很大的工作量，并且在扒膠和再灌封的過程很容易造成器件損壞，減小了電路工作穩(wěn)定性。另外，現(xiàn)有的程序更新升級(jí)的設(shè)備，一般不具備自動(dòng)還原裝置，如果更新出現(xiàn)問題只能反復(fù)更新直至正確或直至裝置崩潰。并且隨鉆聲波測(cè)井現(xiàn)場(chǎng)環(huán)境惡劣，出現(xiàn)更新失敗問題不好查明原因，從而導(dǎo)致測(cè)井作業(yè)停止，將在很大程度上影響工程進(jìn)度。
[0034]為了解決上述問題，本發(fā)明提出了一種隨鉆聲波程序遠(yuǎn)程升級(jí)裝置，可以不用對(duì)儀器的硬件做任何處理，利用隨鉆聲波測(cè)井儀井下電路的數(shù)據(jù)傳輸信道，以數(shù)據(jù)包的形式將井下電路處理器升級(jí)文件下傳到井下電路中，通過隨鉆聲波程序遠(yuǎn)程升級(jí)裝置自動(dòng)完成井下處理器程序更新。
[0035]本發(fā)明的隨鉆聲波測(cè)井儀遠(yuǎn)程升級(jí)裝置，包括:處理器01、及連接到所述處理器的第一存儲(chǔ)器032和閃存08 ；
[0036]處理器01，用于接收包括升級(jí)指令的升級(jí)數(shù)據(jù)包，并將其發(fā)送至第一存儲(chǔ)器032以存儲(chǔ)，然后，從第一存儲(chǔ)器032提取所述升級(jí)數(shù)據(jù)包，并將其中包括的升級(jí)指令依次發(fā)送至閃存？1^別08。
[0037]所述第一存儲(chǔ)器032，用于接收并存儲(chǔ)所述處理器01發(fā)送來的所述升級(jí)數(shù)據(jù)包；以及，
[0038]所述閃存08，用于接收所述處理器01發(fā)送來的所述升級(jí)指令，并根據(jù)所述升級(jí)指令對(duì)井下的所述隨鉆聲波測(cè)井儀進(jìn)行升級(jí)。
[0039]優(yōu)選地，所述裝置還包括與所述處理器01連接的第二存儲(chǔ)器031，用于保存所述隨鉆聲波測(cè)井儀的當(dāng)前數(shù)據(jù)；
[0040]所述處理器01還用于判斷所述處理器01向所述閃存發(fā)送的所述升級(jí)指令是否被執(zhí)行，并根據(jù)判斷結(jié)果確定升級(jí)是否成功，如果升級(jí)成功，則將所述第二存儲(chǔ)器031中保存的所述隨鉆聲波測(cè)井儀的當(dāng)前數(shù)據(jù)替換為升級(jí)成功后數(shù)據(jù)。
[0041]本發(fā)明的隨鉆聲波程序遠(yuǎn)程升級(jí)裝置還包括數(shù)據(jù)解碼模塊02、程序備份模塊03、供電重啟模塊04、升級(jí)成功檢測(cè)模塊05、信號(hào)產(chǎn)生模塊06和配置模塊07。
[0042]數(shù)據(jù)解碼模塊02，分別與地面系統(tǒng)和處理器01相連，將來自所述地面系統(tǒng)的升級(jí)數(shù)據(jù)包信號(hào)變?yōu)闃?biāo)準(zhǔn)數(shù)據(jù)信號(hào)。
[0043]優(yōu)選地，數(shù)據(jù)解碼模塊02，包含信號(hào)電平整形鉗位和解碼芯片；所述信號(hào)電平整形鉗位將所述升級(jí)數(shù)據(jù)包信號(hào)變?yōu)闃?biāo)準(zhǔn)10^10,即晶體管-晶體管邏輯)電平數(shù)據(jù)信號(hào)，所述標(biāo)準(zhǔn)III電平數(shù)據(jù)信號(hào)經(jīng)過所述解碼芯片變?yōu)闃?biāo)準(zhǔn)數(shù)據(jù)信號(hào)。
[0044]優(yōu)選地，解碼芯片為1553解碼芯片。數(shù)據(jù)解碼模塊02將從電纜傳輸來的1553協(xié)議信號(hào)解碼為電平數(shù)據(jù)信號(hào)。
[0045]針對(duì)隨鉆聲波的井下工作條件，本發(fā)明的隨鉆聲波程序遠(yuǎn)程升級(jí)裝置可以在不拆卸電路的情況下完成井下電路處理器的程序更新。但是，不一定每次更新都能成功。當(dāng)井下程序更新失敗時(shí)，本發(fā)明設(shè)計(jì)了程序備份模塊03，該模塊存儲(chǔ)了更新前的程序數(shù)據(jù)；并存儲(chǔ)當(dāng)次升級(jí)程序數(shù)據(jù)。當(dāng)井下程序更新失敗時(shí)，隨鉆聲波程序遠(yuǎn)程升級(jí)裝置引導(dǎo)處理器重新加載升級(jí)程序數(shù)據(jù)，重新進(jìn)行更新升級(jí)。但如果電路硬件系統(tǒng)出現(xiàn)故障，導(dǎo)致更新始終不成功時(shí)，該裝置在自動(dòng)識(shí)別若干次更新失敗后，則不再更新程序而是使用自動(dòng)備份模塊中備份的更新前的原程序數(shù)據(jù)工作，以保證測(cè)井工作正常進(jìn)行。
[0046]所述程序備份模塊03，分別與處理器01和供電重啟模塊04相連。該模塊包括第二存儲(chǔ)器，即，一個(gè)？1~016如1，可擦除可編程只讀存儲(chǔ)器)電路031和第一存儲(chǔ)器，即，一個(gè)狀1(1^111(10111-^^688 111611101*7，隨機(jī)存取存儲(chǔ)器)電路032 ；第二存儲(chǔ)器電路031通過3？1 (861^511 ^6X1^116X3,1 1111:61^51(36串行外圍設(shè)備接口)總線和處理器01的3？1外設(shè)口相連，用于保存更新升級(jí)前的原程序數(shù)據(jù)；第二存儲(chǔ)器電路031內(nèi)保存和隨鉆聲波井下電路處理器一樣的更新前程序，由于2？如1下電不丟失的特點(diǎn)，在儀器多次上下電工作后依然保存?zhèn)浞菡_程序。第一存儲(chǔ)器狀1電路032通過數(shù)據(jù)總線和處理器01相連，用于保存當(dāng)次更新升級(jí)程序數(shù)據(jù)，如果升級(jí)失敗，作為再次進(jìn)行自動(dòng)升級(jí)時(shí)的數(shù)據(jù)源。具體地，一開始，當(dāng)需要升級(jí)時(shí)，地面系統(tǒng)升級(jí)程序包經(jīng)過數(shù)據(jù)解碼電路02變成標(biāo)準(zhǔn)數(shù)據(jù)，該數(shù)據(jù)就是升級(jí)程序數(shù)據(jù)，處理器01首先將這些數(shù)據(jù)進(jìn)行數(shù)據(jù)校驗(yàn)存放在第一存儲(chǔ)器麵電路032中，此時(shí)第一存儲(chǔ)器麵電路032中存放的是新的待升級(jí)程序數(shù)據(jù)，因此作為升級(jí)的數(shù)據(jù)源。然后處理器01從狀勵(lì)32中讀出數(shù)據(jù)寫入到外部閃存？1八別08中，然后重新上電重啟，如果成功，則從外部閃存？中導(dǎo)出的就是升級(jí)的程序數(shù)據(jù)，完成了程序升級(jí)。相應(yīng)的，此時(shí)中的數(shù)據(jù)也是本次處理器01執(zhí)行的程序數(shù)據(jù)。如果失敗，第一存儲(chǔ)器狀勵(lì)32中保存的還是升級(jí)的程序數(shù)據(jù)，處理器01再次執(zhí)行從第一存儲(chǔ)器狀1032往寫入數(shù)據(jù)等流程。
[0047]這里，外部？1^別08作為程序存儲(chǔ)器，處理器上電或重啟時(shí)從外部？1^別08中導(dǎo)出程序數(shù)據(jù)并執(zhí)行，因此外部保存的是當(dāng)前處理器執(zhí)行程序數(shù)據(jù)，并且，在一開始已經(jīng)存儲(chǔ)了當(dāng)前執(zhí)行程序數(shù)據(jù)。
[0048]供電重啟模塊04，分別與處理器01和上述的程序備份模塊03相連，向他們提供電源，并與信號(hào)產(chǎn)生模塊06相連，在升級(jí)失敗后，接收信號(hào)產(chǎn)生模塊06發(fā)送的重啟信號(hào)，通過控制電源通斷完成處理器01的重啟。
[0049]具體地，供電重啟模塊04，包括供電電源041、？極性103管042以及外圍電阻。供電電源041分為兩組，一組為處理器01供電，另一組為程序備份模塊03供電。供電電源041分別直接與程序備份模塊03中的第二存儲(chǔ)器電路031和第一存儲(chǔ)器電路032及外圍電路相連，為其供電，為第一存儲(chǔ)器狀1電路032供電部分在自動(dòng)重啟過程中也不掉電，保證在整個(gè)更新過程中數(shù)據(jù)不丟失。供電電源041為處理器01供電是通過103管042實(shí)現(xiàn)的，供電電源與？極性103管042的源極相連，？極性103管042的漏極與處理器01相連；從而供電電源通過103管042實(shí)現(xiàn)為處理器01供電。103管042的柵極還通過電阻與重啟信號(hào)相連，通過重啟信號(hào)的脈沖控制完成所述處理器01的重啟。
[0050]優(yōu)選地，供電電源041通過103即金屬氧化物半導(dǎo)體)管042為處理器01供電的具體過程是:供電電源041作為輸入接在103管042的源極上，108管042的漏極作為電源輸出與所述處理器01連接；所述外圍電阻，一個(gè)并接在103管042的源極和柵極的兩端，一個(gè)并接在柵極和地線兩端，通過上述兩個(gè)電阻的分壓，使得在正常態(tài)時(shí)，源極和柵極具有合適的壓差，103管042處于導(dǎo)通狀態(tài)，供電電壓從103管042的漏極輸出到處理器01，從而為處理器01供電。
[0051]優(yōu)選地，103管042通過重啟信號(hào)的脈沖控制完成處理器01的重啟的具體過程是:108管042的柵極通過一個(gè)電阻與重啟信號(hào)產(chǎn)生模塊06的單穩(wěn)態(tài)觸發(fā)器062相連，接收單穩(wěn)態(tài)觸發(fā)器062發(fā)送的重啟信號(hào)，重啟信號(hào)是一個(gè)具有一定時(shí)間寬度的高電平脈沖信號(hào)，108管042接收到所述高電平脈沖信號(hào)時(shí)，108管042的源極和柵極間壓差小于導(dǎo)通門限，則103管042的源極和漏極關(guān)斷，處理器01斷電；重啟信號(hào)持續(xù)一段高電平后變?yōu)榈碗娖剑?08管042的源極和柵極間的電壓恢復(fù)，源極和漏極導(dǎo)通，所述處理器通電，從而103管042通過重啟信號(hào)的脈沖控制完成了處理器的重啟。
[0052]本發(fā)明的隨鉆聲波程序遠(yuǎn)程更新升級(jí)過程是在井下自動(dòng)完成的，升級(jí)過程成功與否，很難通過人工直接監(jiān)測(cè)，為此本發(fā)明的設(shè)計(jì)中加入了升級(jí)成功檢測(cè)模塊05，當(dāng)井下程序更新失敗時(shí)，升級(jí)成功檢測(cè)模塊05可以自動(dòng)判斷出程序更新失敗，發(fā)出重啟信號(hào)，引導(dǎo)處理器使用自動(dòng)備份系統(tǒng)。
[0053]具體地，所述升級(jí)成功檢測(cè)模塊05，分別與處理器01、晶振和信號(hào)產(chǎn)生模塊06相連，接收處理器01發(fā)送的0^0口 1(時(shí)鐘輸出)信號(hào)和晶振發(fā)送的時(shí)鐘信號(hào)，并向重啟信號(hào)產(chǎn)生模塊06輸出升級(jí)成功與否的檢測(cè)標(biāo)志信號(hào)。其中，升級(jí)成功時(shí)，處理器01發(fā)送具有第一頻率的第一時(shí)鐘信號(hào)，升級(jí)失敗時(shí)，處理器01發(fā)送具有第二頻率的第二時(shí)鐘信號(hào)。
[0054]晶振提供20冊(cè)12震蕩信號(hào)作為處理器時(shí)鐘信號(hào)，處理器01內(nèi)部的？1將該時(shí)鐘倍頻到120冊(cè)12作為處理器01的工作時(shí)鐘，該工作時(shí)鐘通過配置又通過0^0爪輸出一個(gè)時(shí)鐘信號(hào)，在此稱為0^0爪信號(hào)。
[0055]優(yōu)選地，升級(jí)成功檢測(cè)模塊05，包括6分頻器051、上升沿0觸發(fā)器052、下降沿0觸發(fā)器053和與門054。6分頻器051的輸入端與處理器01相連，接收處理器01發(fā)送的0^0爪信號(hào)；6分頻器051的輸出端分別與上升沿0觸發(fā)器052和下降沿0觸發(fā)器053的輸入端相連。上升沿0觸發(fā)器052的同向輸出端和下降沿0觸發(fā)器053的反向輸出端分別和與門054輸入端相連。上升沿0觸發(fā)器052和下降沿0觸發(fā)器053的時(shí)鐘引腳分別與晶振相連，接收晶振輸出的時(shí)鐘信號(hào)。與門054的輸出端與重啟信號(hào)產(chǎn)生模塊06的微分電路061相連，向微分電路061輸出升級(jí)成功與否的檢測(cè)標(biāo)志信號(hào)。
[0056]具體地，升級(jí)成功與否的檢測(cè)標(biāo)志信號(hào)的產(chǎn)生過程是:
[0057]當(dāng)儀器升級(jí)成功正常工作后，所述0^011信號(hào)輸出為具有第一頻率120冊(cè)的第一時(shí)鐘信號(hào)，此時(shí)6分頻器051輸出20冊(cè)12時(shí)鐘信號(hào)，所述時(shí)鐘信號(hào)和晶振輸出的時(shí)鐘信號(hào)一致；當(dāng)晶振輸出的時(shí)鐘信號(hào)為上升沿時(shí)，上升沿0觸發(fā)器052輸出為高電平并保持到下一個(gè)上升沿，當(dāng)所述時(shí)鐘信號(hào)為下降沿時(shí)，下降沿0觸發(fā)器053的反向端輸出為高電平并保持到下一個(gè)下降沿；最后與門054輸出高電平作為升級(jí)成功標(biāo)志。
[0058]當(dāng)儀器升級(jí)失敗時(shí)，所述0^011信號(hào)輸出的具有第二頻率的第二時(shí)鐘信號(hào)不是通過晶振信號(hào)倍頻后的120冊(cè)信號(hào)，與門054將輸出低電平作為升級(jí)失敗標(biāo)志。
[0059]升級(jí)成功與否的檢測(cè)標(biāo)志信號(hào)產(chǎn)生之后，將指示儀器是否升級(jí)成功，隨鉆聲波程序遠(yuǎn)程升級(jí)裝置根據(jù)此指示信號(hào)來判斷是否需要重啟并重新升級(jí)。如果升級(jí)失敗，則需要生成一個(gè)重啟信號(hào)，來指示處理器01需要重啟，為了生成此重啟信號(hào)，我們?cè)O(shè)計(jì)了信號(hào)產(chǎn)生模塊06。信號(hào)產(chǎn)生模塊06，分別與升級(jí)成功檢測(cè)模塊05和配置模塊07相連；接收到升級(jí)成功檢測(cè)模塊05發(fā)送的升級(jí)成功與否的檢測(cè)標(biāo)志信號(hào)后，根據(jù)此信號(hào)，向配置模塊07發(fā)送重啟信號(hào)。
[0060]優(yōu)選地,信號(hào)產(chǎn)生模塊06，包括微分電路061和單穩(wěn)態(tài)電路062 ；所述微分電路061由一個(gè)電阻和一個(gè)電容相連接組成，用于通過對(duì)輸入信號(hào)的微分捕捉到信號(hào)的邊沿變化。其中，所述電容的一端連接所述升級(jí)成功檢測(cè)模塊的輸出端，另一端作為所述微分電路的輸出端連接所述單穩(wěn)態(tài)電路的輸入端；所述電阻的一端連接所述電容作為輸出端的一端，另一端接地。所述單穩(wěn)態(tài)電路062由0)14538和附屬的阻容器件連接組成，所述微分電路061的輸出作為所述單穩(wěn)態(tài)電路062的輸入接到所述0)14538的下降沿觸發(fā)引腳上，所述阻容器包括相連接的電阻和電容作，用于為定時(shí)器件％與0)14538的閥值輸入端和輸出端相連；所述微分電路061的輸入端與所述升級(jí)成功檢測(cè)模塊05的與門054的輸出端相連，接收所述與門054發(fā)送的所述升級(jí)成功與否的檢測(cè)標(biāo)志信號(hào)；所述單穩(wěn)態(tài)電路062的輸出端分別與配置模塊07的計(jì)數(shù)器071與I觸發(fā)器072相連，根據(jù)所述升級(jí)成功與否的檢測(cè)標(biāo)志信號(hào)生成所述重啟信號(hào)。
[0061]具體地，所述重啟信號(hào)的生成過程是:當(dāng)升級(jí)成功時(shí)，所述升級(jí)成功與否的檢測(cè)標(biāo)志信號(hào)將始終保持高電平，其它電路模塊均不動(dòng)作；當(dāng)升級(jí)失敗時(shí)，所述升級(jí)成功與否的檢測(cè)標(biāo)志信號(hào)將會(huì)變?yōu)榈碗娖?；?dāng)所述升級(jí)成功與否的檢測(cè)標(biāo)志信號(hào)由高電平變?yōu)榈碗娖綍r(shí)，所述檢測(cè)標(biāo)志信號(hào)由高電平到低電平的跳變這個(gè)邊沿信號(hào)作為啟動(dòng)，此邊沿信號(hào)作為輸入接到微分電路061，在所述信號(hào)的電平跳低時(shí)，所述微分電路061輸出一個(gè)很窄的負(fù)脈沖，所述負(fù)脈沖輸入到0)14538的下降沿觸發(fā)腳，使得所述下降沿觸發(fā)腳的電平低于正向閥值，0014538的輸出從低電平跳到高電平；該輸出就變?yōu)橐粋€(gè)正向脈沖信號(hào)，這個(gè)正向脈沖信號(hào)就是重啟信號(hào)。所述重啟信號(hào)的脈沖持續(xù)時(shí)間由0)14538附屬的％器件的值決定，一般為〖=具體地，在重啟信號(hào)產(chǎn)生的同時(shí)，⑶14538供電電源對(duì)定時(shí)器元件％充電，在定時(shí)時(shí)間后，電容上充滿電使得所述下降沿觸發(fā)腳的電平高于負(fù)向閥值，0)14538的輸出從高電平跳回低電平，則重啟信號(hào)結(jié)束。
[0062]所述重啟信號(hào)產(chǎn)生后，將指導(dǎo)處理器01進(jìn)行上電重啟并指導(dǎo)處理器選擇不同的運(yùn)行程序。因?yàn)榇酥貑⑿盘?hào)根據(jù)升級(jí)成功與否的檢測(cè)標(biāo)志信號(hào)生成，因此，該重啟信號(hào)中包含升級(jí)成功與否的信息，處理器01將會(huì)根據(jù)此信息來選擇不同的運(yùn)行程序。具體地，此選擇過程如何進(jìn)行，由本發(fā)明的配置模，07完成。
[0063]所述配置模塊07，分別與信號(hào)產(chǎn)生模塊06和理器01相連，從信號(hào)產(chǎn)生模塊06接收到重啟信號(hào)后，根據(jù)該重啟信號(hào)控制處理器01上電并讀入不同的運(yùn)行程序。
[0064]優(yōu)選地，配置模塊07，包括計(jì)數(shù)器071、見觸發(fā)器072、或門073和4位1:2多路復(fù)用器074 ；計(jì)數(shù)器071和I觸發(fā)器072的輸入端分別與信號(hào)產(chǎn)生模塊06的單穩(wěn)態(tài)電路062輸出端相連，計(jì)數(shù)器071和I觸發(fā)器072的輸出端都與或門073的輸入端相連；或門073的輸出端與4位1:2多路復(fù)用器074的輸入端相連，4位1:2多路復(fù)用器074的四個(gè)特定引腳與處理器01相連。
[0065]具體地，所述根據(jù)所述重啟信號(hào)控制所述處理器上電并讀入不同的運(yùn)行程序是指:
[0066]4位1:2多路復(fù)用器074通過控制信號(hào)使得處理器01通過所述四個(gè)特定引腳接至I倆組不同的高低電平狀態(tài)；當(dāng)所述控制信號(hào)為低時(shí)，所述四個(gè)特定引腳通過4位1:2多路復(fù)用器074內(nèi)部開關(guān)和第一組相連，其高低電平配置使得處理器01上電并從外部？“別引導(dǎo)讀入運(yùn)行程序；當(dāng)所述控制信號(hào)為高時(shí)，所述四個(gè)特定引腳通過4位1:2多路復(fù)用器074內(nèi)部開關(guān)和第二組相連，其高低電平配置使得處理器01上電并從所述3？1接口引導(dǎo)讀入運(yùn)行程序。
[0067]I觸發(fā)器072，用于產(chǎn)生4位1:2多路復(fù)用器074的所述控制信號(hào)，其利用所述重啟信號(hào)作為觸發(fā)時(shí)鐘，配置了、I(和輸入均為高電平，在每次所述重啟信號(hào)的脈沖來臨時(shí)，I觸發(fā)器072的輸出信號(hào)高低輪流交替。
[0068]根據(jù)重啟信號(hào)控制處理器上電并讀入不同的運(yùn)行程序，還包括:
[0069]計(jì)數(shù)器071和或門073控制井下儀器失敗自動(dòng)重新升級(jí)次數(shù)，每次自動(dòng)重新升級(jí)會(huì)產(chǎn)生一次所述重啟信號(hào)，即重啟脈沖，該重啟脈沖輸入到計(jì)數(shù)器071，每產(chǎn)生一次該重啟脈沖，計(jì)數(shù)器071計(jì)數(shù)一次，當(dāng)計(jì)數(shù)次滿之后，計(jì)數(shù)器071產(chǎn)生高電平，所述電平和I觸發(fā)器072的輸出電平通過或門073組合，當(dāng)計(jì)數(shù)器071輸出高電平后，不論I觸發(fā)器072輸出如何，總的輸出為高電平，配置處理器01上電并從所述3？1引導(dǎo)程序讀入運(yùn)行程序。
[0070]結(jié)合上述介紹，隨鉆聲波程序遠(yuǎn)程升級(jí)裝置的具體工作流程如下:
[0071]步驟301、地面系統(tǒng)將程序升級(jí)文件以1553協(xié)議數(shù)據(jù)包的形式從7芯電纜下發(fā)給隨鉆聲波程序遠(yuǎn)程升級(jí)裝置。數(shù)據(jù)解碼模塊02將該數(shù)據(jù)包信號(hào)整形鉗位變?yōu)闃?biāo)準(zhǔn)III電平，該信號(hào)經(jīng)過1553解碼芯片變?yōu)闃?biāo)準(zhǔn)數(shù)據(jù)信號(hào)。
[0072]步驟302、處理器01將數(shù)據(jù)讀入后存入第一存儲(chǔ)器狀勵(lì)32中，并將數(shù)據(jù)寫入外部閃存中，修改內(nèi)部？1，使得0^0口I輸出不為120冊(cè)12時(shí)鐘信號(hào)。
[0073]步驟303、升級(jí)成功檢測(cè)模塊05檢測(cè)到0^011輸出時(shí)鐘不為1201--時(shí)鐘信號(hào)，其升級(jí)成功檢測(cè)標(biāo)志信號(hào)從高電平跳到低電平。
[0074]步驟304、該信號(hào)輸入到信號(hào)產(chǎn)生模塊06，信號(hào)產(chǎn)生模塊06輸出一個(gè)50118高電平的脈沖信號(hào)。該脈沖信號(hào)一方面作為配置模塊07中I觸發(fā)器072的觸發(fā)時(shí)鐘使得I觸發(fā)器072翻轉(zhuǎn)輸出低電平，控制多路復(fù)用，074配置為外部閃存引導(dǎo)模式。該脈沖信號(hào)另一方面控制供電重啟模塊04中的103管042完成關(guān)斷和導(dǎo)通過程，使得處理器01重啟。
[0075]步驟305、處理器01重啟后從外部引導(dǎo)入升級(jí)程序數(shù)據(jù)，如果升級(jí)成功，處理器01的0^0爪輸出1201?時(shí)鐘信號(hào)，升級(jí)成功檢測(cè)標(biāo)志信號(hào)保持高電平，其余電路均不動(dòng)作。處理器01通過3？1更新2？如勵(lì)31內(nèi)的備份程序。
[0076]步驟306、如果升級(jí)不成功，0^011'輸出不為1201--時(shí)鐘信號(hào)，電路自動(dòng)進(jìn)第3步和第4步工作流程，不同的是此時(shí)配置模塊07中I觸發(fā)器072自動(dòng)翻轉(zhuǎn)輸出高電平，控制多路復(fù)用074配置為3？1 口引導(dǎo)模式。處理器01程序?yàn)?？如勵(lì)31內(nèi)的備份程序。
[0077]步驟307、處理器01在備份程序下正常工作，讀取到配置模塊07中I觸發(fā)器072和或門073輸出電平均為高電平，自動(dòng)判斷為升級(jí)不成功，于是重復(fù)第2、3、4步重新自動(dòng)升級(jí)。如果升級(jí)成功自動(dòng)完成第5步，如果升級(jí)不成功進(jìn)行第6、7步工作。
[0078]步驟308、如果三次升級(jí)不成功，可能為硬件故障導(dǎo)致。其重復(fù)第4步時(shí)，配置模塊07中的計(jì)數(shù)器071輸出高電平，導(dǎo)致始終配置為3？1 口引導(dǎo)模式，處理器01使用備份程序。處理器讀取到配置模塊07中I觸發(fā)器072輸出為低電平，或門輸出電平均為高電平。不再嘗試更新程序。
[0079]總之，隨鉆聲波程序遠(yuǎn)程升級(jí)裝置不需要對(duì)隨鉆聲波測(cè)井儀井下電路做任何拆卸處理，利用隨鉆聲波測(cè)井儀井下電路的數(shù)據(jù)傳輸信道，以數(shù)據(jù)包的形式將井下電路處理器升級(jí)文件下傳井下電路中，通過隨鉆聲波程序遠(yuǎn)程升級(jí)裝置完成井下處理處理器程序升級(jí)。整個(gè)升級(jí)過程由井下隨鉆聲波程序遠(yuǎn)程升級(jí)裝置全自動(dòng)完成，不需要地面的干預(yù)，包括不需要拔插電池進(jìn)行重啟。該裝置可以自動(dòng)判斷數(shù)據(jù)寫入結(jié)束，控制井下供電系統(tǒng)重啟處理器并引導(dǎo)處理器在新程序下工作。當(dāng)井下程序更新失敗時(shí)，該裝置可以自動(dòng)判斷程序更新失敗，自動(dòng)重啟電源，引導(dǎo)處理器使用自動(dòng)備份程序，然后開始新的程序升級(jí)。該裝置在自動(dòng)識(shí)別若干次更新失敗后，不再升級(jí)程序而是使用自動(dòng)備份的原始程序工作。本發(fā)明有效地解決了現(xiàn)有技術(shù)中井下儀器進(jìn)行程序更新時(shí)需要拆卸硬件設(shè)備并且升級(jí)失敗后嚴(yán)重影響測(cè)井作業(yè)的問題。
[0080]需要說明的是，以上所述的實(shí)施例僅是為了便于本領(lǐng)域的技術(shù)人員理解而已，并不用于限制本發(fā)明的保護(hù)范圍，在不脫離本發(fā)明的發(fā)明構(gòu)思的前提下，本領(lǐng)域技術(shù)人員對(duì)本發(fā)明所做出的任何顯而易見的替換和改進(jìn)等均在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種隨鉆聲波測(cè)井儀遠(yuǎn)程升級(jí)裝置，其特征在于，所述裝置包括:處理器、及連接到所述處理器的第一存儲(chǔ)器和閃存； 所述處理器，用于接收包括升級(jí)指令的升級(jí)數(shù)據(jù)包，并將其發(fā)送至所述第一存儲(chǔ)器以存儲(chǔ)，并從所述第一存儲(chǔ)器提取所述升級(jí)數(shù)據(jù)包，將其中包括的所述升級(jí)指令依次發(fā)送至所述閃存； 所述第一存儲(chǔ)器，用于接收并存儲(chǔ)所述處理器發(fā)送來的所述升級(jí)數(shù)據(jù)包；以及， 所述閃存，用于接收所述處理器發(fā)送來的所述升級(jí)指令，并根據(jù)所述升級(jí)指令對(duì)井下的所述隨鉆聲波測(cè)井儀進(jìn)行升級(jí)。
2.如權(quán)利要求1所述的裝置，其特征在于，所述裝置還包括與所述處理器連接的第二存儲(chǔ)器，用于保存所述隨鉆聲波測(cè)井儀的當(dāng)前數(shù)據(jù)； 所述處理器還用于判斷所述處理器向所述閃存發(fā)送的所述升級(jí)指令是否被執(zhí)行，并根據(jù)判斷結(jié)果確定升級(jí)是否成功，如果升級(jí)成功，則將所述第二存儲(chǔ)器中保存的所述隨鉆聲波測(cè)井儀的當(dāng)前數(shù)據(jù)替換為升級(jí)成功后數(shù)據(jù)。
3.如權(quán)利要求2所述的裝置，其特征在于，所述裝置還包括升級(jí)成功檢測(cè)模塊、信號(hào)產(chǎn)生模塊、配置模塊和供電重啟模塊； 所述升級(jí)成功檢測(cè)模塊，與所述處理器和所述信號(hào)產(chǎn)生模塊相連接，用于接收所述處理器輸出的升級(jí)成功時(shí)具有第一頻率的第一時(shí)鐘信號(hào)，以及升級(jí)失敗時(shí)具有第二頻率的第二時(shí)鐘信號(hào)；并向所述信號(hào)產(chǎn)生模塊輸出升級(jí)成功與否的檢測(cè)標(biāo)志信號(hào)； 所述信號(hào)產(chǎn)生模塊，與所述升級(jí)成功檢測(cè)模塊、所述配置模塊和所述供電重啟模塊分別相連接，用于接收所述升級(jí)成功檢測(cè)模塊發(fā)送的所述升級(jí)成功與否的檢測(cè)標(biāo)志信號(hào)，并當(dāng)根據(jù)所述升級(jí)成功與否的檢測(cè)標(biāo)志信號(hào)判斷升級(jí)失敗時(shí)，產(chǎn)生重啟信號(hào)并發(fā)送至所述配置模塊和所述供電重啟模塊； 所述配置模塊，與所述信號(hào)產(chǎn)生模塊和所述處理器相連接，用于接收所述信號(hào)產(chǎn)生模塊發(fā)送的所述重啟信號(hào)，對(duì)所述重啟信號(hào)進(jìn)行計(jì)數(shù)，并根據(jù)所述重啟信號(hào)以及計(jì)數(shù)結(jié)果控制所述處理器重新執(zhí)行升級(jí)操作或還原所述隨鉆聲波測(cè)井儀的當(dāng)前數(shù)據(jù)；以及 所述供電重啟模塊，與所述處理器和所述信號(hào)產(chǎn)生模塊相連接，用于接收所述信號(hào)產(chǎn)生模塊發(fā)送的所述重啟信號(hào)，并根據(jù)所述重啟信號(hào)重新啟動(dòng)所述處理器。
4.如權(quán)利要求3所述的裝置，其特征在于，所述升級(jí)成功檢測(cè)模塊包括6分頻器，上升沿D觸發(fā)器，下降沿D觸發(fā)器和與門； 所述6分頻器的輸入端與所述處理器相連，用于接收所述處理器發(fā)送的時(shí)鐘信號(hào)，所述6分頻器的輸出端分別與所述上升沿D觸發(fā)器的輸入端和所述下降沿D觸發(fā)器的輸入端相連； 所述上升沿D觸發(fā)器的同向輸出端和所述下降沿D觸發(fā)器的反向輸出端分別與所述與門輸入端相連，所述上升沿D觸發(fā)器的時(shí)鐘引腳和所述下降沿D觸發(fā)器的時(shí)鐘引腳分別與晶振相連，用于接收所述晶振輸出的時(shí)鐘信號(hào)以與所述處理器發(fā)送的時(shí)鐘信號(hào)進(jìn)行比較； 所述與門的輸出端與所述信號(hào)產(chǎn)生模塊相連，用于向所述信號(hào)產(chǎn)生模塊輸出具有高電平或低電平的檢測(cè)標(biāo)志信號(hào)。
5.如權(quán)利要求3所述的裝置，其特征在于，所述信號(hào)產(chǎn)生模塊包括微分電路和單穩(wěn)態(tài)電路； 所述微分電路由一個(gè)電阻和一個(gè)電容相連接組成，用于通過對(duì)輸入信號(hào)的微分捕捉到信號(hào)的邊沿變化；其中，所述電容的一端連接所述升級(jí)成功檢測(cè)模塊的輸出端，另一端作為所述微分電路的輸出端連接所述單穩(wěn)態(tài)電路的輸入端；所述電阻的一端連接所述電容作為輸出端的一端，另一端接地； 所述單穩(wěn)態(tài)電路由CD14538和阻容器件連接組成，所述微分電路的輸出接到所述CD14538的下降沿觸發(fā)引腳上，所述阻容器包括相連接的電阻和電容，用于作為定時(shí)器與所述CD14538的閥值輸入端和輸出端相連；所述單穩(wěn)態(tài)電路的輸出端分別與所述配置模塊的計(jì)數(shù)器與JK觸發(fā)器相連，根據(jù)所述升級(jí)成功與否的檢測(cè)標(biāo)志信號(hào)生成所述重啟信號(hào)。
6.如權(quán)利要求3所述的裝置，其特征在于，所述配置模塊包括JK觸發(fā)器、計(jì)數(shù)器、或門和4位1:2多路復(fù)用器； 所述計(jì)數(shù)器和所述JK觸發(fā)器的輸入端分別輸入所述重啟信號(hào)，所述計(jì)數(shù)器和所述JK觸發(fā)器的輸出端分別連接所述或門的兩個(gè)輸入端，所述或門的輸出端與所述4位1:2多路復(fù)用器的輸入端相連，所述4位1:2多路復(fù)用器的四個(gè)特定引腳與所述處理器相連。
7.如權(quán)利要求1所述的裝置，其特征在于，所述裝置還包括數(shù)據(jù)解碼模塊，所述數(shù)據(jù)解碼模塊與所述處理器相連，用于接收所述升級(jí)數(shù)據(jù)包，并將所述升級(jí)數(shù)據(jù)包中的升級(jí)指令轉(zhuǎn)變?yōu)樗鎏幚砥髂軌蜃R(shí)別的標(biāo)準(zhǔn)數(shù)據(jù)信號(hào)。
8.如權(quán)利要求3所述的裝置，其特征在于，所述供電重啟模塊還與所述第一存儲(chǔ)器和所述第二存儲(chǔ)器相連，用于向所述第一存儲(chǔ)器和所述第二存儲(chǔ)器提供電源。
9.如權(quán)利要求8所述的裝置，其特征在于，所述供電重啟模塊包括供電電源、P極性金屬氧化物半導(dǎo)體MOS管； 所述供電電源與所述第一存儲(chǔ)器、所述第二存儲(chǔ)器和所述P極性MOS管的源極相連，所述P極性MOS管的漏極與所述處理器相連；所述P極性MOS管的柵極通過電阻與重啟信號(hào)相連，通過重啟信號(hào)的脈沖控制完成所述處理器的重啟。
【文檔編號(hào)】G06F9/445GK204143434SQ201420543079
【公開日】2015年2月4日 申請(qǐng)日期:2014年9月19日 優(yōu)先權(quán)日:2014年9月19日
【發(fā)明者】仇傲, 劉西恩, 陳洪海 申請(qǐng)人:中國海洋石油總公司, 中海油田服務(wù)股份有限公司