本發(fā)明涉及一種專用的通信管理協(xié)處理系統(tǒng)，尤其是能解決嵌入式處理器的端口不足問題并從一定程度上減輕處理器負擔的一種基于fpga的多端口modbus協(xié)處理系統(tǒng)。

背景技術：

目前，在工業(yè)自動化控制中，modbus通信協(xié)議作為一種互聯(lián)型通信協(xié)議，基于rs485物理層通信接口，能夠實現(xiàn)高可靠性的多設備管理。使用modbus協(xié)議，可在一個rs485總線上連接最多32個設備，實現(xiàn)最多32個設備的數(shù)據(jù)讀寫操作。

隨著物聯(lián)網(wǎng)技術的發(fā)展，萬物互聯(lián)已經(jīng)成為了一種必然趨勢，modbus協(xié)議作為一種能夠便捷組網(wǎng)的協(xié)議，在環(huán)境復雜的場合中，是理想的基礎連接網(wǎng)絡。但是隨著需要連接管理的設備數(shù)量增多，單一的modbus網(wǎng)絡已經(jīng)無法實時管理眾多的設備。為了保證所有設備的數(shù)據(jù)都能夠及時有效的傳輸，就需要使用多個modbus網(wǎng)絡進行管理。而當前大部分mcu或處理器內部集成的能夠支持rs485連接的外設數(shù)量都較為有限，無法實現(xiàn)對多個modbus網(wǎng)絡的支持。即使是某些功能強大的處理器能夠支持多個rs485接口，在數(shù)據(jù)傳輸過程中頻繁的中斷也會給處理器造成較大的負擔，導致系統(tǒng)穩(wěn)定性降低。而且，由于modbus協(xié)議中需要對每一幀數(shù)據(jù)進行crc校驗，因此，更大的數(shù)據(jù)量也給運算單元帶來了更大的運算負載。使得系統(tǒng)的可靠性進一步降低。

為了克服嵌入式處理器在面對多端口modbus網(wǎng)絡應用中的不足，使用專用的通信管理協(xié)處理器來輔助實現(xiàn)多端口modbus組網(wǎng)，可以解決嵌入式處理器的端口不足問題并從一定程度上減輕處理器負擔。

技術實現(xiàn)要素：

為了解決現(xiàn)有各種嵌入式處理器rs485端口數(shù)量不足，以及在數(shù)據(jù)量增加時處理器過載的問題，本發(fā)明提供一種modbus協(xié)議協(xié)處理系統(tǒng)，該系統(tǒng)不僅能夠實現(xiàn)多個rs485組成通信網(wǎng)絡，而且能夠處理modbus網(wǎng)絡傳輸?shù)臄?shù)據(jù)內容，為應用處理器減輕運算負擔。

本發(fā)明解決其技術問題所采用的技術方案是：一種基于fpga的多端口modbus協(xié)處理系統(tǒng)，包括16個基本uart通信控制單元，crc校驗單元，16個串口數(shù)據(jù)收發(fā)緩存，modbus幀識別單元，對外數(shù)字通信接口，核心控制單元。各單元在核心控制單元的控制下自動完成modbus數(shù)據(jù)幀的收發(fā)和數(shù)據(jù)校驗碼的生成，并經(jīng)由對外數(shù)字通信接口和應用處理器傳輸modbus接收和需要發(fā)送的數(shù)據(jù)。

所述16個基本uart通信控制單元完成串口數(shù)據(jù)的收發(fā)，通過連接到片外的rs485收發(fā)器，實現(xiàn)rs485接口。

所述串口數(shù)據(jù)收發(fā)緩存實現(xiàn)uart串口待發(fā)送數(shù)據(jù)和已接收數(shù)據(jù)的存儲。

所述modbus幀識別單元實現(xiàn)對modbus完整數(shù)據(jù)幀的識別。

所述crc校驗單元完成對modbus數(shù)據(jù)幀的錯誤校驗。

所述對外數(shù)字通信接口實現(xiàn)和外部應用處理器的通信，modbus數(shù)據(jù)內容通過該接口與外部應用處理器進行交換。

所述核心控制單元實現(xiàn)整個系統(tǒng)的協(xié)調控制，保證數(shù)據(jù)的正常收發(fā)。

本發(fā)明的有益效果是：本發(fā)明通過使用fpga完成多個端口modbus數(shù)據(jù)幀的收發(fā)和校驗，在為應用處理器提供高達16個支持modbus協(xié)議的端口的同時，降低了應用處理器的運算負擔，并減少了單位時間內應用處理器需要處理的中斷數(shù)量。提升了系統(tǒng)的數(shù)據(jù)處理能力，提高了系統(tǒng)的穩(wěn)定性。本發(fā)明的modbus通信協(xié)處理模塊適用于各種需要實時高效多modbus網(wǎng)絡連接的場合。

附圖說明

圖1為本發(fā)明的一種基于fpga的modbus通信加速系統(tǒng)示意圖。

圖2為本發(fā)明的一種基于fpga的modbus通信加速系統(tǒng)接收modbus數(shù)據(jù)幀時各單元的工作流程圖，其中虛線框中的應用處理器不屬于本發(fā)明內容。

圖3為本發(fā)明的一種基于fpga的modbus通信加速系統(tǒng)發(fā)送modbus數(shù)據(jù)幀時各單元的工作流程圖，其中虛線框中的應用處理器不屬于本發(fā)明內容。

具體實施方式

下面結合附圖和實施例對本發(fā)明進行詳細說明。

如圖1所示，一種基于fpga的modbus通信加速系統(tǒng)，包括16個基本uart通信控制單元，crc校驗單元，串口數(shù)據(jù)收發(fā)緩存，modbus幀識別單元，對外數(shù)字通信接口，核心控制單元。

如圖2所示，基于fpga的modbus通信加速系統(tǒng)的modbus數(shù)據(jù)幀接收工作過程為:當某個端口接收modbus數(shù)據(jù)時，由uart通信控制器完成每個字節(jié)數(shù)據(jù)的接收，并將接收的數(shù)據(jù)寫入對應端口的數(shù)據(jù)接收緩存中，modbus幀識別單元監(jiān)控uart接收數(shù)據(jù)線上的狀態(tài)，當uart接收數(shù)據(jù)線從接收數(shù)據(jù)狀態(tài)變到空閑狀態(tài)時間超過3.5個字符的時間后，判斷一幀數(shù)據(jù)接收完畢，通過對外數(shù)字接口以中斷的形式通知外部應用處理器讀取數(shù)據(jù)。在外部應用處理器讀取一幀數(shù)據(jù)中每個字符時，crc校驗單元實時對該幀數(shù)據(jù)進行crc運算。

如圖3所示，基于fpga的modbus通信加速系統(tǒng)的modbus數(shù)據(jù)幀發(fā)送工作過程為:當外部應用處理器需要通過某個端口發(fā)送modbus數(shù)據(jù)幀時，通過對外數(shù)字通信接口將要發(fā)送的數(shù)據(jù)幀數(shù)據(jù)部分寫入到對應端口的串口數(shù)據(jù)發(fā)送緩存，在寫入過程中，crc校驗單元實時對該數(shù)據(jù)幀進行crc運算，并將運算結果存放在專門的寄存器中。對應的uart發(fā)送模塊在核心控制單元的控制下將modbus數(shù)據(jù)以及運算得到的crc校驗結果發(fā)送。

根據(jù)上述說明書的揭示和指導，本發(fā)明所屬領域的技術人員還可以對上述實施方式進行變更和修改。本發(fā)明并不局限于上面揭示和描述的具體實施方式，對發(fā)明的一些修改和變更也應當落入本發(fā)明的權利要求的保護范圍內，盡管本說明書中使用了一些特定的術語，但這些術語只是為了方便說明，并不對本發(fā)明構成任何限制。

技術特征：

技術總結
一種基于FPGA的多端口MODBUS協(xié)處理系統(tǒng)，包括16個基本UART通信控制單元，CRC校驗單元，16個串口數(shù)據(jù)收發(fā)緩存，MODBUS幀識別單元，對外數(shù)字通信接口，核心控制單元,各單位在核心控制單元的控制下自動完成MODBUS數(shù)據(jù)幀的收發(fā)和數(shù)據(jù)校驗碼的生成，并經(jīng)由對外數(shù)字通信接口和應用處理器傳輸MODBUS接收和需要發(fā)送的數(shù)據(jù)。

技術研發(fā)人員：張琳;陳勇
受保護的技術使用者：電子科技大學
技術研發(fā)日：2017.05.31
技術公布日：2017.11.07