本申請(qǐng)涉及存儲(chǔ)，尤其涉及一種存儲(chǔ)設(shè)備和u盤。

背景技術(shù)：

1、目前的存儲(chǔ)設(shè)備中，存在多種形式的存儲(chǔ)設(shè)備，例如移動(dòng)硬盤、u盤等可移動(dòng)設(shè)備，或者是固態(tài)硬盤、機(jī)械硬盤等需要安裝到電腦主機(jī)中進(jìn)行使用的存儲(chǔ)設(shè)備，在這么多種的存儲(chǔ)設(shè)備中，u盤以其體積較小，且插入即用的方式，相較于其他存儲(chǔ)設(shè)備得到多數(shù)人的青睞。

2、但是，目前市面上的u盤，通常其主板的抗電磁阻抗能力較差，其原因是現(xiàn)有的u盤中的主板僅為一層板結(jié)構(gòu)設(shè)計(jì)，其是通過設(shè)置屏蔽罩外殼來使得u盤通過抗emi測(cè)試的，但是，在高要求的客戶中，則需要進(jìn)行裸殼測(cè)試，上述的u盤無法通過裸殼測(cè)試，故此，急需設(shè)計(jì)一款新的u盤結(jié)構(gòu)。

技術(shù)實(shí)現(xiàn)思路

1、本申請(qǐng)的目的是提供一種存儲(chǔ)設(shè)備和u盤，通過設(shè)計(jì)主板結(jié)構(gòu)，提高了抗電磁干擾的能力。

2、本申請(qǐng)公開了一種存儲(chǔ)設(shè)備，包括主板和輸出接口，所述輸出接口與所述主板電性連接，所述主板包括依次設(shè)置的頂層、接地層、電源層和底層，所述電源層和所述頂層分別設(shè)置在所述接地層的兩側(cè)，所述底層設(shè)置在所述電源層遠(yuǎn)離所述接地層的一側(cè)上；其中，所述接地層為接地參考平面，所述電源層、所述頂層和所述底層以所述接地層為參考平面；所述底層上設(shè)有主控芯片、電源模塊和存儲(chǔ)模塊，所述主控芯片與所述電源模塊和所述存儲(chǔ)模塊連接，所述電源模塊與所述電源層連接。

3、可選的，所述底層包括第一信號(hào)走線組和第二信號(hào)走線組，所述第一信號(hào)走線組和所述第二信號(hào)走線組用于連接所述主控芯片和存儲(chǔ)模塊，所述第一信號(hào)走線組包括多個(gè)第一信號(hào)走線，所述第二信號(hào)走線組包括多個(gè)第二信號(hào)走線；其中，多個(gè)所述第一信號(hào)走線等長(zhǎng)設(shè)置，多個(gè)所述第二信號(hào)走線等長(zhǎng)設(shè)置。

4、可選的，所述第一信號(hào)走線為差分線，所述差分線包括多個(gè)dqs走線和多個(gè)re走線，所述dqs走線和所述re走線用于控制數(shù)據(jù)發(fā)送和數(shù)據(jù)接收；其中，多個(gè)所述dqs走線等長(zhǎng)且等距設(shè)置，多個(gè)所述re走線等長(zhǎng)且等距設(shè)置，所述dqs走線和所述re走線的長(zhǎng)度在500～700密耳之間。

5、可選的，所述第二信號(hào)走線為信號(hào)傳輸線，所述信號(hào)傳輸線包括we走線和多個(gè)dq走線，所述dq走線和所述we走線用于控制信號(hào)傳輸；其中，多個(gè)所述dq走線和we走線等長(zhǎng)且等距設(shè)置，所述dq走線和所述we走線的長(zhǎng)度在800～1200密耳之間。

6、可選的，所述主板上還設(shè)有卡口，所述卡口設(shè)有兩個(gè)且分別設(shè)置在所述主板的相對(duì)兩側(cè)上。

7、可選的，所述底層還包括抗干擾電容，所述主控芯片和所述存儲(chǔ)模塊分別設(shè)置在所述底層的兩端，所述電源模塊和所述抗干擾電容設(shè)置在所述主控芯片的外圍，所述電源模塊、所述抗干擾電容和所述存儲(chǔ)模塊包圍所述主控芯片設(shè)置。

8、可選的，所述頂層上設(shè)有發(fā)光二極管和保護(hù)模塊，所述發(fā)光二極管和所述保護(hù)模塊與所述主控芯片電性連接。

9、可選的，所述頂層上設(shè)有抗干擾電阻。

10、可選的，所述輸出接口包括第一輸出接口和第二輸出接口，所述第一輸出接口和所述第二輸出接口分別設(shè)置在所述主板的相對(duì)兩側(cè)，并分別與所述主板電性連接；其中，所述第一輸出接口為usb-a接口，所述第二輸出接口為type-c接口。

11、本申請(qǐng)還公開了一種u盤，包括外殼和如上任意一項(xiàng)所述的存儲(chǔ)設(shè)備。

12、本申請(qǐng)的存儲(chǔ)設(shè)備，通過在主板中增加了接地層和電源層，同時(shí)接地層為接地參考平面，接地層的設(shè)計(jì)可以提供一個(gè)低阻抗路徑來排除干擾電流，來減少傳導(dǎo)性干擾，而電源層以接地層為接地參考平面進(jìn)行設(shè)計(jì)，以使得電源能夠穩(wěn)定供應(yīng)，減少電源線上的噪聲和波動(dòng)，從而減少傳導(dǎo)性干擾，以使得本實(shí)施例的存儲(chǔ)設(shè)備相較于現(xiàn)有的存儲(chǔ)設(shè)備來說，提高了抗電磁干擾的能力，在使用時(shí)能夠減少出現(xiàn)數(shù)據(jù)丟失或數(shù)據(jù)錯(cuò)亂的情況發(fā)生幾率。

技術(shù)特征：

1.一種存儲(chǔ)設(shè)備，其特征在于，包括主板和輸出接口，所述輸出接口與所述主板電性連接，所述主板包括依次設(shè)置的頂層、接地層、電源層和底層，所述電源層和所述頂層分別設(shè)置在所述接地層的兩側(cè)，所述底層設(shè)置在所述電源層遠(yuǎn)離所述接地層的一側(cè)上；

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)設(shè)備，其特征在于，所述底層包括第一信號(hào)走線組和第二信號(hào)走線組，所述第一信號(hào)走線組和所述第二信號(hào)走線組用于連接所述主控芯片和存儲(chǔ)模塊，所述第一信號(hào)走線組包括多個(gè)第一信號(hào)走線，所述第二信號(hào)走線組包括多個(gè)第二信號(hào)走線；

3.根據(jù)權(quán)利要求2所述的存儲(chǔ)設(shè)備，其特征在于，所述第一信號(hào)走線為差分線，所述差分線包括多個(gè)dqs走線和多個(gè)re走線，所述dqs走線和所述re走線用于控制數(shù)據(jù)發(fā)送和數(shù)據(jù)接收；

4.根據(jù)權(quán)利要求2所述的存儲(chǔ)設(shè)備，其特征在于，所述第二信號(hào)走線為信號(hào)傳輸線，所述信號(hào)傳輸線包括we走線和多個(gè)dq走線，所述dq走線和所述we走線用于控制信號(hào)傳輸；

5.根據(jù)權(quán)利要求1所述的存儲(chǔ)設(shè)備，其特征在于，所述主板上還設(shè)有卡口，所述卡口設(shè)有兩個(gè)且分別設(shè)置在所述主板的相對(duì)兩側(cè)上。

6.根據(jù)權(quán)利要求1所述的存儲(chǔ)設(shè)備，其特征在于，所述底層還包括抗干擾電容，所述主控芯片和所述存儲(chǔ)模塊分別設(shè)置在所述底層的兩端，所述電源模塊和所述抗干擾電容設(shè)置在所述主控芯片的外圍，所述電源模塊、所述抗干擾電容和所述存儲(chǔ)模塊包圍所述主控芯片設(shè)置。

7.根據(jù)權(quán)利要求1所述的存儲(chǔ)設(shè)備，其特征在于，所述頂層上設(shè)有發(fā)光二極管和保護(hù)模塊，所述發(fā)光二極管和所述保護(hù)模塊與所述主控芯片電性連接。

8.根據(jù)權(quán)利要求1所述的存儲(chǔ)設(shè)備，其特征在于，所述頂層上設(shè)有抗干擾電阻。

9.根據(jù)權(quán)利要求1所述的存儲(chǔ)設(shè)備，其特征在于，所述輸出接口包括第一輸出接口和第二輸出接口，所述第一輸出接口和所述第二輸出接口分別設(shè)置在所述主板的相對(duì)兩側(cè)，并分別與所述主板電性連接；

10.一種u盤，其特征在于，包括外殼和如權(quán)利要求1至9任意一項(xiàng)所述的存儲(chǔ)設(shè)備。

技術(shù)總結(jié)
本申請(qǐng)公開了一種存儲(chǔ)設(shè)備和U盤，涉及存儲(chǔ)技術(shù)領(lǐng)域；存儲(chǔ)設(shè)備包括主板和輸出接口，所述輸出接口與所述主板電性連接，所述主板包括依次設(shè)置的頂層、接地層、電源層和底層，所述電源層和所述頂層分別設(shè)置在所述接地層的兩側(cè)，所述底層設(shè)置在所述電源層遠(yuǎn)離所述接地層的一側(cè)上；其中，所述接地層為接地參考平面，所述電源層、所述頂層和所述底層以所述接地層為參考平面；所述底層上設(shè)有主控芯片、電源模塊和存儲(chǔ)模塊，所述主控芯片與所述電源模塊和所述存儲(chǔ)模塊連接，所述電源模塊與所述電源層連接；本申請(qǐng)的存儲(chǔ)設(shè)備，通過設(shè)計(jì)主板結(jié)構(gòu)，提高了抗電磁干擾的能力。

技術(shù)研發(fā)人員：程皓,吳坤龍
受保護(hù)的技術(shù)使用者：深圳市時(shí)創(chuàng)意電子股份有限公司
技術(shù)研發(fā)日：20231222
技術(shù)公布日：2024/11/14