本文的實(shí)施例涉及用于執(zhí)行帶符號(hào)乘法和累加(mac)運(yùn)算的存儲(chǔ)器內(nèi)計(jì)算(imc)設(shè)備。此外，本文的實(shí)施例還涉及用于控制imc設(shè)備的對(duì)應(yīng)方法。

背景技術(shù)：

1、如已知的，存儲(chǔ)器內(nèi)計(jì)算(imc)設(shè)備使用存儲(chǔ)器陣列的存儲(chǔ)器單元格的具體布置來(lái)執(zhí)行數(shù)據(jù)的模擬精化。例如，imc設(shè)備被用于執(zhí)行乘法和累加(mac)運(yùn)算，該運(yùn)算例如用于實(shí)現(xiàn)自動(dòng)學(xué)習(xí)算法，諸如神經(jīng)網(wǎng)絡(luò)。

2、mac運(yùn)算提供輸出向量y＝y(tǒng)1,...,ym，作為將輸入向量x＝x1,...,xn與計(jì)算權(quán)重的向量或矩陣g相乘的結(jié)果，例如：

3、即：

4、

5、imc設(shè)備將計(jì)算權(quán)重gij存儲(chǔ)在存儲(chǔ)器的單元格中，并在單元格級(jí)別執(zhí)行乘法和加法運(yùn)算。

6、詳細(xì)地，對(duì)于輸出向量y的每個(gè)值yi，已知的imc設(shè)備生成指示相應(yīng)mac運(yùn)算的電流，即，并且包括具有將所述電流離散化的相應(yīng)模數(shù)轉(zhuǎn)換器(adc)的讀取電路。

7、imc設(shè)備允許避免在存儲(chǔ)器與精化(例如，處理)單元之間來(lái)回傳送數(shù)據(jù)。因此，imc設(shè)備的性能不受存儲(chǔ)器與精化單元之間數(shù)據(jù)傳送帶寬的限制，并且具有低能耗。

8、已知其中需要執(zhí)行帶符號(hào)mac運(yùn)算(即，其中輸入值x1，...，xn和/或計(jì)算權(quán)重gij可以為正值或負(fù)值的mac運(yùn)算)的應(yīng)用。因此，根據(jù)輸入值和計(jì)算權(quán)重的具體組合，輸出值y1，...，ym也可以為正值或負(fù)值。

9、認(rèn)識(shí)到用于執(zhí)行帶符號(hào)mac運(yùn)算的已知方法需要長(zhǎng)精化時(shí)間。因此，每秒可執(zhí)行的帶符號(hào)mac運(yùn)算的數(shù)量少。

10、本領(lǐng)域需要克服上述缺點(diǎn)。

技術(shù)實(shí)現(xiàn)思路

1、在實(shí)施例中，一種用于執(zhí)行乘法和累加(mac)運(yùn)算的存儲(chǔ)器內(nèi)計(jì)算(imc)設(shè)備被配置為接收指示多個(gè)輸入值的輸入信號(hào)(x)，每個(gè)輸入值具有相應(yīng)的符號(hào)和相應(yīng)的絕對(duì)值，并提供至少一個(gè)輸出信號(hào)。該設(shè)備包括：計(jì)算存儲(chǔ)器陣列，包括可耦合到位線的多個(gè)存儲(chǔ)器單元格組，每個(gè)存儲(chǔ)器單元格組被配置為存儲(chǔ)具有符號(hào)和絕對(duì)值的相應(yīng)的計(jì)算權(quán)重，每個(gè)存儲(chǔ)器單元格組包括可耦合到相應(yīng)正字線的正單元格子集和可耦合到相應(yīng)負(fù)字線的負(fù)單元格子集；以及行激活電路，被配置為接收輸入信號(hào)，并在具有精化持續(xù)時(shí)間的精化間隔期間對(duì)于每個(gè)輸入值向相應(yīng)的存儲(chǔ)器單元格組的正字線提供具有正激活持續(xù)時(shí)間的正激活信號(hào)并向相應(yīng)的存儲(chǔ)器單元格組的負(fù)字線提供具有負(fù)激活持續(xù)時(shí)間的負(fù)激活信號(hào)。因此，對(duì)于每個(gè)輸入值，相應(yīng)的正激活持續(xù)時(shí)間和相應(yīng)的負(fù)激活持續(xù)時(shí)間的線性組合等于精化持續(xù)時(shí)間，并且相應(yīng)的正激活持續(xù)時(shí)間與相應(yīng)的負(fù)激活持續(xù)時(shí)間之間的差值是相應(yīng)的輸入值的符號(hào)和絕對(duì)值的函數(shù)。

2、相應(yīng)的存儲(chǔ)器單元格組的正單元格子集被配置為由相應(yīng)的正激活信號(hào)激活，并且可編程為在被激活時(shí)有相應(yīng)的正單元格電流流過(guò)。相應(yīng)的存儲(chǔ)器單元格組的負(fù)單元格子集被配置為由相應(yīng)的負(fù)激活信號(hào)激活，并且可編程為在被激活時(shí)有負(fù)單元格電流流過(guò)。對(duì)于每個(gè)存儲(chǔ)器單元格組，相應(yīng)的正單元格電流和相應(yīng)的負(fù)單元格電流的線性組合等于總電流，并且相應(yīng)的正單元格電流與相應(yīng)的負(fù)單元格電流之間的差值是相應(yīng)的計(jì)算權(quán)重的符號(hào)和絕對(duì)值的函數(shù)。位線被配置為在精化間隔期間由位線電流流過(guò)，該位線電流是耦合到位線的存儲(chǔ)器單元格組的正單元格電流和負(fù)單元格電流的總和的函數(shù)。存儲(chǔ)器內(nèi)計(jì)算設(shè)備還包括可耦合到位線并被配置為對(duì)位線電流進(jìn)行采樣并作為響應(yīng)提供至少一個(gè)輸出信號(hào)的列精化電路。

3、在實(shí)施例中，存儲(chǔ)器內(nèi)計(jì)算(imc)設(shè)備執(zhí)行乘法和累加(mac)運(yùn)算。imc設(shè)備包括計(jì)算存儲(chǔ)器陣列，該計(jì)算存儲(chǔ)器陣列包括可耦合到位線的多個(gè)存儲(chǔ)器單元格組，每個(gè)存儲(chǔ)器單元格組被配置為存儲(chǔ)具有符號(hào)和絕對(duì)值的相應(yīng)的計(jì)算權(quán)重，每個(gè)存儲(chǔ)器單元格組包括可耦合到相應(yīng)正字線并被配置為由相應(yīng)正激活信號(hào)激活的正單元格子集，以及可耦合到相應(yīng)負(fù)字線并被配置為由相應(yīng)負(fù)激活信號(hào)激活的負(fù)單元格子集。用于控制imc設(shè)備的方法包括：對(duì)于每個(gè)存儲(chǔ)器單元格組，對(duì)相應(yīng)的正單元格子集進(jìn)行編程以響應(yīng)于正單元格子集的激活而使相應(yīng)的正單元格電流流過(guò)，并且對(duì)相應(yīng)的負(fù)單元格子集進(jìn)行編程以響應(yīng)于負(fù)單元格子集的激活而使相應(yīng)的負(fù)單元格電流流過(guò)，以便對(duì)于每個(gè)存儲(chǔ)器單元格組，相應(yīng)的正單元格電流和相應(yīng)的負(fù)單元格電流的線性組合等于總電流，并且相應(yīng)的正單元格電流與相應(yīng)的負(fù)單元格電流之間的差值是相應(yīng)的計(jì)算權(quán)重的符號(hào)和絕對(duì)值的函數(shù)。該方法還包括從行激活電路接收指示多個(gè)輸入值的輸入信號(hào)，每個(gè)輸入值具有相應(yīng)的符號(hào)和相應(yīng)的絕對(duì)值，并且作為響應(yīng)，在具有精化持續(xù)時(shí)間的精化間隔期間，對(duì)于每個(gè)輸入值，向相應(yīng)的存儲(chǔ)器單元格組的正字線提供具有正激活持續(xù)時(shí)間的正激活信號(hào)并且向相應(yīng)的存儲(chǔ)器單元格組的負(fù)字線提供具有負(fù)激活持續(xù)時(shí)間的負(fù)激活信號(hào)。因此，對(duì)于每個(gè)輸入值，相應(yīng)正激活持續(xù)時(shí)間和相應(yīng)負(fù)激活持續(xù)時(shí)間的線性組合等于精化持續(xù)時(shí)間，并且相應(yīng)正激活持續(xù)時(shí)間與相應(yīng)負(fù)激活持續(xù)時(shí)間之間的差值是相應(yīng)的輸入值的符號(hào)和絕對(duì)值的函數(shù)。該方法還包括將存儲(chǔ)器單元格組耦合到位線，使得在精化間隔期間，位線電流流過(guò)位線，該位線電流是耦合到位線的存儲(chǔ)器單元格組的正單元格電流和負(fù)單元格電流的總和的函數(shù)。該方法還包括由耦合到位線的列精化電路進(jìn)行的處理，該列精化電路對(duì)位線電流進(jìn)行采樣并作為響應(yīng)提供至少一個(gè)輸出信號(hào)。

技術(shù)特征：

1.一種用于執(zhí)行乘法和累加(mac)運(yùn)算的存儲(chǔ)器內(nèi)計(jì)算(imc)設(shè)備，包括：

2.根據(jù)權(quán)利要求1所述的imc設(shè)備，其中行激活電路被配置為對(duì)于每個(gè)輸入值提供相應(yīng)的正激活信號(hào)和相應(yīng)的負(fù)激活信號(hào)，使得相應(yīng)的正激活持續(xù)時(shí)間和相應(yīng)的負(fù)激活持續(xù)時(shí)間的總和等于精化持續(xù)時(shí)間。

3.根據(jù)權(quán)利要求1所述的imc設(shè)備，其中，對(duì)于每個(gè)輸入值，相應(yīng)的正激活持續(xù)時(shí)間與相應(yīng)的負(fù)激活持續(xù)時(shí)間之間的差值是相應(yīng)的輸入值的符號(hào)和絕對(duì)值的函數(shù)。

4.根據(jù)權(quán)利要求1所述的imc設(shè)備，其中，對(duì)于每個(gè)輸入值，相應(yīng)的正激活持續(xù)時(shí)間與相應(yīng)的負(fù)激活持續(xù)時(shí)間之間的差值的符號(hào)是相應(yīng)的輸入值的符號(hào)的函數(shù)并且不是相應(yīng)的輸入值的絕對(duì)值的函數(shù)。

5.根據(jù)權(quán)利要求1所述的imc設(shè)備，其中，對(duì)于每個(gè)輸入值，相應(yīng)的正激活持續(xù)時(shí)間與相應(yīng)的負(fù)激活持續(xù)時(shí)間之間的差值的絕對(duì)值是相應(yīng)的輸入值的符號(hào)和/或絕對(duì)值的函數(shù)。

6.根據(jù)權(quán)利要求1所述的imc設(shè)備，其中，對(duì)于每個(gè)輸入值，相應(yīng)的正激活持續(xù)時(shí)間與相應(yīng)的負(fù)激活持續(xù)時(shí)間之間的差值的絕對(duì)值是相應(yīng)的輸入值的絕對(duì)值的函數(shù)并且不是相應(yīng)的輸入值的符號(hào)的函數(shù)。

7.根據(jù)權(quán)利要求1所述的imc設(shè)備，其中，對(duì)于每個(gè)輸入值，相應(yīng)的正激活持續(xù)時(shí)間與相應(yīng)的負(fù)激活持續(xù)時(shí)間之間的差值是相應(yīng)的輸入值的單調(diào)函數(shù)。

8.根據(jù)權(quán)利要求1所述的imc設(shè)備，其中，對(duì)于每個(gè)輸入值，當(dāng)輸入值等于零時(shí)，正激活持續(xù)時(shí)間等于負(fù)激活持續(xù)時(shí)間。

9.根據(jù)權(quán)利要求1所述的imc設(shè)備，其中行激活電路包括：

10.根據(jù)權(quán)利要求9所述的imc設(shè)備，其中，對(duì)于每個(gè)輸入值，相應(yīng)的輸入到時(shí)間轉(zhuǎn)換器被配置為從精化間隔的起始時(shí)刻到精化間隔的起始時(shí)刻與結(jié)束時(shí)刻之間的相應(yīng)的切換時(shí)刻提供相應(yīng)的正激活信號(hào)和相應(yīng)的負(fù)激活信號(hào)中的一個(gè)，并且從相應(yīng)的切換時(shí)刻到精化間隔的結(jié)束時(shí)刻提供相應(yīng)的正激活信號(hào)和相應(yīng)的負(fù)激活信號(hào)中的另一個(gè)。

11.根據(jù)權(quán)利要求1所述的imc設(shè)備，其中列精化電路被配置為在精化間隔期間生成指示位線電流的積分的電荷信號(hào)，將電荷信號(hào)與參考電荷信號(hào)進(jìn)行比較，并根據(jù)所述比較確定乘法和累加運(yùn)算的結(jié)果的符號(hào)和絕對(duì)值；其中當(dāng)所有輸入值都為零時(shí)和/或當(dāng)由耦合到位線的存儲(chǔ)器單元格組存儲(chǔ)的所有計(jì)算權(quán)重都為零時(shí)，參考電荷信號(hào)指示在精化間隔期間在位線中流動(dòng)的電荷。

12.根據(jù)權(quán)利要求11所述的imc設(shè)備，還包括被配置為生成參考電荷信號(hào)的參考電路，所述參考電路包括：

13.根據(jù)權(quán)利要求1所述的imc設(shè)備，其中精化持續(xù)時(shí)間由imc設(shè)備的用戶在精化間隔的開(kāi)始之前設(shè)置。

14.根據(jù)權(quán)利要求1所述的imc設(shè)備，其中每個(gè)存儲(chǔ)器單元格組的正存儲(chǔ)器單元格和負(fù)存儲(chǔ)器單元格各自包括相應(yīng)的多級(jí)存儲(chǔ)器單元格，所述多級(jí)存儲(chǔ)器單元格被配置為編程在三個(gè)或更多個(gè)跨導(dǎo)級(jí)之一中。

15.根據(jù)權(quán)利要求1所述的imc設(shè)備，其中每個(gè)存儲(chǔ)器單元格組的正存儲(chǔ)器單元格和負(fù)存儲(chǔ)器單元格各自包括兩個(gè)相應(yīng)的兩級(jí)存儲(chǔ)器單元格，所述兩級(jí)存儲(chǔ)器單元格被配置為編程在兩個(gè)跨導(dǎo)級(jí)之一中。

16.根據(jù)權(quán)利要求1所述的imc設(shè)備，其中每個(gè)存儲(chǔ)器單元格組的正存儲(chǔ)器單元格和負(fù)存儲(chǔ)器單元格包括非易失性相變存儲(chǔ)器單元格；并且其中每個(gè)非易失性相變存儲(chǔ)器單元格具有電流路徑，所述電流路徑包括存儲(chǔ)元件和選擇元件并且在公共節(jié)點(diǎn)與參考電位節(jié)點(diǎn)之間延伸，每個(gè)正存儲(chǔ)器單元格的選擇元件被配置為響應(yīng)于正激活信號(hào)的接收而選擇性地閉合相應(yīng)的電流路徑，并且每個(gè)負(fù)存儲(chǔ)器單元格的選擇元件被配置為響應(yīng)于負(fù)激活信號(hào)的接收而選擇性地閉合相應(yīng)的電流路徑。

17.一種用于控制存儲(chǔ)器內(nèi)計(jì)算(imc)設(shè)備執(zhí)行乘法和累加(mac)運(yùn)算的方法，所述imc設(shè)備包括計(jì)算存儲(chǔ)器陣列，所述計(jì)算存儲(chǔ)器陣列包括耦合到位線的多個(gè)存儲(chǔ)器單元格組，所述方法包括：

18.根據(jù)權(quán)利要求17所述的方法，其中對(duì)每個(gè)存儲(chǔ)器單元格組進(jìn)行編程，使得相應(yīng)的正單元格電流與相應(yīng)的負(fù)單元格電流的總和等于總電流。

19.根據(jù)權(quán)利要求17所述的方法，其中，對(duì)于每個(gè)存儲(chǔ)器單元格組，相應(yīng)的正單元格電流與相應(yīng)的負(fù)單元格電流之間的差值的符號(hào)是相應(yīng)的計(jì)算權(quán)重的符號(hào)和/或絕對(duì)值的函數(shù)。

20.根據(jù)權(quán)利要求17所述的方法，其中，對(duì)于每個(gè)存儲(chǔ)器單元格組，相應(yīng)的正單元格電流與相應(yīng)的負(fù)單元格電流之間的差值的符號(hào)是相應(yīng)的計(jì)算權(quán)重的符號(hào)的函數(shù)并且不是相應(yīng)的計(jì)算權(quán)重的絕對(duì)值的函數(shù)。

21.根據(jù)權(quán)利要求17所述的方法，其中，對(duì)于每個(gè)存儲(chǔ)器單元格組，相應(yīng)的正單元格電流與相應(yīng)的負(fù)單元格電流之間的差值的絕對(duì)值是相應(yīng)的計(jì)算權(quán)重的符號(hào)和/或絕對(duì)值的函數(shù)。

22.根據(jù)權(quán)利要求17所述的方法，其中，對(duì)于每個(gè)存儲(chǔ)器單元格組，相應(yīng)的正單元格電流與相應(yīng)的負(fù)單元格電流之間的差值的絕對(duì)值是相應(yīng)的計(jì)算權(quán)重的絕對(duì)值的函數(shù)并且不是相應(yīng)的計(jì)算權(quán)重的符號(hào)的函數(shù)。

23.根據(jù)權(quán)利要求17所述的方法，其中，對(duì)于每個(gè)存儲(chǔ)器單元格組，相應(yīng)的正單元格電流與相應(yīng)的負(fù)單元格電流之間的差值是相應(yīng)的計(jì)算權(quán)重的單調(diào)函數(shù)。

24.根據(jù)權(quán)利要求17所述的方法，其中，對(duì)于每個(gè)存儲(chǔ)器單元格組，當(dāng)相應(yīng)的計(jì)算權(quán)重等于零時(shí)，相應(yīng)的正單元格電流等于相應(yīng)的負(fù)單元格電流。

技術(shù)總結(jié)
本公開(kāi)涉及用于執(zhí)行帶符號(hào)MAC運(yùn)算的存儲(chǔ)器內(nèi)計(jì)算設(shè)備。一種存儲(chǔ)器內(nèi)計(jì)算設(shè)備執(zhí)行乘法和累加(MAC)運(yùn)算。計(jì)算陣列包括耦合到位線的存儲(chǔ)器單元格組，每組存儲(chǔ)計(jì)算權(quán)重并且具有流過(guò)正單元格電流的正單元格和流過(guò)負(fù)單元格電流的負(fù)單元格，正單元格電流和負(fù)單元格電流是總電流以及相應(yīng)的計(jì)算權(quán)重的符號(hào)和絕對(duì)值的函數(shù)。行激活電路接收輸入信號(hào)，并在精化間隔期間對(duì)于每個(gè)輸入值提供具有正激活持續(xù)時(shí)間的正激活信號(hào)和具有負(fù)激活持續(xù)時(shí)間的負(fù)激活信號(hào)，所述持續(xù)時(shí)間是精化持續(xù)時(shí)間以及相應(yīng)的輸入值的符號(hào)和絕對(duì)值的函數(shù)。列精化電路對(duì)位線電流進(jìn)行采樣并響應(yīng)于此而提供至少一個(gè)輸出信號(hào)。

技術(shù)研發(fā)人員：M·卡瑞西米,M·帕索提,R·祖爾拉
受保護(hù)的技術(shù)使用者：意法半導(dǎo)體國(guó)際公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/10