本申請涉及波形發(fā)生器，特別涉及一種總線信號輸出方法。

背景技術(shù)：

1、在電子測試和信號生成領(lǐng)域，任意波形信號發(fā)生器(awg)發(fā)揮著重要作用。然而，當(dāng)涉及到模擬和測試復(fù)雜的通信協(xié)議時，任意波形發(fā)生器存在以下幾個方面的缺陷：

2、第一、協(xié)議信號生成的復(fù)雜性和局限性。具體地，手動波形設(shè)計(jì)繁瑣：對于復(fù)雜的通信協(xié)議信號，用戶必須對總線協(xié)議的所有細(xì)節(jié)非常熟悉，并且需要手動實(shí)現(xiàn)協(xié)議中的各種時序和邏輯要求。這對于千變?nèi)f化的通信信號來說，這種方法幾乎是不可行的。錯誤信號的生成困難：要生成協(xié)議中的特定錯誤信號，如can協(xié)議中的位填充錯誤、crc錯誤，以及l(fā)in協(xié)議中的同步錯誤、校驗(yàn)和錯，用戶必須精確地構(gòu)建出這些錯誤情況的波形，這在awg上非常困難。

3、第二、實(shí)時信號生成和動態(tài)調(diào)整能力不足。具體地，awg生成的信號通常是預(yù)先定義并加載到設(shè)備中的波形文件，一旦波形加載完成，在信號輸出過程中很難進(jìn)行動態(tài)調(diào)整和實(shí)時交互。對于需要實(shí)時響應(yīng)和交互的測試場景，如總線信號的通信速度、實(shí)時錯誤等動態(tài)變化方面。awg輸出的波形需要重新配置波形數(shù)據(jù)，這對于需要頻繁調(diào)整測試條件的場景來說非常不便。

4、需要說明的是，在上述背景技術(shù)部分公開的信息僅用于加強(qiáng)對本公開的背景的理解，因此可以包括不構(gòu)成本領(lǐng)域普通技術(shù)人員已知的現(xiàn)有技術(shù)的信息。

5、申請內(nèi)容

6、鑒于以上技術(shù)問題中的至少一項(xiàng)，本申請?zhí)峁┮环N總線信號輸出方法，解決了任意波形發(fā)生器在協(xié)議信號生成的復(fù)雜性與局限性的問題。

7、本申請實(shí)施例提供一種總線信號輸出方法，應(yīng)用于具有fpga的波形發(fā)生器中，包括：

8、獲取輸入數(shù)據(jù)及設(shè)定信息，設(shè)定信息包括通信協(xié)議及基礎(chǔ)參數(shù)，通信協(xié)議、基礎(chǔ)參數(shù)均為預(yù)先配置在波形發(fā)生器中；

9、根據(jù)通信協(xié)議及基礎(chǔ)參數(shù)，對輸入數(shù)據(jù)進(jìn)行編碼，生成命令字；

10、根據(jù)通信協(xié)議，將命令字發(fā)送至fpga解碼，生成輸出信號。

11、上述技術(shù)方案中的一個技術(shù)方案至少具有如下優(yōu)點(diǎn)或有益效果之一：本方法能夠克服任意波形信號發(fā)生器在復(fù)雜通信協(xié)議測試中的不足，提高信號生成與調(diào)整的效率，還增強(qiáng)測試的靈活性與準(zhǔn)確性，適用于多種應(yīng)用場景的復(fù)雜協(xié)議測試需求。

12、在一些可能的實(shí)現(xiàn)方式中，對輸入數(shù)據(jù)進(jìn)行編碼，包括：

13、根據(jù)通信協(xié)議，并基于對應(yīng)信息，對輸入數(shù)據(jù)進(jìn)行編碼；其中，對應(yīng)信息為通信協(xié)議與編碼方式的映射關(guān)系。

14、在一些可能的實(shí)現(xiàn)方式中，通信協(xié)議包括：通用異步收發(fā)器、集成電路間通信、串行外圍設(shè)備接口、控制器局域網(wǎng)、可變速率控制器局域網(wǎng)、局域互連網(wǎng)絡(luò)、單邊半字節(jié)傳輸、數(shù)字音頻接口、數(shù)字式信息傳輸協(xié)議及通用串行總線。

15、在一些可能的實(shí)現(xiàn)方式中，編碼方式包括：不歸零編碼、反向不歸零編碼、雙極性歸零編碼及曼徹斯特編碼。

16、在一些可能的實(shí)現(xiàn)方式中，命令字為四通道命令字。

17、在一些可能的實(shí)現(xiàn)方式中，每一通道命令字包括依次定義的總線模式部分、波特率部分、有效比特位總數(shù)部分、幀間隔時間部分、第一有效比特編碼部分及第二有效比特編碼部分。

18、在一些可能的實(shí)現(xiàn)方式中，fpga包括：四個寄存單元；

19、波形發(fā)生器還包括：

20、時鐘模塊，用于為fpga提供100mhz的時鐘頻率；

21、命令字接收模塊，由于接收命令字，并將命令字的每一個字節(jié)數(shù)據(jù)依次輸入至四個寄存單元中。

22、在一些可能的實(shí)現(xiàn)方式中，命令字接收模塊包括：命令字寄存器及命令字字節(jié)累加器；

23、命令字寄存器每接收一個字節(jié)數(shù)據(jù)，命令字字節(jié)累加器累加1，并根據(jù)命令字字節(jié)累加器的值，將命令字寄存器接收的字節(jié)數(shù)據(jù)依次存入寄存單元中。

24、在一些可能的實(shí)現(xiàn)方式中，每一寄存單元包括：總線模式寄存器、波特率寄存器、有效比特位總數(shù)寄存器、幀間隔寄存器、第一有效比特位寄存器及第二有效比特位寄存器；

25、在一些可能的實(shí)現(xiàn)方式中，波形發(fā)生器中還包括：數(shù)模轉(zhuǎn)換器；

26、將命令字發(fā)送至fpga解碼，生成輸出信號，包括：

27、命令字發(fā)送至fpga解碼，生成控制信號；

28、根據(jù)控制信號，并通過數(shù)模轉(zhuǎn)換器轉(zhuǎn)換成輸出信號。

29、下面結(jié)合附圖與實(shí)施例，對本申請進(jìn)一步說明。

技術(shù)實(shí)現(xiàn)思路

技術(shù)特征：

1.一種總線信號輸出方法，應(yīng)用于具有fpga的波形發(fā)生器中，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述總線信號輸出方法，其特征在于，所述對所述輸入數(shù)據(jù)進(jìn)行編碼，包括：

3.根據(jù)權(quán)利要求2所述總線信號輸出方法，其特征在于，所述通信協(xié)議包括：通用異步收發(fā)器、集成電路間通信、串行外圍設(shè)備接口、控制器局域網(wǎng)、可變速率控制器局域網(wǎng)、局域互連網(wǎng)絡(luò)、單邊半字節(jié)傳輸、數(shù)字音頻接口、數(shù)字式信息傳輸協(xié)議及通用串行總線。

4.根據(jù)權(quán)利要求2所述總線信號輸出方法，其特征在于，所述編碼方式包括：不歸零編碼、反向不歸零編碼、雙極性歸零編碼及曼徹斯特編碼。

5.根據(jù)權(quán)利要求1所述總線信號輸出方法，其特征在于，所述命令字為四通道命令字。

6.根據(jù)權(quán)利要求5所述總線信號輸出方法，其特征在于，每一通道命令字包括依次定義的總線模式部分、波特率部分、有效比特位總數(shù)部分、幀間隔時間部分、第一有效比特編碼部分及第二有效比特編碼部分。

7.根據(jù)權(quán)利要求1所述總線信號輸出方法，其特征在于，所述fpga包括：四個寄存單元；

8.根據(jù)權(quán)利要求7所述總線信號輸出方法，其特征在于，所述命令字接收模塊包括：命令字寄存器及命令字字節(jié)累加器；

9.根據(jù)權(quán)利要求7所述總線信號輸出方法，其特征在于，每一所述寄存單元包括：總線模式寄存器、波特率寄存器、有效比特位總數(shù)寄存器、幀間隔寄存器、第一有效比特位寄存器及第二有效比特位寄存器。

10.根據(jù)權(quán)利要求1所述總線信號輸出方法，其特征在于，所述波形發(fā)生器中還包括：數(shù)模轉(zhuǎn)換器；

技術(shù)總結(jié)
本申請屬于波形發(fā)生器技術(shù)領(lǐng)域，尤其涉及一種總線信號輸出方法，應(yīng)用于具有FPGA的波形發(fā)生器中，包括：獲取輸入數(shù)據(jù)及設(shè)定信息，設(shè)定信息包括通信協(xié)議及基礎(chǔ)參數(shù)，通信協(xié)議、基礎(chǔ)參數(shù)均為預(yù)先配置在波形發(fā)生器中；根據(jù)通信協(xié)議及基礎(chǔ)參數(shù)，對輸入數(shù)據(jù)進(jìn)行編碼，生成命令字；根據(jù)通信協(xié)議，將命令字發(fā)送至FPGA解碼，生成輸出信號。本方法能夠克服任意波形信號發(fā)生器在復(fù)雜通信協(xié)議測試中的不足，提高信號生成與調(diào)整的效率，還增強(qiáng)測試的靈活性與準(zhǔn)確性，適用于多種應(yīng)用場景的復(fù)雜協(xié)議測試需求。

技術(shù)研發(fā)人員：陳剛,吳黎明,曾秋平,農(nóng)金南
受保護(hù)的技術(shù)使用者：優(yōu)利德科技（中國）股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/10