本發(fā)明涉及芯片，尤其涉及一種基于網(wǎng)表層次結(jié)構(gòu)的連接關(guān)系查詢方法、電子設(shè)備和介質(zhì)。

背景技術(shù)：

1、在芯片設(shè)計(jì)的rtl(register?transfer?level)代碼經(jīng)過綜合獲得網(wǎng)表數(shù)據(jù)后，通常需要通過跟蹤網(wǎng)表中點(diǎn)與點(diǎn)間的邏輯連接關(guān)系來驗(yàn)證設(shè)計(jì)和綜合的準(zhǔn)確性。但是隨著芯片工藝的進(jìn)步，芯片設(shè)計(jì)的復(fù)雜度也呈幾何倍數(shù)增加，網(wǎng)表中的節(jié)點(diǎn)數(shù)量爆發(fā)式增長，eda(electronicdesign?automation)查詢點(diǎn)與點(diǎn)間邏輯連接關(guān)系的性能需求也變得尤為重要。現(xiàn)有技術(shù)中需要遍歷所有可能與需要查詢的目標(biāo)節(jié)點(diǎn)有連接關(guān)系的節(jié)點(diǎn)，來確定目標(biāo)節(jié)點(diǎn)之間的連接關(guān)系，需要查詢大量的數(shù)據(jù)，查詢效率低。由此可知，如何提高網(wǎng)表中連接關(guān)系的查詢效率成為亟待解決的技術(shù)問題。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明目的在于，提供一種基于網(wǎng)表層次結(jié)構(gòu)的連接關(guān)系查詢方法、電子設(shè)備和介質(zhì)，提高了網(wǎng)表中連接關(guān)系的查詢效率。

2、根據(jù)本發(fā)明第一方面，提供了一種基于網(wǎng)表層次結(jié)構(gòu)的連接關(guān)系查詢方法，包括：

3、步驟s1、獲取網(wǎng)表中第一目標(biāo)端口在被測設(shè)計(jì)dut中的實(shí)例對象a1以及第二目標(biāo)端口在被測設(shè)計(jì)dut下的實(shí)例對象a2；

4、步驟s2、判斷dut中是否存在a1和a2的候選連接路徑，若存在，則執(zhí)行步驟s3，否則，執(zhí)行步驟s7；

5、步驟s3、基于a1和a2的第x條候選路徑lx生成對應(yīng)的候選端口組集合{(p1x,q1x),(p2x,q2x),...,(pix,qix),...,(pg(x)x,qg(x)x)}；

6、其中，(pix,qix)為lx對應(yīng)的第i個(gè)候選端口組，i的取值范圍為1到g(x)，g(x)為lx對應(yīng)的候選端口組總數(shù)，pix為第i個(gè)候選端口組中的第一個(gè)端口，qix為第i個(gè)候選端口組中的第二個(gè)端口，pix,qix均在lx上，且pix,qix均屬于被測設(shè)計(jì)dut中的同一個(gè)實(shí)例對象mix；

7、(p1x,q1x)對應(yīng)的mix為a1，若第一目標(biāo)端口不是a1的端口，則p1x為第一目標(biāo)端口所在的a1的子模塊的端口，q1x為a1的端口，否則，p1x＝q1x＝第一目標(biāo)端口；

8、(pg(x)x,qg(x)x)對應(yīng)的mix為a2，若第二目標(biāo)端口不是a2的端口，則qg(x)x為第二目標(biāo)端口所在的a2的子模塊的端口，pg(x)x為a2的端口，否則pg(x)x＝qg(x)x＝第二目標(biāo)端口；

9、當(dāng)i＝2,3,...,g(x)-1時(shí)，pi、qi均為mix的端口；

10、步驟s4、遍歷lx對應(yīng)的候選端口組集合，判斷(pix,qix)在mix中是否存在連通路徑，若lx對應(yīng)的每一組(pix,qix)在mix中均存在連通路徑，則執(zhí)行步驟s5，否則，執(zhí)行步驟s7；

11、步驟s5、判斷第一目標(biāo)端口和p1x是否連通，第二目標(biāo)端口和qg(x)x是否連通，若第一目標(biāo)端口和p1x連通且第二目標(biāo)端口和qg(x)x連通，則執(zhí)行步驟s6，否則，執(zhí)行步驟s7；

12、步驟s6、將第一目標(biāo)端口至p1x、lx、第二目標(biāo)端口至qg(x)x拼接起來的路徑確定為第一目標(biāo)端口和第二目標(biāo)端口的連通路徑，結(jié)束流程；

13、步驟s7、確定第一目標(biāo)端口和第二目標(biāo)端口之間不存在連通路徑。

14、根據(jù)本發(fā)明第二方面，提供一種電子設(shè)備，包括：至少一個(gè)處理器；以及，與所述至少一個(gè)處理器通信連接的存儲器；其中，所述存儲器存儲有可被所述至少一個(gè)處理器執(zhí)行的指令，所述指令被設(shè)置為用于執(zhí)行本發(fā)明第一方面所述的方法。

15、根據(jù)本發(fā)明第三方面，提供一種計(jì)算機(jī)可讀存儲介質(zhì)，存儲有計(jì)算機(jī)可執(zhí)行指令，所述計(jì)算機(jī)指令用于執(zhí)行本發(fā)明第一方面所述的方法。

16、本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。借由上述技術(shù)方案，本發(fā)明提供的一種基于網(wǎng)表層次結(jié)構(gòu)的連接關(guān)系查詢方法、電子設(shè)備和介質(zhì)可達(dá)到相當(dāng)?shù)募夹g(shù)進(jìn)步性及實(shí)用性，并具有產(chǎn)業(yè)上的廣泛利用價(jià)值，其至少具有以下有益效果：

17、本發(fā)明能夠基于網(wǎng)表層次結(jié)構(gòu)查詢兩個(gè)節(jié)點(diǎn)之間的連接關(guān)系，大幅減少所需遍歷的節(jié)點(diǎn)數(shù)，提高了兩個(gè)節(jié)點(diǎn)之間連接關(guān)系的查詢速度，進(jìn)而提高了網(wǎng)表中連接關(guān)系的查詢效率。

技術(shù)特征：

1.一種基于網(wǎng)表層次結(jié)構(gòu)的連接關(guān)系查詢方法，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，

5.根據(jù)權(quán)利要求3所述的方法，其特征在于，

6.根據(jù)權(quán)利要求2所述的方法，其特征在于，

7.根據(jù)權(quán)利要求6所述的方法，其特征在于，

8.根據(jù)權(quán)利要求7所述的方法，其特征在于，

9.一種電子設(shè)備，其特征在于，包括：

10.一種計(jì)算機(jī)可讀存儲介質(zhì)，其特征在于，存儲有計(jì)算機(jī)可執(zhí)行指令，所述計(jì)算機(jī)可執(zhí)行指令用于執(zhí)行前述權(quán)利要求1-8中任一項(xiàng)所述的方法。

技術(shù)總結(jié)
本發(fā)明涉及芯片技術(shù)領(lǐng)域，尤其涉及一種基于網(wǎng)表層次結(jié)構(gòu)的連接關(guān)系查詢方法、電子設(shè)備和介質(zhì)，方法包括S1、獲取網(wǎng)表中第一目標(biāo)端口在被測設(shè)計(jì)DUT中的實(shí)例對象A1以及第二目標(biāo)端口在被測設(shè)計(jì)DUT下的實(shí)例對象A2；S2、判斷DUT中是否存在A1和A2的候選連接路徑，若存在，則執(zhí)行S3，否則，執(zhí)行S6；S3、生成L<subgt;x</subgt;的候選端口組集合；步驟S4、若L<subgt;x</subgt;對應(yīng)的每一組(P<subgt;i</subgt;<supgt;x</supgt;,Q<subgt;i</subgt;<supgt;x</supgt;)在M<subgt;i</subgt;<supgt;x</supgt;中均存在連通路徑，則執(zhí)行S5，否則，執(zhí)行S6；步驟S5、若第一目標(biāo)端口和P<subgt;1</subgt;<supgt;x</supgt;連通且第二目標(biāo)端口和Q<subgt;g(x)</subgt;<supgt;x</supgt;連通，則生成連通路徑，否則，執(zhí)行S6；S6、確定不存在連通路徑。本發(fā)明提高了網(wǎng)表中連接關(guān)系的查詢效率。

技術(shù)研發(fā)人員：黃奕
受保護(hù)的技術(shù)使用者：成都融見軟件科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/31