本發(fā)明涉及芯片測(cè)試，具體而言，涉及一種soc芯片的驗(yàn)證方法和soc芯片驗(yàn)證系統(tǒng)、電子設(shè)備以及非瞬時(shí)性計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。

背景技術(shù)：

1、soc芯片是一種采用集成式設(shè)計(jì)思路產(chǎn)生的集成電路芯片，在soc芯片上集成有完成系統(tǒng)核心功能所需的系統(tǒng)關(guān)鍵部件。隨著開源cpu指令集架構(gòu)的快速發(fā)展，soc芯片的應(yīng)用場(chǎng)景越來越多，其生態(tài)也越來越好。

2、隨著cpu指令集架構(gòu)的設(shè)計(jì)復(fù)雜度越來越高，其驗(yàn)證的復(fù)雜度也越來越高，且驗(yàn)證時(shí)需要同時(shí)兼顧動(dòng)態(tài)和靜態(tài)驗(yàn)證。傳統(tǒng)的soc芯片驗(yàn)證方法一般采用uvm(universalverification?methodolody，通用驗(yàn)證方法學(xué))，在動(dòng)態(tài)驗(yàn)證cpu指令集時(shí)，在輸入執(zhí)行指令后，soc芯片根據(jù)指令進(jìn)行pipeline?stages的處理，在每條指令處理完成后，利用計(jì)分板(scoreboard)實(shí)時(shí)檢測(cè)每條指令的輸出結(jié)果。計(jì)分板通過比對(duì)cpu指令輸出的結(jié)果和參考模型的輸出結(jié)果進(jìn)行比對(duì)，以確定cpu的指令輸出是否正確，實(shí)現(xiàn)對(duì)soc芯片驗(yàn)證的目的。

3、在傳統(tǒng)的芯片驗(yàn)證結(jié)果比對(duì)技術(shù)當(dāng)中，uvm的整個(gè)驗(yàn)證過程包括build(編譯)，run(運(yùn)行)和clean-up(清除)3個(gè)階段。在現(xiàn)有技術(shù)中，動(dòng)態(tài)驗(yàn)證soc芯片主要run階段中執(zhí)行，由于run階段仿真時(shí)間很長(zhǎng)，貫穿整個(gè)芯片的驗(yàn)證時(shí)間。因此，每個(gè)結(jié)果比對(duì)的檢查會(huì)讓計(jì)分板的緩存比較大，結(jié)構(gòu)比較復(fù)雜，運(yùn)行時(shí)間比較慢。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明旨在提出一種soc芯片的驗(yàn)證方法和soc芯片驗(yàn)證系統(tǒng)、電子設(shè)備以及非瞬時(shí)性計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，以解決在對(duì)soc芯片進(jìn)行驗(yàn)證時(shí)對(duì)計(jì)分板的內(nèi)存空間占用大以及結(jié)構(gòu)要求復(fù)雜的問題。

2、根據(jù)本發(fā)明的一方面，提出一種soc芯片的驗(yàn)證方法，所述驗(yàn)證方法用于soc芯片驗(yàn)證系統(tǒng)，包括響應(yīng)于用例激勵(lì)的輸入指令，將所述用例激勵(lì)輸入至待驗(yàn)證的soc芯片；記錄所述soc芯片執(zhí)行所述用例激勵(lì)的芯片執(zhí)行過程信息和芯片執(zhí)行結(jié)果；利用記錄的所述芯片執(zhí)行過程信息和所述芯片執(zhí)行結(jié)果對(duì)所述soc芯片進(jìn)行驗(yàn)證。

3、根據(jù)一些實(shí)施例，記錄的所述芯片執(zhí)行過程信息包括所述soc芯片執(zhí)行所述用例激勵(lì)時(shí)的cpu指令或所述soc芯片執(zhí)行所述用例激勵(lì)時(shí)的cpu指令的索引值。

4、根據(jù)一些實(shí)施例，所述soc芯片驗(yàn)證系統(tǒng)包括c標(biāo)準(zhǔn)模塊，在利用記錄的所述芯片執(zhí)行過程信息和所述芯片執(zhí)行結(jié)果對(duì)所述soc芯片進(jìn)行驗(yàn)證之前，所述驗(yàn)證方法還包括向所述c標(biāo)準(zhǔn)模塊輸入所述用例激勵(lì)；記錄所述c標(biāo)準(zhǔn)模塊執(zhí)行所述用例激勵(lì)的標(biāo)準(zhǔn)執(zhí)行過程信息和標(biāo)準(zhǔn)執(zhí)行結(jié)果。

5、根據(jù)一些實(shí)施例，利用記錄的所述芯片執(zhí)行過程信息和所述芯片執(zhí)行結(jié)果對(duì)所述soc芯片進(jìn)行驗(yàn)證，包括比較所述芯片執(zhí)行過程信息和所述標(biāo)準(zhǔn)執(zhí)行過程信息；比較所述芯片執(zhí)行結(jié)果和所述標(biāo)準(zhǔn)執(zhí)行結(jié)果；在所述芯片執(zhí)行過程信息和所述標(biāo)準(zhǔn)執(zhí)行過程信息相同且所述芯片執(zhí)行結(jié)果和所述標(biāo)準(zhǔn)執(zhí)行結(jié)果相同的情況下，確定所述soc芯片驗(yàn)證通過；否則，確定所述soc芯片驗(yàn)證不通過。

6、根據(jù)一些實(shí)施例，所述soc芯片驗(yàn)證系統(tǒng)包括計(jì)分板，利用記錄的所述芯片執(zhí)行過程信息和所述芯片執(zhí)行結(jié)果對(duì)所述soc芯片進(jìn)行驗(yàn)證，包括通過所述計(jì)分板，利用所述芯片執(zhí)行過程信息和所述芯片執(zhí)行結(jié)果對(duì)所述soc芯片進(jìn)行驗(yàn)證。

7、根據(jù)本發(fā)明的一方面，提出一種soc芯片驗(yàn)證系統(tǒng)，包括輸入模塊，配置為接收用例激勵(lì)，并將所述用例激勵(lì)輸入至待驗(yàn)證的soc芯片；記錄模塊，配置為記錄所述soc芯片執(zhí)行所述用例激勵(lì)的芯片執(zhí)行過程信息和芯片執(zhí)行結(jié)果；驗(yàn)證模塊，配置為利用記錄的所述芯片執(zhí)行過程信息和所述芯片執(zhí)行結(jié)果對(duì)所述soc芯片進(jìn)行驗(yàn)證。

8、根據(jù)一些實(shí)施例，soc芯片驗(yàn)證系統(tǒng)還包括c標(biāo)準(zhǔn)模塊，配置為從所述輸入模塊接收并執(zhí)行所述用例激勵(lì)，所述記錄模塊進(jìn)一步配置為記錄所述c標(biāo)準(zhǔn)模塊執(zhí)行所述用例激勵(lì)的標(biāo)準(zhǔn)執(zhí)行過程信息和標(biāo)準(zhǔn)執(zhí)行結(jié)果。

9、根據(jù)一些實(shí)施例，所述驗(yàn)證模塊進(jìn)一步配置為比較所述芯片執(zhí)行過程信息和所述標(biāo)準(zhǔn)執(zhí)行過程信息；比較所述芯片執(zhí)行結(jié)果和所述標(biāo)準(zhǔn)執(zhí)行結(jié)果；在所述芯片執(zhí)行過程信息和所述標(biāo)準(zhǔn)執(zhí)行過程信息相同且所述芯片執(zhí)行結(jié)果和所述標(biāo)準(zhǔn)執(zhí)行結(jié)果相同的情況下，確定所述soc芯片驗(yàn)證通過；否則，確定所述soc芯片驗(yàn)證不通過。

10、根據(jù)本發(fā)明的一方面，提出一種電子設(shè)備，其包括：處理器；以及存儲(chǔ)器，存儲(chǔ)有計(jì)算機(jī)程序，當(dāng)所述計(jì)算機(jī)程序被所述處理器執(zhí)行時(shí)，使得所述處理器執(zhí)行如前任一實(shí)施例所述的驗(yàn)證方法。

11、根據(jù)本發(fā)明的一方面，提出一種非瞬時(shí)性計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)可讀指令，當(dāng)所述指令被處理器執(zhí)行時(shí)，使得所述處理器執(zhí)行如前任一實(shí)施例所述的驗(yàn)證方法。

12、根據(jù)本發(fā)明的實(shí)施例，在soc芯片動(dòng)態(tài)執(zhí)行輸入指令的過程中，僅記錄執(zhí)行的cpu指令或cpu指令索引以及執(zhí)行結(jié)果，而不進(jìn)行實(shí)時(shí)比對(duì)；待soc芯片執(zhí)行完所有指令后，再根據(jù)存儲(chǔ)的cpu指令或cpu指令索引以及執(zhí)行結(jié)果對(duì)soc芯片的正確性進(jìn)行驗(yàn)證。整個(gè)驗(yàn)證過程，不僅減少了對(duì)內(nèi)存的占用，且加快了仿真速度。

13、應(yīng)當(dāng)理解的是，以上的一般描述和后文的細(xì)節(jié)描述僅是示例性的，并不能限制本發(fā)明。

技術(shù)特征：

1.一種soc芯片的驗(yàn)證方法，其特征在于，所述驗(yàn)證方法用于soc芯片驗(yàn)證系統(tǒng)，包括：

2.根據(jù)權(quán)利要求1所述的驗(yàn)證方法，其特征在于，記錄的所述芯片執(zhí)行過程信息包括所述soc芯片執(zhí)行所述用例激勵(lì)時(shí)的cpu指令或所述soc芯片執(zhí)行所述用例激勵(lì)時(shí)的cpu指令的索引值。

3.根據(jù)權(quán)利要求2所述的驗(yàn)證方法，其特征在于，所述soc芯片驗(yàn)證系統(tǒng)包括c標(biāo)準(zhǔn)模塊，在利用記錄的所述芯片執(zhí)行過程信息和所述芯片執(zhí)行結(jié)果對(duì)所述soc芯片進(jìn)行驗(yàn)證之前，所述驗(yàn)證方法還包括：

4.根據(jù)權(quán)利要求4所述的驗(yàn)證方法，其特征在于，利用記錄的所述芯片執(zhí)行過程信息和所述芯片執(zhí)行結(jié)果對(duì)所述soc芯片進(jìn)行驗(yàn)證，包括：

5.根據(jù)權(quán)利要求1所述的驗(yàn)證方法，其特征在于，所述soc芯片驗(yàn)證系統(tǒng)包括計(jì)分板，利用記錄的所述芯片執(zhí)行過程信息和所述芯片執(zhí)行結(jié)果對(duì)所述soc芯片進(jìn)行驗(yàn)證，包括：

6.一種soc芯片驗(yàn)證系統(tǒng)，其特征在于，包括：

7.根據(jù)權(quán)利要求7所述的soc芯片驗(yàn)證系統(tǒng)，其特征在于，還包括：

8.根據(jù)權(quán)利要求8所述的soc芯片驗(yàn)證系統(tǒng)，其特征在于，所述驗(yàn)證模塊進(jìn)一步配置為：

9.一種電子設(shè)備，包括：

10.一種非瞬時(shí)性計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)可讀指令，當(dāng)所述指令被處理器執(zhí)行時(shí)，使得所述處理器執(zhí)行如權(quán)利要求1-6中任一項(xiàng)所述的驗(yàn)證方法。

技術(shù)總結(jié)
本發(fā)明提出一種SoC芯片的驗(yàn)證方法和SoC芯片驗(yàn)證系統(tǒng)、電子設(shè)備以及非瞬時(shí)性計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，驗(yàn)證方法用于SoC芯片驗(yàn)證系統(tǒng)，驗(yàn)證方法包括響應(yīng)于用例激勵(lì)的輸入指令，將用例激勵(lì)輸入至待驗(yàn)證的SoC芯片；記錄所述SoC芯片執(zhí)行所述用例激勵(lì)的芯片執(zhí)行過程信息和芯片執(zhí)行結(jié)果；利用記錄的所述芯片執(zhí)行過程信息和所述芯片執(zhí)行結(jié)果對(duì)所述SoC芯片進(jìn)行驗(yàn)證。根據(jù)本發(fā)明的實(shí)施例，在SoC芯片動(dòng)態(tài)執(zhí)行輸入指令的過程中，僅記錄執(zhí)行的CPU指令或CPU指令索引以及執(zhí)行結(jié)果，而不進(jìn)行實(shí)時(shí)比對(duì)；待SoC芯片執(zhí)行完所有指令后，再根據(jù)存儲(chǔ)的CPU指令或CPU指令索引以及執(zhí)行結(jié)果對(duì)SoC芯片的正確性進(jìn)行驗(yàn)證，不僅減少了對(duì)內(nèi)存的占用，且加快了仿真速度。

技術(shù)研發(fā)人員：李遠(yuǎn)超,蔡權(quán)雄,牛昕宇
受保護(hù)的技術(shù)使用者：深圳鯤云信息科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/10