本發(fā)明涉及服務(wù)器，特別是涉及一種通用輸入輸出端口電路及基于電路的通信方法、裝置、電子設(shè)備及存儲介質(zhì)。

背景技術(shù)：

1、處理器通常有很多對外接口，比如高速線、iic(inter-integrated?circuit，集成電路)總線、串口、spi(serial?peripheral?lnterface，串行外圍設(shè)備接口)、jtag(jointtest?action?group，聯(lián)合測試行動組)。除了特殊功能的接口外，最常見的就是gpio(通用輸入輸出端口，general?purpose?input?output)，這類引腳比較靈活，可以配置成輸入或輸出引腳，通常，如果將gpio配置成輸入引腳，處理器可以使用其采集外部器件的信息，比如開關(guān)狀態(tài)、復(fù)位或者中斷信息等等。如果將gpio配置成輸出引腳，處理器可以使用其控制外部器件工作，比如控制led(light?emitting?diode，發(fā)光二極管)燈、外部器件的復(fù)位等等。

2、常見的處理器的gpio作為輸入引腳的電路設(shè)計(jì)如圖1所示，其將外部器件的gpio直接連接到處理器的gpio，這種設(shè)計(jì)比較簡單直接，但是當(dāng)所需要的輸入引腳比較多的時(shí)候，處理器的gpio資源可能不夠用。此外，這種直連電路存在漏電問題，一部分器件的上電時(shí)序早于處理器，電壓就會漏到處理器中，可能導(dǎo)致處理器工作異常。

技術(shù)實(shí)現(xiàn)思路

1、鑒于上述問題，提出了本發(fā)明實(shí)施例以便提供一種克服上述問題或者至少部分地解決上述問題的一種通用輸入輸出端口電路及基于電路的通信方法、裝置、電子設(shè)備及存儲介質(zhì)。

2、第一方面，本發(fā)明實(shí)施例公開了一種通用輸入輸出端口電路，所述通用輸入輸出端口電路包括處理器，所述處理器包括第一接口和第二接口，所述第一接口用于連接至少一個(gè)擴(kuò)展器，每個(gè)擴(kuò)展器包括至少一個(gè)通用輸入輸出端口；所述第二接口用于獲取各個(gè)所述擴(kuò)展器的中斷信號。

3、可選的，所述第一接口通過第一數(shù)據(jù)線和第一時(shí)鐘線與各個(gè)擴(kuò)展器連接。

4、可選的，每個(gè)擴(kuò)展器設(shè)置有中斷信號模塊，當(dāng)各個(gè)擴(kuò)展器中任一目標(biāo)擴(kuò)展器的任一目標(biāo)通用輸入輸出端口的電平發(fā)生變化時(shí)，所述目標(biāo)擴(kuò)展器的中斷信號模塊輸出中斷信號；

5、所述目標(biāo)擴(kuò)展器中的各個(gè)通用輸入輸出端口和所述目標(biāo)擴(kuò)展器具有相同的供電電壓；

6、所述第二接口通過第二數(shù)據(jù)線和第二時(shí)鐘線與預(yù)設(shè)的寄存器連接，所述第二接口通過所述寄存器獲取中斷信號；

7、所述寄存器與各個(gè)擴(kuò)展器連接，用于存儲各個(gè)擴(kuò)展器的中斷信號模塊輸出的中斷信號；

8、所述第二接口與所述寄存器通過預(yù)設(shè)的通信協(xié)議進(jìn)行通訊，所述通信協(xié)議的方式為半雙工通信；

9、所述第二接口包括通過所述處理器的兩個(gè)第一通用輸入輸出端口模擬得到的接口。

10、可選的，所述第二接口還包括第二通用輸入輸出端口，所述第二接口與預(yù)設(shè)的緩存器連接，所述第二接口通過所述緩存器獲取各個(gè)所述擴(kuò)展器的中斷信號。

11、可選的，所述緩存器與各個(gè)擴(kuò)展器連接，所述緩存器用于在獲取到各個(gè)擴(kuò)展器中任一目標(biāo)擴(kuò)展器的中斷信號時(shí)，向處理器輸出中斷信號。

12、第二方面，本發(fā)明實(shí)施例公開了一種基于通用輸入輸出端口電路的通信方法，其特征在于，所述通用輸入輸出端口電路包括處理器，所述處理器包括第一接口和第二接口，所述第一接口用于連接至少一個(gè)擴(kuò)展器，每個(gè)擴(kuò)展器包括至少一個(gè)通用輸入輸出端口；所述第二接口用于獲取各個(gè)所述擴(kuò)展器的中斷信號；所述方法包括：

13、當(dāng)所述至少一個(gè)擴(kuò)展器中的任一目標(biāo)擴(kuò)展器的任一目標(biāo)通用輸入輸出端口的電平發(fā)生變化時(shí)，生成中斷信號；

14、向所述第二接口輸出所述中斷信號。

15、可選的，所述第二接口包括通過所述處理器的兩個(gè)通用輸入輸出端口模擬得到的接口，所述處理器與預(yù)設(shè)的寄存器連接；

16、所述向所述第二接口輸出所述中斷信號，包括：

17、向所述寄存器輸出所述中斷信號，以使得所述處理器從所述寄存器獲取所述中斷信號。

18、可選的，所述第二接口還包括第二通用輸入輸出端口，所述第二接口還與預(yù)設(shè)的緩存器連接；

19、所述向所述第二接口輸出所述中斷信號，包括：

20、向所述緩存器輸出所述中斷信號，以使得所述緩存器從所述寄存器獲取所述中斷信號。

21、第三方面，本發(fā)明實(shí)施例公開了一種基于通用輸入輸出端口電路的通信裝置，其特征在于，所述通用輸入輸出端口電路包括處理器，所述處理器包括第一接口和第二接口，所述第一接口用于連接至少一個(gè)擴(kuò)展器，每個(gè)擴(kuò)展器包括至少一個(gè)通用輸入輸出端口；所述第二接口用于獲取各個(gè)所述擴(kuò)展器的中斷信號；所述裝置包括：

22、生成模塊，用于當(dāng)所述至少一個(gè)擴(kuò)展器中的任一目標(biāo)擴(kuò)展器的任一目標(biāo)通用輸入輸出端口的電平發(fā)生變化時(shí)，生成中斷信號；

23、輸出模塊，用于向所述第二接口輸出所述中斷信號。

24、第四方面，本發(fā)明還公開了一種電子設(shè)備，包括：包括處理器的通用輸入輸出端口電路、存儲器及存儲在所述存儲器上并能夠在所述處理器上運(yùn)行的計(jì)算機(jī)程序，所述通用輸入輸出端口電路如上述的電路，所述計(jì)算機(jī)程序被所述處理器執(zhí)行時(shí)實(shí)現(xiàn)如上述的基于通用輸入輸出端口電路的通信方法的步驟。

25、第五方面，本發(fā)明還公開了一種計(jì)算機(jī)可讀存儲介質(zhì)，所述計(jì)算機(jī)可讀存儲介質(zhì)上存儲計(jì)算機(jī)程序，所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)如上述的基于通用輸入輸出端口電路的通信方法的步驟。

26、本發(fā)明實(shí)施例包括以下優(yōu)點(diǎn)：

27、通過iic接口連接到多個(gè)擴(kuò)展器，每個(gè)擴(kuò)展器可擴(kuò)展多個(gè)gpio，這樣，處理器可以通過一個(gè)iic接口擴(kuò)展多個(gè)gpio，不僅節(jié)省了處理器的gpio資源，而且，即使擴(kuò)展器早于處理器的電源上電，處理器沒有讀操作的話，可以防止gpio漏電，從而解決了gpio的漏電問題，減少了處理器的損壞風(fēng)險(xiǎn)。為了進(jìn)一步節(jié)省處理器的gpio資源，將擴(kuò)展器的中斷信號接入寄存器中，處理器從寄存器中讀取中斷信號，從而更加精準(zhǔn)定位gpio電平變化。

技術(shù)特征：

1.一種通用輸入輸出端口電路，其特征在于，所述通用輸入輸出端口電路包括處理器，所述處理器包括第一接口和第二接口，所述第一接口用于連接至少一個(gè)擴(kuò)展器，每個(gè)擴(kuò)展器包括至少一個(gè)通用輸入輸出端口；所述第二接口用于獲取各個(gè)所述擴(kuò)展器的中斷信號。

2.根據(jù)權(quán)利要求1所述的通用輸入輸出端口電路，其特征在于，所述第一接口通過第一數(shù)據(jù)線和第一時(shí)鐘線與各個(gè)擴(kuò)展器連接。

3.根據(jù)權(quán)利要求1所述的通用輸入輸出端口電路，其特征在于，每個(gè)擴(kuò)展器設(shè)置有中斷信號模塊，當(dāng)各個(gè)擴(kuò)展器中任一目標(biāo)擴(kuò)展器的任一目標(biāo)通用輸入輸出端口的電平發(fā)生變化時(shí)，所述目標(biāo)擴(kuò)展器的中斷信號模塊輸出中斷信號；

4.根據(jù)權(quán)利要求1所述的通用輸入輸出端口電路，其特征在于，所述第二接口還包括第二通用輸入輸出端口，所述第二接口與預(yù)設(shè)的緩存器連接，

5.根據(jù)權(quán)利要求4所述的通用輸入輸出端口電路，其特征在于，所述緩存器與各個(gè)擴(kuò)展器連接，所述緩存器用于在獲取到各個(gè)擴(kuò)展器中任一目標(biāo)擴(kuò)展器的中斷信號時(shí)，向處理器輸出中斷信號。

6.一種基于通用輸入輸出端口電路的通信方法，其特征在于，所述通用輸入輸出端口電路包括處理器，所述處理器包括第一接口和第二接口，所述第一接口用于連接至少一個(gè)擴(kuò)展器，每個(gè)擴(kuò)展器包括至少一個(gè)通用輸入輸出端口；所述第二接口用于獲取各個(gè)所述擴(kuò)展器的中斷信號；所述方法包括：

7.根據(jù)權(quán)利要求6所述的基于通用輸入輸出端口電路的通信方法，其特征在于，所述第二接口包括通過所述處理器的兩個(gè)通用輸入輸出端口模擬得到的接口，所述處理器與預(yù)設(shè)的寄存器連接；

8.根據(jù)權(quán)利要求6所述的基于通用輸入輸出端口電路的通信方法，其特征在于，所述第二接口還包括第二通用輸入輸出端口，所述第二接口還與預(yù)設(shè)的緩存器連接；

9.一種基于通用輸入輸出端口電路的通信裝置，其特征在于，所述通用輸入輸出端口電路包括處理器，所述處理器包括第一接口和第二接口，所述第一接口用于連接至少一個(gè)擴(kuò)展器，每個(gè)擴(kuò)展器包括至少一個(gè)通用輸入輸出端口；所述第二接口用于獲取各個(gè)所述擴(kuò)展器的中斷信號；所述裝置包括：

10.一種電子設(shè)備，其特征在于，包括：包括處理器的通用輸入輸出端口電路、存儲器及存儲在所述存儲器上并能夠在所述處理器上運(yùn)行的計(jì)算機(jī)程序，所述通用輸入輸出端口電路如權(quán)利要求1-5中任一項(xiàng)所述的電路，所述計(jì)算機(jī)程序被所述處理器執(zhí)行時(shí)實(shí)現(xiàn)如權(quán)利要求6-8中任一項(xiàng)所述的基于通用輸入輸出端口電路的通信方法的步驟。

11.一種計(jì)算機(jī)可讀存儲介質(zhì)，其特征在于，所述計(jì)算機(jī)可讀存儲介質(zhì)上存儲計(jì)算機(jī)程序，所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)如權(quán)利要求6-8中任一項(xiàng)所述的基于通用輸入輸出端口電路的通信方法的步驟。

技術(shù)總結(jié)
本發(fā)明實(shí)施例提供了一種通用輸入輸出端口電路及基于電路的通信方法、裝置、電子設(shè)備及存儲介質(zhì)，所述通用輸入輸出端口電路包括處理器，所述處理器包括第一接口和第二接口，所述第一接口用于連接至少一個(gè)擴(kuò)展器，每個(gè)擴(kuò)展器包括至少一個(gè)通用輸入輸出端口；所述第二接口用于獲取各個(gè)所述擴(kuò)展器的中斷信號。本發(fā)明實(shí)施例節(jié)省了處理器的GPIO資源，解決了GPIO的漏電問題，減少了處理器的損壞風(fēng)險(xiǎn)。

技術(shù)研發(fā)人員：李楠
受保護(hù)的技術(shù)使用者：蘇州元腦智能科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/17