本申請涉及存儲器領(lǐng)域。

背景技術(shù)：

1、在計算系統(tǒng)中，存儲在存儲器(例如，動態(tài)隨機存取存儲器(dram)或雙數(shù)據(jù)速率(ddr)同步動態(tài)隨機存取存儲器(sdram))中的數(shù)據(jù)在寫入或讀取操作期間可受到控制器、物理接口(phy)或電路板中的錯誤影響，或者當數(shù)據(jù)存儲于存儲器陣列中時受到存儲器陣列自身中的錯誤影響。此外，外部存儲器通常由第三方制作及/或可未針對功能安全性應(yīng)用評級或?qū)τ趹?yīng)用而言不夠可靠。來自存儲器的錯誤數(shù)據(jù)或指令可導(dǎo)致系統(tǒng)錯誤地操作。系統(tǒng)的錯誤操作是不期望的，尤其在其中功能安全性或可靠性至關(guān)重要的系統(tǒng)或應(yīng)用中。

2、通常存在三種類型的存儲器錯誤：永久性、暫時性及系統(tǒng)性。永久性錯誤通常是存儲器或相關(guān)聯(lián)電路系統(tǒng)的物理損壞或降級的結(jié)果，或可為硅或?qū)Ь€中的短路。暫時性錯誤可歸因于粒子撞擊且通常導(dǎo)致位翻轉(zhuǎn)狀態(tài)(例如，在觸發(fā)器中)。系統(tǒng)性錯誤是邏輯中的錯誤，舉例來說，系統(tǒng)按設(shè)計正確地工作，只是在硬件或軟件中存在錯誤。

技術(shù)實現(xiàn)思路

1、本文中所描述的實例包含一種集成電路，所述集成電路包含互連件，所述互連件經(jīng)配置以從系統(tǒng)接收命令，以從存儲器裝置的物理地址讀取數(shù)據(jù)及/或?qū)?shù)據(jù)寫入到存儲器裝置的物理地址。所述集成電路進一步包含橋接器，所述橋接器經(jīng)配置以從所述互連件接收所述命令并通過以下操作在系統(tǒng)地址與所述物理地址之間執(zhí)行地址翻譯：計算用于在具有第一數(shù)據(jù)地址的第一數(shù)據(jù)塊之后且鄰近于所述第一數(shù)據(jù)塊的第一ecc數(shù)據(jù)塊的第一錯誤校正碼(ecc)存儲器地址，計算在所述第一ecc塊之后且鄰近于所述第一ecc塊的第二ecc存儲器地址，以及計算在所述第二ecc塊之后且鄰近于所述第二ecc塊的第二數(shù)據(jù)地址。

2、本文中所描述的另一例示性集成電路包含互連件，所述互連件經(jīng)配置以從系統(tǒng)接收命令，用于讀取及/或?qū)懭霐?shù)據(jù)的一部分。所述集成電路進一步包含橋接器，所述橋接器經(jīng)配置以從所述互連件接收所述命令并檢查及計算包含數(shù)據(jù)的所述部分的數(shù)據(jù)突發(fā)的ecc數(shù)據(jù)。

3、本文中所描述的另一例示性集成電路包含互連件，所述互連件經(jīng)配置以從系統(tǒng)接收命令，用于讀取及/或?qū)懭霐?shù)據(jù)的一部分。所述集成電路進一步包含橋接器，所述橋接器經(jīng)配置以從所述互連件接收所述命令并檢查及計算ecc數(shù)據(jù)，所述橋接器進一步經(jīng)配置以緩存包含數(shù)據(jù)的所述部分的完整數(shù)據(jù)突發(fā)的ecc數(shù)據(jù)。

4、本文中所描述的實例還包含存儲器系統(tǒng)，所述存儲器系統(tǒng)具有存儲器裝置、處理器及互連件，所述互連件經(jīng)配置以從所述處理器接收命令，以從所述存儲器裝置的物理地址讀取數(shù)據(jù)及/或?qū)?shù)據(jù)寫入到所述存儲器裝置的物理地址。所述存儲器裝置進一步包含橋接器，所述橋接器經(jīng)配置以從所述互連件接收所述命令并通過以下操作在系統(tǒng)地址與所述物理地址之間執(zhí)行地址翻譯：計算用于在具有第一數(shù)據(jù)地址的第一數(shù)據(jù)塊之后且鄰近于所述第一數(shù)據(jù)塊的第一ecc數(shù)據(jù)塊的第一ecc存儲器地址，計算在所述第一ecc塊之后且鄰近于所述第一ecc塊的第二ecc存儲器地址，以及計算在所述第二ecc塊之后且鄰近于所述第二ecc塊的第二數(shù)據(jù)地址。

5、本文中所描述的另一例示性存儲器裝置包含存儲器系統(tǒng)，所述存儲器系統(tǒng)具有存儲器裝置、處理器及互連件，所述互連件經(jīng)配置以從所述處理器接收命令，用于讀取數(shù)據(jù)的一部分及/或?qū)?shù)據(jù)的一部分寫入到所述存儲器裝置；以及橋接器，其經(jīng)配置以從所述互連件接收所述命令并檢查及計算ecc數(shù)據(jù)，所述橋接器進一步經(jīng)配置以緩存包含數(shù)據(jù)的所述部分的完整數(shù)據(jù)突發(fā)的ecc數(shù)據(jù)。

6、本文中所描述的實例還包含一種將數(shù)據(jù)寫入到外部存儲器或從外部存儲器讀取數(shù)據(jù)的方法。所述方法包含：從系統(tǒng)接收命令，用于讀取及/或?qū)懭霐?shù)據(jù)的一部分；及緩存包含數(shù)據(jù)的所述部分的完整數(shù)據(jù)突發(fā)的ecc數(shù)據(jù)。

7、本文中還描述將數(shù)據(jù)寫入到外部存儲器或從外部存儲器讀取數(shù)據(jù)的例示性方法。所述方法包含：從系統(tǒng)接收命令，用于讀取及/或?qū)懭霐?shù)據(jù)的一部分，并檢查包含數(shù)據(jù)的所述部分的完整數(shù)據(jù)突發(fā)的ecc數(shù)據(jù)。

8、本文中還描述將系統(tǒng)存儲器地址翻譯成物理存儲器地址的例示性方法。所述方法包含：提供與第一數(shù)據(jù)塊相關(guān)聯(lián)的第一ecc塊及提供與第二數(shù)據(jù)塊相關(guān)聯(lián)的第二ecc塊。所述方法進一步包含：計算用于在具有第一數(shù)據(jù)地址的所述第一數(shù)據(jù)塊之后且鄰近于所述第一數(shù)據(jù)塊的所述第一ecc數(shù)據(jù)塊的第一ecc存儲器地址，計算在所述第一ecc塊之后且鄰近于所述第一ecc塊的第二ecc存儲器地址，以及計算用于在所述第二ecc塊之后且鄰近于所述第二ecc塊的所述第二數(shù)據(jù)塊的第二數(shù)據(jù)地址。

技術(shù)特征：

1.一種集成電路，其包括：

2.根據(jù)權(quán)利要求1所述的集成電路，其中所述第一數(shù)據(jù)地址在所述存儲器的所述地址空間中與第二數(shù)據(jù)地址相鄰。

3.根據(jù)權(quán)利要求2所述的集成電路，其中：

4.根據(jù)權(quán)利要求1所述的集成電路，其中：

5.根據(jù)權(quán)利要求4所述的集成電路，其中：

6.根據(jù)權(quán)利要求1所述的集成電路，其中：

7.根據(jù)權(quán)利要求6所述的集成電路，其中所述ecc電路進一步包括ecc編碼器電路，所述ecc編碼器電路耦合到所述仲裁電路并且經(jīng)配置以，當所述存儲器命令與所述第一數(shù)據(jù)單元的所述寫入相關(guān)聯(lián)時：

8.根據(jù)權(quán)利要求7所述的集成電路，其中所述ecc編碼器電路經(jīng)配置以對以下中的至少一者進行編碼：所述第一數(shù)據(jù)地址或者所述ecc數(shù)據(jù)中的所述第一ecc地址。

9.根據(jù)權(quán)利要求1所述的集成電路，其進一步包括：

10.根據(jù)權(quán)利要求1所述的集成電路，其進一步包括：

11.根據(jù)權(quán)利要求1所述的集成電路，其進一步包括：

12.一種方法，其包括：

13.根據(jù)權(quán)利要求12所述的方法，其中所述確定所述第一數(shù)據(jù)地址以使得在所述存儲器的所述地址空間中所述第一數(shù)據(jù)地址與第二數(shù)據(jù)地址相鄰。

14.根據(jù)權(quán)利要求13所述的方法，其中所述第二數(shù)據(jù)地址與第四數(shù)據(jù)單元相關(guān)聯(lián)，所述第四數(shù)據(jù)單元不與所述第一ecc數(shù)據(jù)相關(guān)聯(lián)。

15.根據(jù)權(quán)利要求12所述的方法，其中：

16.根據(jù)權(quán)利要求15所述的方法，其中：

17.根據(jù)權(quán)利要求12所述的方法，其進一步包括：

18.根據(jù)權(quán)利要求12所述的方法，其進一步包括：

19.根據(jù)權(quán)利要求18所述的方法，其中所述生成所述第一ecc數(shù)據(jù)包括對以下中的至少一者進行編碼：所述第一數(shù)據(jù)地址或者所述ecc數(shù)據(jù)中的所述第一ecc地址。

20.根據(jù)權(quán)利要求12所述的方法，其進一步包括：

21.一種裝置，其包括：

22.根據(jù)權(quán)利要求21所述的裝置，其中所述電路經(jīng)配置以：

23.根據(jù)權(quán)利要求21所述的裝置，其中：

24.根據(jù)權(quán)利要求21所述的裝置，其中所述存儲器是隨機存取存儲器。

25.根據(jù)權(quán)利要求21所述的裝置，其中所述第一組ecc數(shù)據(jù)是單錯誤校正雙錯誤檢測secded數(shù)據(jù)。

26.根據(jù)權(quán)利要求21所述的裝置，其中所述第一組ecc數(shù)據(jù)對以下中的至少一者進行編碼：所述第一組數(shù)據(jù)的地址或所述第一組ecc數(shù)據(jù)的地址。

27.根據(jù)權(quán)利要求21所述的裝置，其中：

28.一種裝置，其包括：

29.根據(jù)權(quán)利要求28所述的裝置，其中所述存儲器控制電路包括ecc計算電路，所述ecc計算電路經(jīng)配置以生成所述第一組ecc數(shù)據(jù)和所述第二組ecc數(shù)據(jù)。

30.根據(jù)權(quán)利要求28所述的裝置，其中：

31.根據(jù)權(quán)利要求28所述的裝置，其中所述存儲器是隨機存取存儲器。

32.根據(jù)權(quán)利要求28所述的裝置，其中所述第一組ecc數(shù)據(jù)是單錯誤校正雙錯誤檢測secded數(shù)據(jù)。

33.根據(jù)權(quán)利要求28所述的裝置，其中所述第一組ecc數(shù)據(jù)對以下中的至少一者進行編碼：所述第一組數(shù)據(jù)的地址或所述第一組ecc數(shù)據(jù)的地址。

34.根據(jù)權(quán)利要求28所述的裝置，其中：

35.一種方法，其包括：

36.根據(jù)權(quán)利要35所述的方法，其中所述接收所述第一組數(shù)據(jù)包括：

37.根據(jù)權(quán)利要求35所述的方法，其中所述存儲器是隨機存取存儲器。

38.根據(jù)權(quán)利要求35所述的方法，其中所述第一組ecc數(shù)據(jù)是單錯誤校正雙錯誤檢測secded數(shù)據(jù)。

39.根據(jù)權(quán)利要求35所述的方法，其中所述第一組ecc數(shù)據(jù)對以下中的至少一者進行編碼：所述第一組數(shù)據(jù)的地址或所述第一組ecc數(shù)據(jù)的地址。

40.根據(jù)權(quán)利要求35所述的方法，其中：

技術(shù)總結(jié)
本發(fā)明涉及用于嵌入式ECC保護的方法及系統(tǒng)，并具體提出了一種存儲器系統(tǒng)，其具有互連件，所述互連件經(jīng)配置以從系統(tǒng)接收命令，以從存儲器裝置讀取數(shù)據(jù)及/或?qū)?shù)據(jù)寫入到存儲器裝置。所述存儲器系統(tǒng)還具有橋接器，所述橋接器經(jīng)配置以從所述互連件接收所述命令以管理ECC數(shù)據(jù)，并通過以下操作在系統(tǒng)地址與物理存儲器裝置地址之間執(zhí)行地址翻譯：計算用于在具有第一數(shù)據(jù)地址的第一數(shù)據(jù)塊之后且鄰近于所述第一數(shù)據(jù)塊的第一ECC數(shù)據(jù)塊的第一ECC存儲器地址，計算在所述第一ECC塊之后且鄰近于所述第一ECC塊的第二ECC存儲器地址，以及計算在所述第二ECC塊之后且鄰近于所述第二ECC塊的第二數(shù)據(jù)地址。

技術(shù)研發(fā)人員：D·R·博杜安,R·D·索吉特拉,S·P·維薩利
受保護的技術(shù)使用者：德州儀器公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/17