本發(fā)明涉及半導體，特別涉及一種存儲器及存儲系統(tǒng)。

背景技術：

1、存儲器用于存儲各類電子設備(例如計算機、無線通信裝置以及相機等)中的信息，所述信息通過調控所述存儲器的不同狀態(tài)實現(xiàn)存儲。隨著人工智能技術的飛速發(fā)展，對電子裝置的計算性能、讀取性能、寫入性能、可靠性、數(shù)據(jù)保持能力等提出了更高的要求。

2、在現(xiàn)有的存儲器中，多周期指令存儲器能夠在一個或多個時鐘周期內完成指令的讀取操作，能夠提高處理器的性能，通過增加指令獲取的并行度，減少等待時間，從而提高整個系統(tǒng)的吞吐量。3d?xpoint相變存儲器(phase-changememory，簡稱pcm)即是一種多周期指令存儲器。

3、在多周期指令存儲器中，指令的獲取過程可以被分割成多個階段，例如地址階段、讀數(shù)階段和執(zhí)行階段等。這樣，處理器的各個模塊可以在不同的階段同時工作，而不必像單周期存儲器那樣必須順序等待每個階段完成。這種設計允許處理器在一個時鐘周期內，即使前一條指令尚未完全讀取完畢的情況下，能夠開始下一條指令。

4、然而，現(xiàn)有的多周期指令存儲器的讀寫指令響應時間依舊亟待縮短。

技術實現(xiàn)思路

1、本發(fā)明的主要目的是提供一種存儲器及存儲系統(tǒng)，旨在縮短存儲器的讀寫指令響應時間。

2、為實現(xiàn)上述目的，本發(fā)明技術方案提出一種存儲器，包括：第一操作譯碼模塊，被配置為接收總線信號，并對所述總線信號中的讀寫指令信號進行第一解析處理，以輸出讀寫預處理信號；讀寫預處理模塊，被配置為與所述第一操作譯碼模塊耦接，根據(jù)所述讀寫預處理信號啟動讀寫預處理操作，以向存儲陣列輸出讀寫操作信號；至少一個相關譯碼模塊，被配置為接收所述總線信號，并對所述總線信號中的相關指令信號進行第二解析處理，以向存儲陣列輸出相關操作信號。

3、在一些實施方式中，所述第一解析處理的時間小于所述第二解析處理的時間。

4、在一些實施方式中，所述讀寫指令信號包括讀寫標志信號和讀寫區(qū)分信號；所述讀寫預處理信號包括讀指令信號或寫指令信號。

5、在一些實施方式中，所述第一操作譯碼模塊被配置為對所述讀寫指令信號進行第一解析處理，具體包括：根據(jù)所述讀寫標志信號判斷是否進行讀寫操作；當確認進行所述讀寫操作后，根據(jù)所述讀寫區(qū)分信號輸出所述讀指令信號或所述寫指令信號。

6、在一些實施方式中，還包括：至少一個第二操作譯碼模塊，與所述第一操作譯碼模塊耦接，被配置為：當確認不進行所述讀寫操作后，對總線信號中的其它指令信號進行第三解析處理，以向存儲陣列輸出其它操作信號。

7、在一些實施方式中，所述第一操作譯碼模塊包括：第一門電路，所述第一門電路的一個輸入端用于輸入所述讀寫標志信號，另一個輸入端用于輸入所述讀寫命令信號；第二門電路，所述第二門電路的一個輸入端用于輸入所述讀寫區(qū)分信號，另一個輸入端用于輸入所述讀寫命令信號；第三門電路，所述第三門電路的兩個輸入端分別連接所述第一門電路的輸出端和第二門電路的輸出端，所述第三門電路的輸出端用于輸出所述讀寫操作信號。

8、在一些實施方式中，所述讀寫操作信號包括讀操作信號和寫操作信號；所述讀寫預處理模塊被配置為根據(jù)所述讀寫預處理信號啟動讀寫預處理操作，具體包括：根據(jù)所述讀指令信號啟動讀預處理操作，以輸出讀操作信號；根據(jù)所述寫指令信號啟動寫預處理操作，以輸出寫操作信號。

9、在一些實施方式中，所述相關譯碼模塊被配置為：在啟動所述讀寫預處理操作時或在啟動所述讀寫預處理操作前，對總線信號中的相關指令信號進行第二解析處理，以向存儲陣列輸出相關操作信號。

10、在一些實施方式中，還包括：讀寫操作核心處理模塊，與所述讀寫預處理模塊、以及所述相關譯碼模塊分別耦接，被配置為根據(jù)所述讀寫操作信號和所述相關操作信號對存儲陣列進行數(shù)據(jù)讀寫操作。

11、在一些實施方式中，還包括：n路總線，所述n路總線中的第i控制線和第j控制線用于輸出所述讀寫指令信號，所述n路總線中第i控制線和第j控制線以外的相關控制線用于輸出相關指令信號，所述n、i和j為自然數(shù)，n≥3，i≠j，i≤n，且j≤n。

12、相應的，本發(fā)明技術方案還提出一種存儲系統(tǒng)，包括：控制器，用于輸出總線信號，第一個周期的所述總線信號中包括讀寫指令信號和相關指令信號；如上述任一項所述的存儲器，與所述控制器耦接。

13、與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下有益效果：

14、在本申請技術方案的存儲器中，通過所述第一操作譯碼器對總線信號中的讀寫指令信號進行第一解析處理并輸出讀寫預處理信號，由于所述讀寫指令信號為所述總線信號中的部分指令信號，則對所述讀寫指令信號進行的第一解析處理的方式簡單，所述第一解析處理的時間較短，且所輸出的讀寫預處理信號簡單，難以發(fā)生后端信號延時。而且，所述讀寫預處理模塊基于所述讀寫預處理信號即可啟動讀寫預處理操作，由于所述第一解析處理的時間較短，即自對總線信號進行解析開始，直至向存儲陣列輸出讀寫操作信號為止的時間較短，即存儲陣列響應于總線信號的響應時間較短。于此同時，所述相關譯碼模塊能夠在進行第一解析處理以及所述讀寫預處理操作的同時，進行總線信號中的相關指令信號的第二解析處理，則所述第二解析處理的時間并不會延長讀寫指令信號的響應時間。綜上，所述存儲器能夠簡化總線信號的解碼邏輯，縮短最終向存儲陣列讀取數(shù)據(jù)或寫入數(shù)據(jù)的時間。

15、在一些實施方式中，所述第一解析處理的時間小于所述第二解析處理的時間。一方面，對于讀寫指令的解析時間短于相關指令的解析時間，則所述讀寫預處理模塊能夠在相關指令完成解析之前即可啟動讀寫預處理操作，從而縮短自讀寫指令信號開始解析至輸出讀寫操作信號的時間。另一方面，所述相關指令信號能夠在讀寫預處理操作過程中繼續(xù)進行解析，從而使第二解析處理不會延長所述存儲陣列響應于所述讀寫指令的時間。

16、在本申請技術方案的存儲器的工作方法中，由于所述讀寫指令信號為所述總線信號中的部分指令信號，則對所述讀寫指令信號進行的第一解析處理的方式簡單，所述第一解析處理的時間較短，且所輸出的讀寫預處理信號簡單，難以發(fā)生后端信號延時。而且，由于所述第一解析處理的時間較短，即存儲陣列響應于總線信號的響應時間較短。于此同時，在進行第一解析處理以及所述讀寫預處理操作的同時，進行總線信號中的相關指令信號的第二解析處理，則所述第二解析處理的時間并不會延長讀寫指令信號的響應時間。綜上，所述存儲器的工作方法能夠簡化總線信號的解碼邏輯，縮短最終向存儲陣列讀取數(shù)據(jù)或寫入數(shù)據(jù)的時間。

17、在本申請技術方案的存儲系統(tǒng)中，總線信號的解碼邏輯簡化，向存儲陣列讀取數(shù)據(jù)或寫入數(shù)據(jù)的時間縮短。

技術特征：

1.一種存儲器，其特征在于，包括：

2.如權利要求1所述的存儲器，其特征在于，所述第一解析處理的時間小于所述第二解析處理的時間。

3.如權利要求1所述的存儲器，其特征在于，所述讀寫指令信號包括讀寫標志信號和讀寫區(qū)分信號；所述讀寫預處理信號包括讀指令信號或寫指令信號。

4.如權利要求3所述的存儲器，其特征在于，所述第一操作譯碼模塊被配置為對所述讀寫指令信號進行第一解析處理，具體包括：

5.如權利要求4所述的存儲器，其特征在于，還包括：至少一個第二操作譯碼模塊，與所述第一操作譯碼模塊耦接，被配置為：當確認不進行所述讀寫操作后，對總線信號中的其它指令信號進行第三解析處理，以向存儲陣列輸出其它操作信號。

6.如權利要求4所述的存儲器，其特征在于，所述第一操作譯碼模塊包括：

7.如權利要求3所述的存儲器，其特征在于，所述讀寫操作信號包括讀操作信號和寫操作信號；

8.如權利要求1所述的存儲器，其特征在于，所述相關譯碼模塊被配置為：在啟動所述讀寫預處理操作時或在啟動所述讀寫預處理操作前，對總線信號中的相關指令信號進行第二解析處理，以向存儲陣列輸出相關操作信號。

9.如權利要求1所述的存儲器，其特征在于，還包括：讀寫操作核心處理模塊，與所述讀寫預處理模塊、以及所述相關譯碼模塊分別耦接，被配置為根據(jù)所述讀寫操作信號和所述相關操作信號對所述存儲陣列進行數(shù)據(jù)讀寫操作。

10.如權利要求1所述的存儲器，其特征在于，還包括：n路總線，所述n路總線中的第i控制線和第j控制線用于輸出所述讀寫指令信號，所述n路總線中第i控制線和第j控制線以外的相關控制線用于輸出相關指令信號，所述n、i和j為自然數(shù)，n≥3，i≠j，i≤n，且j≤n。

11.一種存儲系統(tǒng)，其特征在于，包括：

技術總結
本發(fā)明公開一種存儲器及存儲系統(tǒng)，其中，所述存儲器包括：第一操作譯碼模塊，被配置為對總線信號中的讀寫指令信號進行第一解析處理，以輸出讀寫預處理信號；讀寫預處理模塊，被配置為根據(jù)所述讀寫預處理信號啟動讀寫預處理操作，以向存儲陣列輸出讀寫操作信號；至少一個相關譯碼模塊，被配置為對總線信號中的相關指令信號進行第二解析處理，以向存儲陣列輸出相關操作信號。本申請的存儲器及其工作方法、存儲系統(tǒng)能夠簡化總線信號的解碼邏輯，縮短最終向存儲陣列讀取數(shù)據(jù)或寫入數(shù)據(jù)的時間。

技術研發(fā)人員：韓兵,祝運嶸,李建平,孫曉軍,劉峻
受保護的技術使用者：新存微科技（北京）有限責任公司
技術研發(fā)日：
技術公布日：2024/12/10