本申請屬于電子設計自動化(electronic?design?automation，eda)，尤其涉及一種電路編碼器的訓練方法、應用方法、終端設備及存儲介質。

背景技術：

1、隨著集成電路復雜度的增加，eda工具在提升設計效率和優(yōu)化設計質量方面起到了至關重要的作用。近年來，機器學習(machine?learning，ml)技術在eda領域得到了廣泛應用，通過數據驅動的方法，實現(xiàn)了設計流程中的諸多自動化任務。現(xiàn)有的ml方法在eda設計中通常是針對特定任務開發(fā)的，這意味著，每一個設計任務(例如，時序預測、面積預測、功耗估算等)都需要單獨構建、訓練和優(yōu)化相應的ml模型，這種方法不僅耗時耗力，且難以在多個任務之間復用已有的模型和數據。

技術實現(xiàn)思路

1、有鑒于此，本申請實施例提供了一種電路編碼器的訓練方法、應用方法、終端設備及存儲介質，以解決現(xiàn)有的機器學習方法針對每一個eda設計任務都需要單獨構建、訓練和優(yōu)化相應的ml模型，耗時耗力且難以在多個任務之間復用已有的模型和數據的問題。

2、本申請實施例的第一方面提供一種電路編碼器的訓練方法，所述訓練方法包括：

3、分別將寄存器傳輸級代碼和門級網表轉換為圖，并提取所述圖中節(jié)點的特征和邊的特征；

4、基于所述寄存器傳輸級代碼和所述門級網表中寄存器對之間的一一對應關系，從所述圖中提取所述寄存器傳輸級代碼和所述門級網表中每個寄存器對的子電路；

5、通過第一自監(jiān)督預訓練任務和第二自監(jiān)督預訓練任務對電路編碼器進行訓練，生成在共享潛在空間中跨階段對齊的所述寄存器傳輸級代碼的嵌入向量和所述門級網表的嵌入向量；

6、其中，所述門級網表由所述寄存器傳輸級代碼經過邏輯綜合后得到；

7、所述第一自監(jiān)督預訓練任務包括對比學習功能相同或不同的子電路之間的嵌入相似性和嵌入差異性，所述第二自監(jiān)督預訓練任務包括隨機掩碼所述圖中部分節(jié)點的特征，并學習恢復被隨機掩碼的部分節(jié)點的特征；

8、所述嵌入向量包括節(jié)點級的嵌入向量和子電路級的嵌入向量。

9、本申請實施例的第二方面提供一種電路編碼器的應用方法，所述電路編碼器基于第一方面提供的訓練方法訓練得到，所述應用方法包括：

10、基于已訓練的電路編碼器執(zhí)行零樣本推理任務、少樣本推理任務及側加載私有數據任務中的至少一種。

11、本申請實施例的第三方面提供了一種終端設備，包括存儲器、處理器以及存儲在所述存儲器中并可在所述處理器上運行的計算機程序，所述處理器執(zhí)行所述計算機程序時實現(xiàn)第一方面提供的訓練方法或第二方面提供的應用方法的步驟。

12、本申請實施例的第四方面提供了一種計算機可讀存儲介質，所述計算機可讀存儲介質存儲有計算機程序，所述計算機程序被處理器執(zhí)行時實現(xiàn)第一方面提供的訓練方法或第二方面提供的應用方法的步驟。

13、本申請實施例的第一方面提供的電路編碼器的訓練方法，通過分別將寄存器傳輸級代碼和門級網表轉換為圖，并提取圖中節(jié)點的特征和邊的特征，并基于寄存器傳輸級代碼和門級網表中寄存器對之間的一一對應關系，提取寄存器傳輸級代碼和門級網表中每個寄存器對的子電路，實現(xiàn)了對電路數據的預處理，確保寄存器傳輸級代碼中寄存器的子電路和對應的門級網表中寄存器的子電路在功能上等價；通過第一自監(jiān)督預訓練任務(包括但不限于：對比學習功能相同或不同的子電路之間的嵌入相似性和嵌入差異性)和第二自監(jiān)督預訓練任務(包括但不限于：隨機掩碼圖中部分節(jié)點的特征，并學習恢復被隨機掩碼的部分節(jié)點的特征)對電路編碼器進行訓練，生成在共享潛在空間中跨階段對齊的寄存器傳輸級代碼的嵌入向量和門級網表的嵌入向量，使得嵌入向量包括節(jié)點級的嵌入向量和子電路級的嵌入向量，能夠在早期的寄存器傳輸級代碼和門級網表設計階段對電路嵌入向量進行對齊，確保在預設共享潛在空間內能夠學習到跨階段的電路信息，提高了早期設計階段的設計質量預測精度，實現(xiàn)跨階段的一致性和高效性，有利于提高后期設計階段的功能推理能力，還支持節(jié)點級和子電路級的多粒度嵌入向量，并能夠進一步聚合以進行電路級別的預測，增強了電路編碼器的靈活性和適應性，適用于不同粒度的eda任務，提高了下游任務的預測精度。

14、本申請實施例的第二方面提供的電路編碼器的應用方法，通過基于第一方面提供的訓練方法訓練得到的電路編碼器，執(zhí)行零樣本推理、少樣本推理及側加載私有數據等下游應用任務，在執(zhí)行零樣本推理或少樣本推理任務時，能夠通過檢索相似的電路，進行零樣本推理或少樣本推理，減少對大量有標簽數據的依賴，從而在無額外的模型訓練步驟的情況下，提供高精度的零樣本推理或少樣本推理結果，同時通過微調少量標簽數據，能夠進一步提高預測準確性；在執(zhí)行側加載私有數據任務時，能夠將私有電路數據直接側加載到已知電路池(也即第一方面中的寄存器傳輸級代碼和門級網表相關的電路數據)中進行檢索，而無需在執(zhí)行應用任務階段對電路編碼器進行預訓練，從而可以提高檢索效率，并在保護數據隱私的前提下，提高模型的推理能力和預測準確性，適用于eda設計領域的設計過程(例如，集成電路(integrated?circuit，ic)、超大規(guī)模集成電路(very?large-scaleintegration，vlsi)等設計過程)。

15、可以理解的是，上述第三方面和第四方面的有益效果可以參見上述第一方面和第二方面中的相關描述，在此不再贅述。

技術特征：

1.一種電路編碼器的訓練方法，其特征在于，所述訓練方法包括：

2.如權利要求1所述的訓練方法，其特征在于，分別將寄存器傳輸級代碼和門級網表轉換為圖，并提取所述圖中節(jié)點的特征和邊的特征，包括：

3.如權利要求2所述的訓練方法，其特征在于，所述寄存器傳輸級代碼對應的圖中節(jié)點的特征包括操作類型和位寬中的至少一種，所述寄存器傳輸級代碼對應的圖中邊的特征包括邊所連接的節(jié)點的操作類型；

4.如權利要求1所述的訓練方法，其特征在于，通過自監(jiān)督預訓練任務對電路編碼器進行訓練，生成在共享潛在空間中跨階段對齊的所述寄存器傳輸級代碼的嵌入向量和所述門級網表的嵌入向量，包括：

5.如權利要求4所述的訓練方法，其特征在于，所述電路編碼器包括圖變換器模型；

6.如權利要求4所述的訓練方法，其特征在于，所述電路編碼器包括圖神經網絡模型；

7.如權利要求4至6任一項所述的訓練方法，其特征在于，所述第一自監(jiān)督預訓練任務具體包括：

8.一種電路編碼器的應用方法，其特征在于，所述電路編碼器基于權利要求1至7任一項所述的訓練方法訓練得到，所述應用方法包括：

9.一種終端設備，包括存儲器、處理器以及存儲在所述存儲器中并可在所述處理器上運行的計算機程序，其特征在于，所述處理器執(zhí)行所述計算機程序時實現(xiàn)權利要求1至7任一項所述訓練方法或權利要求8所述應用方法的步驟。

10.一種計算機可讀存儲介質，所述計算機可讀存儲介質存儲有計算機程序，其特征在于，所述計算機程序被處理器執(zhí)行時實現(xiàn)權利要求1至7任一項所述訓練方法或權利要求8所述應用方法的步驟。

技術總結
本申請適用于EDA技術領域，提供一種電路編碼器的訓練方法、應用方法、終端設備及存儲介質，其中，訓練方法包括：分別將寄存器傳輸級代碼和門級網表轉換為圖，并提取圖中節(jié)點的特征和邊的特征；基于寄存器傳輸級代碼和門級網表中寄存器對之間的一一對應關系，從圖中提取寄存器傳輸級代碼和門級網表中每個寄存器對的子電路；通過自監(jiān)督預訓練任務對電路編碼器進行訓練，生成在共享潛在空間中跨階段對齊的寄存器傳輸級代碼的嵌入向量和門級網表的嵌入向量。本申請實施例提供了一種高效、通用、準確的電路編碼器，利用此電路編碼器能夠顯著提升多種不同類型的基于機器學習的EDA任務的處理能力，簡化了這些任務的開發(fā)流程。

技術研發(fā)人員：方聞績,謝知遙
受保護的技術使用者：香港科技大學深港協(xié)同創(chuàng)新研究院（深圳福田）
技術研發(fā)日：
技術公布日：2024/12/10