本申請涉及半導(dǎo)體制造，尤其涉及采用動態(tài)調(diào)整的vcsel芯片濕法氧化孔徑優(yōu)化方法。

背景技術(shù)：

1、在vcsel芯片制造場景下，濕法氧化工藝對芯片性能至關(guān)重要，而在這一過程中存在諸多問題。傳統(tǒng)vcsel芯片濕法氧化過程控制不夠精準(zhǔn)，缺乏對氧化過程不同階段的細(xì)致劃分和針對性優(yōu)化，常采用固定參數(shù)控制，難以適應(yīng)復(fù)雜的氧化環(huán)境和不同階段需求，可能導(dǎo)致氧化孔徑不均勻，影響芯片性能和一致性。同時，缺乏有效的實時監(jiān)測手段和動態(tài)調(diào)整機(jī)制，難以實時獲取關(guān)鍵參數(shù)，無法及時調(diào)整控制參數(shù)，致使生產(chǎn)過程穩(wěn)定性和可靠性不足。此外，對氧化過程中各控制參數(shù)間的聯(lián)動關(guān)系考慮不足，傳統(tǒng)方法孤立調(diào)整參數(shù)，未充分考慮參數(shù)間協(xié)同作用，限制了vcsel芯片濕法氧化工藝的優(yōu)化空間。

2、現(xiàn)階段相關(guān)技術(shù)中，存在對vcsel芯片濕法氧化過程控制不精準(zhǔn)，參數(shù)間聯(lián)動關(guān)系考慮不足，缺乏動態(tài)調(diào)整的技術(shù)問題。

技術(shù)實現(xiàn)思路

1、本申請通過提供采用動態(tài)調(diào)整的vcsel芯片濕法氧化孔徑優(yōu)化方法，采用對氧化過程進(jìn)行擬合觀測，劃分關(guān)鍵階段并為每個階段設(shè)置控制參數(shù)的優(yōu)化優(yōu)先級和特征。使用監(jiān)測傳感器實時收集濕法氧化過程中vcsel芯片的溫度、濕度、孔徑變化和氧化時間數(shù)據(jù)。通過全局控制層，基于階段特征和實時數(shù)據(jù)集匹配關(guān)鍵階段，激活優(yōu)化優(yōu)先級并生成全局決策。將全局決策傳遞給參數(shù)關(guān)聯(lián)控制層進(jìn)行解析，建立全局目標(biāo)，通過參數(shù)聯(lián)動預(yù)測和同步調(diào)節(jié)策略優(yōu)化全局決策，調(diào)用局部控制層執(zhí)行優(yōu)化后的決策，實現(xiàn)了通過根據(jù)不同階段的特點動態(tài)調(diào)整控制參數(shù)，確保氧化過程始終在最優(yōu)狀態(tài)下進(jìn)行，達(dá)到了對vcsel芯片濕法氧化過程精準(zhǔn)控制的技術(shù)效果。

2、本申請?zhí)峁┎捎脛討B(tài)調(diào)整的vcsel芯片濕法氧化孔徑優(yōu)化方法，包括：

3、對氧化過程進(jìn)行擬合觀測，根據(jù)擬合觀測結(jié)果對氧化過程進(jìn)行階段劃分，建立關(guān)鍵階段劃分結(jié)果，其中，每個關(guān)鍵階段劃分結(jié)果設(shè)置有控制參數(shù)的優(yōu)化優(yōu)先級，且所述關(guān)鍵階段劃分結(jié)果配置有階段劃分特征；布設(shè)監(jiān)測傳感器，以所述監(jiān)測傳感器進(jìn)行vcsel芯片的濕法氧化過程監(jiān)測，建立實時數(shù)據(jù)集，所述實時數(shù)據(jù)集包括氧化環(huán)境溫度數(shù)據(jù)、濕度數(shù)據(jù)、孔徑變化數(shù)據(jù)、氧化時間數(shù)據(jù)；配置全局控制層，通過所述階段劃分特征和所述實時數(shù)據(jù)集進(jìn)行關(guān)鍵階段匹配，并以匹配結(jié)果激活對應(yīng)關(guān)鍵階段劃分結(jié)果的優(yōu)化優(yōu)先級，以激活的優(yōu)化優(yōu)先級進(jìn)行全局控制層的初始化，并通過初始化后的全局控制層進(jìn)行實時數(shù)據(jù)集處理，生成全局決策；將所述全局決策下發(fā)至參數(shù)關(guān)聯(lián)控制層后，以所述參數(shù)關(guān)聯(lián)控制層對全局決策解析，建立全局目標(biāo)；以所述全局目標(biāo)進(jìn)行參數(shù)間的聯(lián)動關(guān)系預(yù)測，基于聯(lián)動關(guān)系預(yù)測結(jié)果配置同步調(diào)節(jié)策略，基于所述同步調(diào)節(jié)策略對全局決策優(yōu)化后，調(diào)用局部控制層執(zhí)行優(yōu)化后的全局決策。

4、擬通過本申請?zhí)岢龅牟捎脛討B(tài)調(diào)整的vcsel芯片濕法氧化孔徑優(yōu)化方法，首先對氧化過程進(jìn)行擬合觀測，劃分關(guān)鍵階段并為每個階段設(shè)置控制參數(shù)的優(yōu)化優(yōu)先級和特征。使用監(jiān)測傳感器實時收集濕法氧化過程中vcsel芯片的溫度、濕度、孔徑變化和氧化時間數(shù)據(jù)。通過全局控制層，基于階段特征和實時數(shù)據(jù)集匹配關(guān)鍵階段，激活優(yōu)化優(yōu)先級并生成全局決策。將全局決策傳遞給參數(shù)關(guān)聯(lián)控制層進(jìn)行解析，建立全局目標(biāo)，通過參數(shù)聯(lián)動預(yù)測和同步調(diào)節(jié)策略優(yōu)化全局決策，調(diào)用局部控制層執(zhí)行優(yōu)化后的決策，達(dá)到了通過根據(jù)不同階段的特點動態(tài)調(diào)整控制參數(shù)，確保氧化過程始終在最優(yōu)狀態(tài)下進(jìn)行，達(dá)到了對vcsel芯片濕法氧化過程精準(zhǔn)控制的技術(shù)效果。

技術(shù)特征：

1.采用動態(tài)調(diào)整的vcsel芯片濕法氧化孔徑優(yōu)化方法，其特征在于，所述方法包括：

2.如權(quán)利要求1所述的采用動態(tài)調(diào)整的vcsel芯片濕法氧化孔徑優(yōu)化方法，其特征在于，所述根據(jù)擬合觀測結(jié)果對氧化過程進(jìn)行階段劃分，建立關(guān)鍵階段劃分結(jié)果，還包括：

3.如權(quán)利要求2所述的采用動態(tài)調(diào)整的vcsel芯片濕法氧化孔徑優(yōu)化方法，其特征在于，所述對時間維度下的聚類結(jié)果和多維聚類結(jié)果進(jìn)行聚類融合，還包括：

4.如權(quán)利要求3所述的采用動態(tài)調(diào)整的vcsel芯片濕法氧化孔徑優(yōu)化方法，其特征在于，所述對所述時序窗口進(jìn)行窗口分割，繼續(xù)進(jìn)行匹配迭代，還包括：

5.如權(quán)利要求1所述的采用動態(tài)調(diào)整的vcsel芯片濕法氧化孔徑優(yōu)化方法，其特征在于，所述全局控制層包括決策模塊、反饋模塊，當(dāng)全局控制層初始化后，調(diào)用所述決策模塊進(jìn)行實時數(shù)據(jù)集處理，生成全局決策，當(dāng)任意全局決策生成后，將所述全局決策發(fā)送至反饋模塊，建立反饋窗口，在全局決策執(zhí)行時以所述反饋窗口進(jìn)行決策優(yōu)化。

6.如權(quán)利要求1所述的采用動態(tài)調(diào)整的vcsel芯片濕法氧化孔徑優(yōu)化方法，其特征在于，所述以所述全局目標(biāo)進(jìn)行參數(shù)間的聯(lián)動關(guān)系預(yù)測，還包括：

7.如權(quán)利要求1所述的采用動態(tài)調(diào)整的vcsel芯片濕法氧化孔徑優(yōu)化方法，其特征在于，所述方法還包括：

8.如權(quán)利要求7所述的采用動態(tài)調(diào)整的vcsel芯片濕法氧化孔徑優(yōu)化方法，其特征在于，所述方法還包括：

技術(shù)總結(jié)
本發(fā)明公開了采用動態(tài)調(diào)整的VCSEL芯片濕法氧化孔徑優(yōu)化方法，涉及半導(dǎo)體制造技術(shù)領(lǐng)域，該方法包括：對氧化過程擬合觀測，劃分關(guān)鍵階段，設(shè)置控制參數(shù)的優(yōu)化優(yōu)先級和特征。收集濕法氧化過程VCSEL芯片的溫度、濕度、孔徑變化和氧化時間數(shù)據(jù)，生成全局決策。將全局決策傳遞給參數(shù)關(guān)聯(lián)控制層進(jìn)行解析，建立全局目標(biāo)，優(yōu)化全局決策，調(diào)用局部控制層執(zhí)行優(yōu)化后的決策。解決了現(xiàn)有技術(shù)中對VCSEL芯片濕法氧化過程控制不精準(zhǔn)，參數(shù)間聯(lián)動關(guān)系考慮不足的技術(shù)問題，達(dá)到了對VCSEL芯片濕法氧化過程精準(zhǔn)控制的技術(shù)效果。

技術(shù)研發(fā)人員：沈鋒,張文琴,計中華,陸佳騰
受保護(hù)的技術(shù)使用者：江蘇永鼎股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/10