本技術涉及機載數(shù)據(jù)總線領域,尤其是一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng)。
背景技術:
1、mil-1394b數(shù)據(jù)傳輸系統(tǒng)用于構建飛機管理系統(tǒng)總線1394b網(wǎng)絡,是飛機管理系統(tǒng)總線上遠程節(jié)點的接口模塊?,F(xiàn)有的采用fpga架構的mil-1394b板卡,一方面成本高、功耗大且外圍電路復雜;另一方面其只能承載rn功能,如需擴展需增加鏈路層芯片和物理層芯片等外圍電路,該方法技術難度大且無法實現(xiàn)小型化。
技術實現(xiàn)思路
1、為解決上述技術問題,本實用新型的目的在于:提供一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng),能夠實現(xiàn)一卡多用,體積小巧且成本和功耗低。
2、本實用新型所采取的技術方案是:
3、一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng),包括上位機處理單元和1394b雙子卡單元,所述上位機處理單元包括處理器和pcie接口模塊,所述1394b雙子卡單元包括兩個1394b子卡,各所述1394b子卡均通過所述pcie接口模塊與所述處理器連接。
4、進一步,各所述1394b子卡均包括soc最小系統(tǒng)電路,所述soc最小系統(tǒng)電路包括主控模塊、緩存模塊以及閃存模塊,所述緩存模塊和所述閃存模塊均與所述主控模塊連接,所述主控模塊還通過所述pcie接口模塊與所述處理器連接。
5、進一步,各所述1394b子卡還包括物理層模塊和變壓器,所述變壓器與所述物理層模塊連接,所述物理層模塊還與所述主控模塊連接。
6、進一步,各所述1394b子卡還包括接口模塊,所述主控模塊通過pcie總線與所述接口模塊連接,所述變壓器通過1394b總線與所述接口模塊連接,所述接口模塊還通過所述pcie接口模塊與所述處理器連接。
7、進一步,各所述1394b子卡還包括第一時鐘模塊和第一復位模塊,所述第一時鐘模塊的輸出端與所述物理層模塊的輸入端相連,所述第一復位模塊的輸入端與所述接口模塊的輸出端相連。
8、進一步,各所述1394b子卡還包括電源模塊,所述電源模塊與所述接口模塊連接。
9、進一步,所述上位機處理單元還包括nor?flash存儲器、ddr3存儲器、nand?flash存儲器、eeprom存儲器以及調試接口模塊,所述nor?flash存儲器、所述ddr3存儲器、所述nand?flash存儲器、所述eeprom存儲器以及所述調試接口模塊均與所述處理器連接。
10、進一步,所述上位機處理單元還包括第二時鐘模塊和第二復位模塊,所述第二時鐘模塊的輸出端與所述處理器的第一輸入端相連,所述第二復位模塊的輸出端與所述處理器的第二輸入端相連。
11、進一步,所述主控模塊為1394soc芯片。
12、進一步,所述物理層模塊為sm41ba3芯片。
13、本實用新型的有益效果是:包括上位機處理單元和1394b雙子卡單元,上位機處理單元包括處理器和pcie接口模塊,1394b雙子卡單元包括兩個1394b子卡,各所述1394b子卡均通過所述pcie接口模塊與所述處理器連接,通過單主機掛載兩個1394b子卡,能夠在不改變硬件的情況下,通過上位機處理單元加載固件實現(xiàn)rn功能、cc功能以及bm功能,完成一卡多用,且系統(tǒng)體積小巧、成本及功耗低。
1.一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng),其特征在于:包括上位機處理單元和1394b雙子卡單元,所述上位機處理單元包括處理器和pcie接口模塊,所述1394b雙子卡單元包括兩個1394b子卡,各所述1394b子卡均通過所述pcie接口模塊與所述處理器連接。
2.根據(jù)權利要求1所述的一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng),其特征在于:各所述1394b子卡均包括soc最小系統(tǒng)電路,所述soc最小系統(tǒng)電路包括主控模塊、緩存模塊以及閃存模塊,所述緩存模塊和所述閃存模塊均與所述主控模塊連接,所述主控模塊還通過所述pcie接口模塊與所述處理器連接。
3.根據(jù)權利要求2所述的一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng),其特征在于:各所述1394b子卡還包括物理層模塊和變壓器,所述變壓器與所述物理層模塊連接,所述物理層模塊還與所述主控模塊連接。
4.根據(jù)權利要求3所述的一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng),其特征在于:各所述1394b子卡還包括接口模塊,所述主控模塊通過pcie總線與所述接口模塊連接,所述變壓器通過1394b總線與所述接口模塊連接,所述接口模塊還通過所述pcie接口模塊與所述處理器連接。
5.根據(jù)權利要求4所述的一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng),其特征在于:各所述1394b子卡還包括第一時鐘模塊和第一復位模塊,所述第一時鐘模塊的輸出端與所述物理層模塊的輸入端相連,所述第一復位模塊的輸入端與所述接口模塊的輸出端相連。
6.根據(jù)權利要求4所述的一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng),其特征在于:各所述1394b子卡還包括電源模塊,所述電源模塊與所述接口模塊連接。
7.根據(jù)權利要求1所述的一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng),其特征在于:所述上位機處理單元還包括nor?flash存儲器、ddr3存儲器、nand?flash存儲器、eeprom存儲器以及調試接口模塊,所述nor?flash存儲器、所述ddr3存儲器、所述nand?flash存儲器、所述eeprom存儲器以及所述調試接口模塊均與所述處理器連接。
8.根據(jù)權利要求1所述的一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng),其特征在于:所述上位機處理單元還包括第二時鐘模塊和第二復位模塊,所述第二時鐘模塊的輸出端與所述處理器的第一輸入端相連,所述第二復位模塊的輸出端與所述處理器的第二輸入端相連。
9.根據(jù)權利要求2所述的一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng),其特征在于:所述主控模塊為1394soc芯片。
10.根據(jù)權利要求3所述的一種基于soc的mil-1394b數(shù)據(jù)傳輸系統(tǒng),其特征在于:所述物理層模塊為sm41ba3芯片。