本技術(shù)涉及嵌入式核心板，特別涉及一種可支持人工智能應(yīng)用的嵌入式核心板。

背景技術(shù)：

1、隨著人工智能和物聯(lián)網(wǎng)技術(shù)的發(fā)展，嵌入式系統(tǒng)在各個(gè)領(lǐng)域的應(yīng)用越來(lái)越廣泛。嵌入式系統(tǒng)需要具備高性能、低功耗、小尺寸、高可靠性等特點(diǎn)，以滿足不同領(lǐng)域的需求。

2、然而，目前市面上的嵌入式系統(tǒng)普遍不支持ai加速器、npu等功能，無(wú)法滿足人工智能應(yīng)用的需求，而且擴(kuò)展接口較少，適用性進(jìn)一步受限。

技術(shù)實(shí)現(xiàn)思路

1、本實(shí)用新型的主要目的是提出一種可支持人工智能應(yīng)用的嵌入式核心板，旨在解決現(xiàn)有的不支持ai加速器、npu等功能，無(wú)法滿足人工智能應(yīng)用的需求的技術(shù)問(wèn)題。

2、為實(shí)現(xiàn)上述目的，本實(shí)用新型提出的可支持人工智能應(yīng)用的嵌入式核心板，包括集成板，所述集成板的正面中部位置設(shè)有控制模塊，所述控制模塊的一端設(shè)有一小孔，所述控制模塊沿所述小孔的兩側(cè)的近端分別設(shè)有內(nèi)存模塊，所述控制模塊沿所述小孔的一側(cè)的遠(yuǎn)端設(shè)有存儲(chǔ)模塊，所述集成板沿周邊方向嵌設(shè)有郵票孔接口，所述控制模塊通過(guò)集成板分別與所述內(nèi)存模塊、存儲(chǔ)模塊以及郵票孔接口電連接，所述控制模塊包括控制芯片u1，所述控制芯片u1采用型號(hào)為rk3399的控制芯片。

3、可選地，所述內(nèi)存模塊包括內(nèi)存芯片u2a和內(nèi)存芯片u2b，所述內(nèi)存芯片u2a和內(nèi)存芯片u2b均采用lpddr4內(nèi)存芯片，所述內(nèi)存芯片u2a的cha通道的dq0_a～dq7_a依次與控制芯片u1的ddr_ch0_dq0_a～ddr_ch0_dq7_a串聯(lián)，所述內(nèi)存芯片u2b的cha通道的dq0_a～dq7_a依次與控制芯片u1的ddr_ch1_dq0_a～ddr_ch1_dq7_a串聯(lián)。

4、可選地，所述存儲(chǔ)模塊包括emmc芯片u10，所述emmc芯片u10采用封裝為bga169_18r00x14r00x1r20的emmc芯片，所述emmc芯片u10的dat0～dat7依次與所述控制芯片u1的emmc_d0～emmc_d7串聯(lián)，所述emmc芯片u10的cmd依次與所述控制芯片u1的emmc_cmd串聯(lián)，所述emmc芯片u10的clk與控制芯片u1的emmc_clko串聯(lián),所述emmc芯片u10的rclk與所述控制芯片u1的emmc_strb串聯(lián)。

5、可選地，所述emmc芯片u10的rst_n電路依次串聯(lián)有電阻r73和電源芯片u5的vcc1v8_s3。

6、可選地，所述郵票孔接口設(shè)為連接器p1、連接器p2、連接器p3以及連接器p4，所述連接器采用型號(hào)為50p的連接器，所述連接器p1包括引腳1-50，所述連接器p2包括引腳51-100，所述連接器p3包括引腳101-150，所述連接器p4包括引腳151-200，所述控制芯片u1的關(guān)鍵信號(hào)串聯(lián)所述連接器p1、p2、p3以及p4,所述連接器p1傳輸對(duì)接gpio4、gpio3、gpio2、pcie以及hdmi功能接口，所述連接器p2傳輸對(duì)接mipi、hdmi以及typec功能接口，所述連接器p3傳輸對(duì)接usb3.0、usb2.0、edp、gpio3、gpio0、gpio4以及gpio1功能接口，所述連接器p4傳輸對(duì)接gpio、gpi3以及千兆以太網(wǎng)功能接口。

7、可選地，所述集成板還包括電源芯片u3、電源芯片u4、電源芯片u5、電源芯片u6、電源芯片u7、電源芯片u8以及電源芯片u9，所述電源芯片u3、u8采用型號(hào)為sy8088芯片，電源芯片u4采用型號(hào)為xc6129_18芯片，電源芯片u5采用tt2102芯片，電源芯片u6采用型號(hào)為syr837芯片，電源芯片u7采用型號(hào)為rk808芯片，電源芯片u9采用型號(hào)為syr838芯片，所述連接器p1引腳37輸入2.5到3v/5ua電源電路為控制芯片u1的rtc供電，所述連接器p1引腳42輸入3.3v/300ma電源電路為控制芯片u1的pmu供電，所述連接器p2引腳的51、52輸入3.3v/4.3a的電源電路串聯(lián)電源芯片u3、u4、u6、u7、u8以及u9供電，所述連接器p3引腳120輸入1.8v/1.5a的電源電路分別串聯(lián)電源芯片u5、u6以及u9供電。

8、可選地，所述電源芯片u3分別依次串聯(lián)控制芯片u1的mipi、hdmi、rgmii接口供電，所述電源芯片u3分別依次串聯(lián)控制芯片u1的usb、pcie、tpyec接口供電，所述電源芯片u6串聯(lián)控制芯片u1的vdd_cpu_b供電，所述電源芯片u7串聯(lián)控制芯片u1的vdd_center供電，所述電源芯片u9串聯(lián)控制芯片u1的vdd_gpu供電。

9、采用本實(shí)用新型的技術(shù)方案，具有以下有益效果：本實(shí)用新型的技術(shù)方案中，通過(guò)使用新型的核心板以及優(yōu)化集成板上的各個(gè)模塊的分布，進(jìn)而可以支持人工智能應(yīng)用等更多場(chǎng)景，增加了接口以滿足不同應(yīng)用場(chǎng)景的需求，兼具高性能和高效率的特性，整體提高核心板的功能性，從而提高產(chǎn)品的功能性以滿足不同用戶的使用需求，并且核心板的可擴(kuò)展強(qiáng)，開(kāi)放性更大，可以滿足各種領(lǐng)域的需求，進(jìn)一步提升核心板的優(yōu)勢(shì)。

技術(shù)特征：

1.一種可支持人工智能應(yīng)用的嵌入式核心板，其特征在于，包括集成板，所述集成板的正面中部位置設(shè)有控制模塊，所述控制模塊的一端設(shè)有一小孔，所述控制模塊沿所述小孔的兩側(cè)的近端分別設(shè)有內(nèi)存模塊，所述控制模塊沿所述小孔的一側(cè)的遠(yuǎn)端設(shè)有存儲(chǔ)模塊，所述集成板沿周邊方向嵌設(shè)有郵票孔接口，所述控制模塊通過(guò)集成板分別與所述內(nèi)存模塊、存儲(chǔ)模塊以及郵票孔接口電連接，所述控制模塊包括控制芯片u1，所述控制芯片u1采用型號(hào)為rk3399的控制芯片。

2.根據(jù)權(quán)利要求1所述的可支持人工智能應(yīng)用的嵌入式核心板，其特征在于，所述內(nèi)存模塊包括：內(nèi)存芯片u2a和內(nèi)存芯片u2b，所述內(nèi)存芯片u2a和內(nèi)存芯片u2b均采用lpddr4內(nèi)存芯片，所述內(nèi)存芯片u2a的cha通道的dq0_a~dq7_a依次與控制芯片u1的ddr_ch0_dq0_a~ddr_ch0_dq7_a串聯(lián)，所述內(nèi)存芯片u2b的cha通道的dq0_a~dq7_a依次與控制芯片u1的ddr_ch1_dq0_a~ddr_ch1_dq7_a串聯(lián)。

3.根據(jù)權(quán)利要求1所述的可支持人工智能應(yīng)用的嵌入式核心板，其特征在于，所述存儲(chǔ)模塊包括emmc芯片u10，所述emmc芯片u10采用封裝為bga169_18r00x14r00x1r20的emmc芯片，所述emmc芯片u10的dat0~dat7依次與所述控制芯片u1的emmc_d0~emmc_d7串聯(lián)，所述emmc芯片u10的cmd依次與所述控制芯片u1的emmc_cmd串聯(lián)，所述emmc芯片u10的clk與控制芯片u1的emmc_clko串聯(lián),?所述emmc芯片u10的rclk與所述控制芯片u1的emmc_strb串聯(lián)。

4.根據(jù)權(quán)利要求3所述的可支持人工智能應(yīng)用的嵌入式核心板，其特征在于，所述emmc芯片u10的rst_n電路依次串聯(lián)有電阻r73和電源芯片u5的vcc1v8_s3。

5.根據(jù)權(quán)利要求1所述的可支持人工智能應(yīng)用的嵌入式核心板，其特征在于，所述郵票孔接口設(shè)為連接器p1、連接器p2、連接器p3以及連接器p4，所述連接器采用型號(hào)為50p的連接器，所述連接器p1包括引腳1-50，所述連接器p2包括引腳51-100，所述連接器p3包括引腳101-150，所述連接器p4包括引腳151-200，所述控制芯片u1的關(guān)鍵信號(hào)串聯(lián)所述連接器p1、p2、p3以及p4,所述連接器p1傳輸對(duì)接gpio4、gpio3、gpio2、pcie以及hdmi功能接口，所述連接器p2傳輸對(duì)接mipi、hdmi以及typec功能接口，所述連接器p3傳輸對(duì)接usb3.0、usb2.0、edp、gpio3、gpio0、gpio4以及gpio1功能接口，所述連接器p4傳輸對(duì)接gpio、gpi3以及千兆以太網(wǎng)功能接口。

6.根據(jù)權(quán)利要求5所述的可支持人工智能應(yīng)用的嵌入式核心板，其特征在于，所述集成板還包括電源芯片u3、電源芯片u4、電源芯片u5、電源芯片u6、電源芯片u7、電源芯片u8以及電源芯片u9，所述電源芯片u3、u8采用型號(hào)為sy8088芯片，電源芯片u4采用型號(hào)為xc6129_18芯片，電源芯片u5采用tt2102芯片，電源芯片u6采用型號(hào)為syr837芯片，電源芯片u7采用型號(hào)為rk808芯片，電源芯片u9采用型號(hào)為syr838芯片，所述連接器p1引腳37輸入2.5到3v/5ua電源電路為控制芯片u1的rtc供電，所述連接器p1引腳42輸入3.3v/300ma電源電路為控制芯片u1的pmu供電，所述連接器p2引腳的51、52輸入3.3v/4.3a的電源電路串聯(lián)所述電源芯片u3、u4、u6、u7、u8以及u9供電，所述連接器p3引腳120輸入1.8v/1.5a的電源電路分別串聯(lián)電源芯片u5、u6以及u9供電。

7.根據(jù)權(quán)利要求6所述的可支持人工智能應(yīng)用的嵌入式核心板，其特征在于，所述電源芯片u3分別依次串聯(lián)控制芯片u1的mipi、hdmi、rgmii接口供電，所述電源芯片u3分別依次串聯(lián)所述控制芯片u1的usb、pcie、tpyec接口供電，所述電源芯片u6串聯(lián)控制芯片u1的vdd_cpu_b供電，所述電源芯片u7串聯(lián)控制芯片u1的vdd_center供電，所述電源芯片u9串聯(lián)控制芯片u1的vdd_gpu供電。

技術(shù)總結(jié)
本技術(shù)公開(kāi)了一種可支持人工智能應(yīng)用的嵌入式核心板，包括集成板，集成板的正面中部位置設(shè)有控制模塊，控制模塊的一端設(shè)有一小孔，控制模塊沿所述小孔的兩側(cè)的近端分別設(shè)有內(nèi)存模塊，控制模塊沿所述小孔一側(cè)的遠(yuǎn)端設(shè)有存儲(chǔ)模塊，集成板沿周邊方向嵌設(shè)有郵票孔接口，控制模塊通過(guò)集成板分別與內(nèi)存模塊、存儲(chǔ)模塊以及郵票孔接口電連接，控制模塊包括控制芯片U1，所述控制芯片U1采用型號(hào)為RK3399的控制芯片。本技術(shù)的技術(shù)方案通過(guò)采用RK3399的控制芯片以及新型的電路結(jié)構(gòu)，能夠支持AI加速器、NPU等功能，可以更好地支持人工智能應(yīng)用場(chǎng)景，且具有更高的性能和更快的處理速度，接口豐富且可擴(kuò)展性強(qiáng)，支持多種擴(kuò)展接口，從而滿足不同領(lǐng)域的需求。

技術(shù)研發(fā)人員：謝天信,曾華燊,蔣建軍
受保護(hù)的技術(shù)使用者：深圳市九鼎創(chuàng)展科技有限公司
技術(shù)研發(fā)日：20240418
技術(shù)公布日：2024/12/10