本技術(shù)涉及時(shí)鐘電路領(lǐng)域，尤其是一種時(shí)鐘基準(zhǔn)電路模塊。

背景技術(shù)：

1、隨著科技的不斷發(fā)展，微處理器對(duì)時(shí)鐘信號(hào)的穩(wěn)定性和準(zhǔn)確性及低功耗的要求日益提高，時(shí)鐘基準(zhǔn)模塊作為電子產(chǎn)品線路中的重要組成部分，其性能直接影響到設(shè)備的穩(wěn)定性和運(yùn)行效率，目前市場(chǎng)上微處理器的時(shí)鐘基準(zhǔn)模塊雖然能夠滿足基本的時(shí)鐘基準(zhǔn)需求，但在精度和穩(wěn)定性及低功耗方面仍有待提高，

2、現(xiàn)有技術(shù)的微處理器時(shí)鐘模塊多采用內(nèi)部基準(zhǔn)頻率來基準(zhǔn)，內(nèi)部基準(zhǔn)頻率運(yùn)行受負(fù)載和系統(tǒng)運(yùn)行壓力有較大影響，且電源穩(wěn)定性對(duì)時(shí)鐘ic內(nèi)部基準(zhǔn)頻率也有影響，同時(shí)微處理器時(shí)鐘基準(zhǔn)模塊在校準(zhǔn)和自我反饋調(diào)節(jié)方面是缺失的或者是被動(dòng)的，受晶振穩(wěn)定性、電容、電感、負(fù)載、系統(tǒng)壓力、溫度和環(huán)境變化等硬件元素質(zhì)量和穩(wěn)定性影響，導(dǎo)致時(shí)鐘信號(hào)的準(zhǔn)確性有所降低。

技術(shù)實(shí)現(xiàn)思路

1、本實(shí)用新型為了解決上述存在的技術(shù)問題，提供一種時(shí)鐘基準(zhǔn)電路模塊。

2、本實(shí)用新型的技術(shù)方案是這樣實(shí)現(xiàn)的：

3、一種時(shí)鐘基準(zhǔn)電路模塊，包括時(shí)鐘芯片，所述時(shí)鐘芯片通過雙向輸入輸出接口與電平轉(zhuǎn)換電路連接，所述電平轉(zhuǎn)換電路與mcu控制器雙向連接，所述時(shí)鐘芯片通過電池接口與dc電源連接，用于提供電源，所述時(shí)鐘芯片通過rtc_int_ll與定時(shí)中斷輸出端接收端連接，所述時(shí)鐘芯片還通過clk_32k_out與方波時(shí)鐘輸出端接收端連接；所述雙向輸入輸出接口為i2c0_scl和i2c0_sda，所述時(shí)鐘芯片采用pt7c4337uex，還具有中斷輸出功能rtc_int_ll，及方波時(shí)鐘信號(hào)輸出clk_32k_out信號(hào)，該信號(hào)用于其它ic作為基準(zhǔn)時(shí)鐘，微處理器mcu控制器通過i2c總線實(shí)時(shí)讀取和反饋時(shí)鐘信號(hào)，并根據(jù)時(shí)鐘芯片數(shù)據(jù)調(diào)整實(shí)時(shí)輸出時(shí)鐘數(shù)據(jù)。

4、進(jìn)一步地，所述時(shí)鐘芯片的第一引腳連接無源晶振y1的一端，所述無源晶振y1的一端通過第一電容c40與第二電容c50的一端連接，所述第二電容c50的一端還與地連接，所述時(shí)鐘芯片的第二引腳連接無源晶振y1的另一端，所述無源晶振y1的另一端還與第二電容c50的另一端連接，所述時(shí)鐘芯片的第三引腳連接通過第一電阻r9979與vcc1v8_pmu連接，所述時(shí)鐘芯片的第三引腳的一端還與rtc_int_ll連接，所述時(shí)鐘芯片的第四引腳與地連接，所述時(shí)鐘芯片的第五引腳與i2c0_sda連接，所述時(shí)鐘芯片的第六引腳與i2c0_scl連接，所述時(shí)鐘芯片的第七引腳與clk_32k_out連接，且還通過第二電阻r3與vcc1v8_pmu連接，所述時(shí)鐘芯片的第八引腳與dc電源連接。

5、進(jìn)一步地，所述dc電源包括電池座，所述電池座的第一引腳與地連接，所述電池座的第二引腳通過第一二極管d8050與tp-smt連接，所述第一二極管d8050的一端與第三電阻r9981一端連接，第一二極管d8050的另一端與第三電阻r9981另一端連接，所述tp-smt還通過第二二極管d8051與vcc_3v6連接，且tp-smt還通過第三電容c51與地連接，其中tp-smt在dc電源中為連接點(diǎn)，用于連接和傳輸信號(hào)。

6、進(jìn)一步地，所述電平轉(zhuǎn)換電路包括時(shí)鐘信號(hào)傳輸和數(shù)據(jù)信號(hào)傳輸，所述時(shí)鐘信號(hào)傳輸包括第一nmos管q9517，所述第一nmos管q9517的漏極通過第四電阻r9888與vcc_3v6連接，且第一nmos管q9517的漏極還通過i2c0_scl與時(shí)鐘芯片進(jìn)行連接，所述第一nmos管q9517的源極通過第五電阻r9887與第一nmos管q9517的柵極進(jìn)行連接，所述第一nmos管q9517的源極還i2c0_scl_p與微處理器mcu控制器連接，所述第一nmos管q9517的柵極還有vcc?3v3_sys連接。

7、進(jìn)一步地，所述數(shù)據(jù)信號(hào)傳輸包括第二nmos管q9522，所述第二nmos管q9522的漏極通過第六電阻r9914與vcc_3v6連接，且第二nmos管q9522的漏極還通過i2c0_sda與時(shí)鐘芯片進(jìn)行連接，所述第二nmos管q9522的源極通過第七電阻r9913與第二nmos管q9522的柵極進(jìn)行連接，所述第二nmos管q9522的源極還通過i2c0_sda_p與微處理器mcu控制器連接，所述第二nmos管q9522的柵極還有vcc?3v3_sys連接。

8、進(jìn)一步地，所述第一電容c40與第二電容c50君為12pf，所述無源晶振y1為32.768khz。

9、有益效果：

10、本實(shí)用新型微處理器時(shí)鐘基準(zhǔn)模塊，采用高精度的32.768khz的無源晶振y1，同時(shí)第一電容c40，第二電容c52這2個(gè)12pf的電容對(duì)無源晶振輸出頻率穩(wěn)定性進(jìn)行補(bǔ)償，使無源晶振輸出更穩(wěn)定；也因電源不穩(wěn)定對(duì)無源晶振輸出無影響，其中時(shí)鐘芯片pt7c4337uex通過i2c總線與微處理器mcu控制器進(jìn)行實(shí)時(shí)通信，實(shí)現(xiàn)數(shù)據(jù)的傳輸和控制，微處理器通過i2c協(xié)議，對(duì)接收到的時(shí)鐘信號(hào)進(jìn)行內(nèi)部數(shù)據(jù)分析和對(duì)比處理，判斷其準(zhǔn)確性和穩(wěn)定性是否正確，時(shí)鐘芯片內(nèi)部帶有反饋功能，可實(shí)時(shí)反饋微調(diào)其輸出的數(shù)據(jù)，使時(shí)鐘基準(zhǔn)模塊輸出的數(shù)據(jù)準(zhǔn)確性更高。

11、還通過可選電池供電，或者用dc電源供電，當(dāng)電池電壓低于dc電源電壓減去第二二極管d8051(vcc_3v6-vd8051)正向?qū)妷簳r(shí)，電池就被充電，第三電阻r9981起到限制充電電流過大，起到保護(hù)電池的作用。

技術(shù)特征：

1.一種時(shí)鐘基準(zhǔn)電路模塊，其特征在于：包括時(shí)鐘芯片，所述時(shí)鐘芯片通過雙向輸入輸出接口與電平轉(zhuǎn)換電路連接，所述電平轉(zhuǎn)換電路與mcu控制器雙向連接，所述時(shí)鐘芯片通過電池接口與dc電源連接，用于提供電源，所述時(shí)鐘芯片通過rtc_int_ll與定時(shí)中斷輸出端接收端連接，所述時(shí)鐘芯片還通過clk_32k_out與方波時(shí)鐘輸出端接收端連接；所述雙向輸入輸出接口為i2c0_scl和i2c0_sda，所述時(shí)鐘芯片采用pt7c4337uex，還具有中斷輸出功能rtc_int_ll，及方波時(shí)鐘信號(hào)輸出clk_32k_out信號(hào)，該信號(hào)用于其它ic作為基準(zhǔn)時(shí)鐘，微處理器mcu控制器通過i2c總線實(shí)時(shí)讀取和反饋時(shí)鐘信號(hào)，并根據(jù)時(shí)鐘芯片數(shù)據(jù)調(diào)整實(shí)時(shí)輸出時(shí)鐘數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的一種時(shí)鐘基準(zhǔn)電路模塊，其特征在于：所述時(shí)鐘芯片的第一引腳連接無源晶振y1的一端，所述無源晶振y1的一端通過第一電容c40與第二電容c50的一端連接，所述第二電容c50的一端還與地連接，所述時(shí)鐘芯片的第二引腳連接無源晶振y1的另一端，所述無源晶振y1的另一端還與第二電容c50的另一端連接，所述時(shí)鐘芯片的第三引腳連接通過第一電阻r9979與vcc1v8_pmu連接，所述時(shí)鐘芯片的第三引腳的一端還與rtc_int_ll連接，所述時(shí)鐘芯片的第四引腳與地連接，所述時(shí)鐘芯片的第五引腳與i2c0_sda連接，所述時(shí)鐘芯片的第六引腳與i2c0_scl連接，所述時(shí)鐘芯片的第七引腳與clk_32k_out連接，且還通過第二電阻r3與vcc1v8_pmu連接，所述時(shí)鐘芯片的第八引腳與dc電源連接。

3.根據(jù)權(quán)利要求2所述的一種時(shí)鐘基準(zhǔn)電路模塊，其特征在于：所述dc電源包括電池座，所述電池座的第一引腳與地連接，所述電池座的第二引腳通過第一二極管d8050與tp-smt連接，所述第一二極管d8050的一端與第三電阻r9981一端連接，第一二極管d8050的另一端與第三電阻r9981另一端連接，所

4.根據(jù)權(quán)利要求1所述的一種時(shí)鐘基準(zhǔn)電路模塊，其特征在于：所述電平轉(zhuǎn)換電路包括時(shí)鐘信號(hào)傳輸和數(shù)據(jù)信號(hào)傳輸，所述時(shí)鐘信號(hào)傳輸包括第一nmos管q9517，所述第一nmos管q9517的漏極通過第四電阻r9888與vcc_3v6連接，且第一nmos管q9517的漏極還通過i2c0_scl與時(shí)鐘芯片進(jìn)行連接，所述第一nmos管q9517的源極通過第五電阻r9887與第一nmos管q9517的柵極進(jìn)行連接，所述第一nmos管q9517的源極還i2c0_scl_p與微處理器mcu控制器連接，所述第一nmos管q9517的柵極還有vcc?3v3_sys連接。

5.根據(jù)權(quán)利要求4所述的一種時(shí)鐘基準(zhǔn)電路模塊，其特征在于：所述數(shù)據(jù)信號(hào)傳輸包括第二nmos管q9522，所述第二nmos管q9522的漏極通過第六電阻r9914與vcc_3v6連接，且第二nmos管q9522的漏極還通過i2c0_sda與時(shí)鐘芯片進(jìn)行連接，所述第二nmos管q9522的源極通過第七電阻r9913與第二nmos管q9522的柵極進(jìn)行連接，所述第二nmos管q9522的源極還通過i2c0_sda_p與微處理器mcu控制器連接，所述第二nmos管q9522的柵極還有vcc?3v3_sys連接。

6.根據(jù)權(quán)利要求2所述的一種時(shí)鐘基準(zhǔn)電路模塊，其特征在于：所述第一電容c40與第二電容c50君為12pf，所述無源晶振y1為32.768khz。

技術(shù)總結(jié)
本技術(shù)公開了一種時(shí)鐘基準(zhǔn)電路模塊，包括時(shí)鐘芯片，所述時(shí)鐘芯片通過雙向輸入輸出接口與電平轉(zhuǎn)換電路連接，所述電平轉(zhuǎn)換電路與MCU控制器雙向連接，所述時(shí)鐘芯片通過電池接口與DC電源連接，用于提供電源，所述時(shí)鐘芯片通過RTC_INT_LL與定時(shí)中斷輸出端接收端連接，所述時(shí)鐘芯片還通過CLK_32K_OUT與方波時(shí)鐘輸出端接收端連接；本技術(shù)采用高精度的32.768Khz的無源晶振Y1，同時(shí)第一電容C40，第二電容C52這2個(gè)12PF的電容對(duì)無源晶振輸出頻率穩(wěn)定性進(jìn)行補(bǔ)償，使無源晶振輸出更穩(wěn)定，通過I2C總線與微處理器MCU控制器進(jìn)行實(shí)時(shí)通信，實(shí)現(xiàn)數(shù)據(jù)的傳輸和控制，可實(shí)時(shí)反饋微調(diào)其輸出的數(shù)據(jù)，使時(shí)鐘基準(zhǔn)模塊輸出的數(shù)據(jù)準(zhǔn)確性更高，實(shí)現(xiàn)了對(duì)時(shí)鐘信號(hào)的穩(wěn)定供應(yīng)、精確傳輸和實(shí)時(shí)控制。

技術(shù)研發(fā)人員：葉小強(qiáng),盧志豪,陳朝暉
受保護(hù)的技術(shù)使用者：廣州市森揚(yáng)電子科技有限公司
技術(shù)研發(fā)日：20240430
技術(shù)公布日：2024/12/19