專利名稱：雙計算機系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及雙計算機系統(tǒng)，使用了兩個處理器單元改進了在雙轉(zhuǎn)換時的不間斷控制，特別涉及，一個雙計算機系統(tǒng)，它包括兩處理器單元，其中之一處于實際操作態(tài)(主系統(tǒng))，而另一個處于準備態(tài)(輔助系統(tǒng))在主系統(tǒng)失誤時備用，一雙控制單元，用于監(jiān)視兩處理器單元的操作，這樣控制了一個處理器單元的啟動，而同時使另一個處理器單元處于準備狀態(tài)。
到目前為止已采用了作為用于提高一個控制系統(tǒng)可靠性的可用技術(shù)的雙機系統(tǒng)。
已公開了用于通過兩處理器單元(計算機)提高可靠性的系統(tǒng)，例如，美國專利，號，3，503，048;3，562，716;3，864，670及其它。


圖1是在美國專利，號，3，864，670中公開的雙控制系統(tǒng)先有技術(shù)的一個例子的概念方塊圖。系統(tǒng)包括兩處理器單元(計算機)PC1，PC2，一個用于監(jiān)視這些處理器單元操作的雙控制單元DXC，和一個通過總線與兩處理器單元相連接的多個輸入/輸出單元IO1到IOn。
雙控制單元DXC監(jiān)視兩處理器單元PC1，PC2的運轉(zhuǎn)，驅(qū)動任一單元而同時使另一個處于準備態(tài)，當在實際運轉(zhuǎn)側(cè)的處理器單元陷入失誤或由于維修保養(yǎng)或類似而從系統(tǒng)卸下時，用于轉(zhuǎn)換實際操作分配給另一處理器單元側(cè)。
這里，一般在雙控制單元DXC上實施，即系統(tǒng)的一復位信號被用于轉(zhuǎn)換兩處理單元的實際操作態(tài)到準備態(tài)的計時。
在這樣的雙計算機系統(tǒng)中，如果系統(tǒng)一旦復位，那么在返回之前需要用于起始的操作時間，因此這里出現(xiàn)的問題是計算機控制將暫停幾百ms或最壞幾秒。
該發(fā)明是在這樣的情況下進行的，其最初的目的是實現(xiàn)雙計算機系統(tǒng)，其中將縮短轉(zhuǎn)換時間，控制暫停可由使用在雙轉(zhuǎn)換(在控制傳輸時)時的處理器的硬件中斷來避免。
本發(fā)明的另一目的是實現(xiàn)一雙計算機系統(tǒng)，它具有用于均衡在兩處理器單元中存儲器內(nèi)容的裝置以在雙控制單元中平滑控制傳輸，其中當進行從一個處理器單元到另一個的控制傳輸時，提高了控制的連續(xù)性，保護了對平坦裝置一個禁止的存取內(nèi)容，從而提高了可靠性。
本發(fā)明的另一目的是實現(xiàn)一個系統(tǒng)，其中雙控制單元，和處理器單元之一從系統(tǒng)中卸下，而另一個處理器單元準備運轉(zhuǎn)。
圖1是先有技術(shù)雙計算機系統(tǒng)所給出的一個例子的方塊概念圖;
圖2是代表本發(fā)明的一個實施例的方塊圖;
圖3是本發(fā)明另一個例子示出的主要部分的方塊概念圖;
圖4是圖3例子里的方塊圖;
圖5是代表本發(fā)明的另一個實施例的方塊圖;
圖6是所給出的運轉(zhuǎn)例子的運轉(zhuǎn)概念圖;
圖7是代表本發(fā)明的另一個例子的方塊圖;
圖8是圖7中裝載在FIFO中相等數(shù)據(jù)顯示框結(jié)構(gòu)的方塊概念圖;
圖9是圖7過程控制中用于進行一個處理器單元處理的序列表的流程圖;
圖10是示出圖7中由另一個處理器單元所進行的使平衡運轉(zhuǎn)的流程圖;
圖11是代表本發(fā)明又一個例子的方塊圖;
圖12是圖11中所給出的總線功能停止裝置的例子的方塊圖;
圖13是圖11中由供電裝置所產(chǎn)生的信號的說明圖;
圖14是代表本發(fā)明另一個實施例的方塊圖;
圖15和圖16用于說明是圖14中系統(tǒng)運轉(zhuǎn)的時間圖;
圖17是代表圖14中另一個具體實施例的方塊圖;
圖18是代表本發(fā)明另一個實施例的方塊圖;
圖19是顯示每一狀態(tài)中信號水平的工作波形圖;
圖20是代表本發(fā)明又一個實施例的方塊圖;
圖21是圖20中所給出的系統(tǒng)運轉(zhuǎn)狀態(tài)的一個例子的方塊概念圖;
圖22是代表本發(fā)明的一般結(jié)構(gòu)系統(tǒng)一個例子的方塊圖;
圖23示出圖22中嵌套共用單元內(nèi)部結(jié)構(gòu)的方塊圖;
圖24是代表嵌套共用單元的一個例子的時間圖;
圖2是代表本發(fā)明的一實施例的方塊圖。
在圖中，參考字符PC1，PC2代表雙處理器單元，以及DXC表示雙控制單元，它監(jiān)視信號STSL，STSR說明了由兩個處理器單元PC1，PC2所產(chǎn)生的運轉(zhuǎn)狀態(tài)，當使另一個處理器單元保持備用時，它驅(qū)動一個處理器單元，并產(chǎn)生雙控制信號DCSL，當處理器在實際操作側(cè)導進入失效時，或因為維修工作或類似情況而被卸下來時，DCSR用于把將實際運轉(zhuǎn)的功能轉(zhuǎn)換到另一個處理器單元側(cè)。
BS1L，BS1R表示第一總線，它們連結(jié)雙控制單元DXC和雙處理器單元PC1，PC2并用于相互平衡數(shù)據(jù)庫的傳輸數(shù)據(jù)。
101到10n代表輸入/輸出單元，其型式不同，自處理中輸入信號，把信號輸出送到處理過程中，具有將信號傳送到另一個系統(tǒng)和其他地方的通信功能。
BS2表示第二總線，通過它數(shù)據(jù)在處理器單元PC1，PC2和輸入/輸出單元101到10n之間進行交換，并把兩者連結(jié)起來。第二總線BS2利用一標準總線，以使把將來要產(chǎn)生的各種輸入/輸出單元與那些已經(jīng)產(chǎn)生的相連接。
在雙控制單元DXC中，11代表一個處理器，它包括用于監(jiān)視信號STSL的監(jiān)視裝置，STSR表示由兩個處理器單元PC1，PC2所產(chǎn)生的運轉(zhuǎn)狀態(tài)，以及數(shù)據(jù)庫平衡裝置，用于在實際運轉(zhuǎn)下的處理器單元進行平衡數(shù)據(jù)庫，和用于在備用側(cè)上的處理器單元進行平衡數(shù)據(jù)，參考字符12L，12R表示兩個獨立的中斷裝置，用于分別根據(jù)中斷信號INTL，INTR指出把主系統(tǒng)和輔助系統(tǒng)轉(zhuǎn)換到兩個計算機單元PC1，PC2，它們的構(gòu)成包括諸如寄存器及類似的保持裝置，并設置在第一總線BSI和內(nèi)部總線IDBUS之間。
下面描述如上所構(gòu)成的系統(tǒng)的運轉(zhuǎn)。
如果每一次運轉(zhuǎn)是正常的，處理器單元PC1，PC2產(chǎn)生狀態(tài)信號STSL，STSR送到雙控制單元DXC，然后雙控制單元DXC監(jiān)視信號以決定那一側(cè)的處理器單元開啟或保持在備用態(tài)，并因此產(chǎn)生雙控制信號DCSL，DCSR。
必要的數(shù)據(jù)庫和程序裝載在處理器單元PC1，PC2中的存儲器中(未示出)，是通過具有通訊功能的輸入輸出單元和第二總線BS2在啟始時從主計算機進行的。
然后進入操作態(tài)，在實際操作側(cè)的處理器單元中的存儲內(nèi)容連結(jié)地被復制，這樣根據(jù)在雙控制單元DXC中平衡裝置的操作通過第一總線BS1在準備態(tài)側(cè)上的處理器單元的存儲器中更新。
接著在實際操作側(cè)的處理器單元與通過第二總線BS2的每一輸入/輸出單元IO交換數(shù)據(jù)，這樣為預定的控制和其它進行操作。
在此狀態(tài)中，如果在實際操作側(cè)的處理器單元上出現(xiàn)失誤，那么由在雙控制單元DXC中的監(jiān)視裝置來檢測它，如果控制傳輸作為一個結(jié)果很需要，雙控制信號DCSL，DCSR相應地被打開。將一個中斷因子輸出給內(nèi)部總線iDBUS，同時驅(qū)動內(nèi)部中斷信號iINTL，iINTLR，而中斷因子在中斷裝置12L，12R上保留。而后，中斷裝置12L，12R對兩處理器單元PC1，PC2產(chǎn)生中斷信號INTL，INTR。
當接收到中斷信號INTL，INTR時，兩處理器單元PC1，PC2通過第一總線BS1分析產(chǎn)生的中斷因子，而當它識別出是作為一個雙轉(zhuǎn)換中斷時，根據(jù)已產(chǎn)生的雙控制信號DCSL，DCSR進行控制傳輸，這樣清除了中斷因子。
一系列的上述操作可在幾十us到幾百us量級短的時間之內(nèi)從提供的中斷裝置12L，12R中生效。
到此在準備側(cè)的處理器單元由這樣的控制傳輸轉(zhuǎn)換到實際操作側(cè)。然后，這樣的控制操作轉(zhuǎn)換得平滑，因為在準備側(cè)的處理器單元中的存儲內(nèi)容與始終在另外的處理器單元中的存儲內(nèi)容更新得相同。
在上述的實施例中，對在第二總線BS2中的結(jié)構(gòu)的復制舉例說明，然而，可采用將作為插入到輸入/輸出單元IO1到IOn之中的總線開關(guān)這樣的結(jié)構(gòu)。
這樣構(gòu)成的系統(tǒng)，即由獨立于處理器11的由硬件提供的中斷裝置是在雙控制單元中備有的，這樣是如雙控制系統(tǒng)的功能，其中用于控制傳輸?shù)臅r間可被縮短，可避免控制的暫停。
圖3是代表雙計算機系統(tǒng)另一實施例的主要部分框概念圖，該系統(tǒng)使用了作為用于在兩處理器單元中平衡存儲器內(nèi)容裝置的先進先出存儲器(FIFO)。
在該系統(tǒng)中，在實際操作側(cè)的處理器單元中存儲器的數(shù)據(jù)，根據(jù)在實際操作側(cè)的從處理器單元的一個寫入操作被寫入到作為平衡裝置的FIFO中，根據(jù)在準備側(cè)的從處理器單元的讀出操作將內(nèi)容讀出并寫入到在準備側(cè)的處理器單元中的存儲器中。
一方面，如果FIFO被作為如上所述用于存儲內(nèi)容的平衡裝置使用，如果一旦裝載在FIFO中的存儲內(nèi)容例如被在實際操作側(cè)的處理器的非法的操作破壞，那么它被直接送到準備態(tài)側(cè)致使一聯(lián)合的毀壞。
為去除這樣的缺陷，該實施包括從實際操作側(cè)到FIFO的讀/寫存取和從準備側(cè)讀/寫存取的監(jiān)視，抑制從FIFO操作的禁止存取以保護內(nèi)容，從而提高了系統(tǒng)的可靠性。
在圖3中，雙控制單元DXC包括先進先出存儲器(FIFO)111，以及用于控制FIFO111的移進SI和移出SO的FIFIFO的控制裝置112。
FIFO控制裝置112輸入-讀/寫信號WRI1控制聲明信號CTL和由兩個處理器單元PC1，PC2和雙控制單元DXC所產(chǎn)生的雙控制信號DCS，根據(jù)每個信號的邏輯控制移進SI和移出SO，以及除非必要時，為保護阻止對FIFO存取。
圖4表示圖3中的實施方案的一個例子的方塊圖。處理器單元PC1，PC2有一個處理器CPU和每一個都有一個主存儲器MMU。在雙控制單元DXC中，參考數(shù)碼110表示用于監(jiān)視信號RDY1，RDY2的監(jiān)視裝置，RDY1，RDY2說明由每一個處理器單元而后的產(chǎn)生的運轉(zhuǎn)狀態(tài)，以及決定那一個處理器單元提供控制權(quán)，由用于表示提供控制權(quán)的那一側(cè)面的雙控制信號DCSL，DCSR是何處產(chǎn)生的。
FIFO控制裝置112輸入雙控制信號DCSL，DCSR，讀/寫信號WRIL，WRIR，它們是來自兩個處理器單元PC1，PC2和控制聲明信號CTL，CTLR，和根據(jù)邏輯表示式(1)，(2)的控制移進S1和移出SO。
SI＝WRLL·CTLL·DCSL+WRIR·CTLR·DCSR……(1)SO=WRIL·CTLL+WRIR·CTLR……(2)
這里WRI表示外部讀/寫信號，它是在讀出時認定的(每信號中的角標L說明“來自左側(cè)處理器單元”，R說明“從右側(cè)處理器單元”);
CTL表示控制聲明信號，它是在實際運轉(zhuǎn)下由單元所認定的;DCS表示雙控制信號，雙控制單元在要備有控制權(quán)的一側(cè)認定出單元的DCS。
根據(jù)如上所構(gòu)成的系統(tǒng)，如果FIFO111服從來自控制裝置112的前面所提及的邏輯表達式，移進SI和移出SO得以控制住住，在FIFO111中的數(shù)據(jù)能因此被寫入和讀出，否則禁止對FIFO111的存取，數(shù)據(jù)能得以保護。
然后，在上面所描述的具體實施例中，設想有來自兩個處理器單元的存取，然而在結(jié)構(gòu)中雙控制單元DXC本身是能按另一種方式存取。
根據(jù)這樣的結(jié)構(gòu)，在為平衡裝置使用的FIFO的系統(tǒng)里，F(xiàn)IFO存取滿足預定的邏輯表達式是有效的，F(xiàn)IFO存取保護能因此得以改進，可提供出具有高可靠性的雙控制系統(tǒng)。
圖5是代表本發(fā)明進一步改進過的實施方案的方塊圖。如在圖4所示這里FIFO被采用作為用于平衡存儲器內(nèi)容的裝置，來自準備側(cè)的處理器單元的FIFO的讀出數(shù)據(jù)與來自實際運轉(zhuǎn)側(cè)的處理器單元的FIFO中的讀出數(shù)據(jù)相比較變得緩慢。而且，如果這樣，那么就很難保證精確數(shù)據(jù)的傳輸。實施方案已能提高到實現(xiàn)在FIFO上數(shù)據(jù)精切傳輸這一點上。
根據(jù)來自兩個處理器單元PC1、PC2所產(chǎn)生的諸如存取信號這樣的邏輯信號，圖5中中斷控制裝置113產(chǎn)生一中斷信號到兩個處理器單元，信號EMPY指明裝載的數(shù)據(jù)容量是空的以及信號HFUL指明裝載數(shù)據(jù)容量是一半，是由FIFO111，移出信號SO，移進信號SI和其他信號所產(chǎn)生的。這樣除非必要時，可防止處理器單元側(cè)由于提高讀出數(shù)據(jù)的優(yōu)先級而中斷。
在雙控制單元DXC中，中斷控制裝置113包括產(chǎn)生的中斷信號FINTL，F(xiàn)INTR，它們是根據(jù)以下的邏輯表達式(3)和(4)用于指出對兩個處在器單元PC1，PC2提高數(shù)據(jù)讀出的優(yōu)先級中斷。
FINTL＝ACCR·SI·HFUL·IFL+ACCL·FINL+IRST·FINL……(3)FINL＝FINTLFINTR＝ACCL·SI·HFUL·IFR+ACCR·FINR+IRST·FINR……(4)FINR＝FINTRIFL＝(FINL·IFL+SO·ACCL·EMPY)IFR＝(FINR·IFR+SO·ACCR·EMPY)在這ACC表示到中斷控制裝置的存取信號(每個信號的角標L表示“來自左側(cè)處理器單元”R表示“來自右側(cè)的處理器單元”)SO表示FIFO的移出信號;
SI表示FIFO的移進移號，HFUL表示當裝載在FIFO中的數(shù)據(jù)是一半容量時所產(chǎn)生的半-滿(half-full)信號。
EMPY表示當FIFO變空時所產(chǎn)生的空載信號。
FINTL表示提供到左側(cè)處理器單元的中斷信號。
FINTR表示提供到右側(cè)處理器單元的中斷信號。
IRST表示用于中斷信號FIUTL，F(xiàn)INTR的復位信號，它們是當存取信號ACC認定時由右或左側(cè)處理器單元提供的。
圖6表示上述所構(gòu)成的系統(tǒng)的運轉(zhuǎn)例子的工作概念圖，其中在FIFO中所取的等效數(shù)據(jù)數(shù)是在X軸方向上，而時間是取在Y軸的方向上。
現(xiàn)設想左側(cè)處理器是在實際運轉(zhuǎn)，右側(cè)處理器單元是保持備用。如果在實際運轉(zhuǎn)側(cè)的來自處理器單元PC1的FIFO的數(shù)據(jù)寫入比在備用側(cè)的處理器單元的數(shù)據(jù)讀出更加頻繁，然后如說明那樣，數(shù)據(jù)的裝載的數(shù)目逐步增加，因此，在預定的時間達到總?cè)萘康囊话?。這樣自IFIFO111產(chǎn)生半-滿信號HFUL。在接受到半滿信號HFUL時，根據(jù)邏輯表式式(4)中斷控制裝置2就產(chǎn)生中斷信號FINTR。在檢測到中斷信號后，在備用側(cè)的處理器單元在復位信號IRST上復位中斷信號FINTR，并從FIFO111提取讀出數(shù)據(jù)的優(yōu)先級。因此，裝載在FIFO111中的數(shù)據(jù)數(shù)碼逐步減少。這里，當在實際運轉(zhuǎn)側(cè)來自處理器單元PC1的數(shù)據(jù)讀出率和在備用側(cè)來自處理器單元PC2的數(shù)據(jù)讀出率再一次精確變化時，在FIFO111中裝載的數(shù)據(jù)容量如正(A)部分所示在半滿邊界上起伏。然而，空載信號EMPY還沒有在狀態(tài)中認定。因此，根據(jù)表式式(4)不產(chǎn)生中斷信號INTR。
在備用側(cè)的處理器單元PC2來自FIFO的數(shù)據(jù)讀出操作是很快的，而裝載的數(shù)據(jù)減少，以及當其在預定時間成為空載時，空載信號EMPY被認定。如在B部分中所示，在FIFO111中裝載的數(shù)據(jù)的數(shù)目增加后，以及為其達到半滿，根據(jù)表達式(4)產(chǎn)生中斷信號INTR，因此，在備用側(cè)對處理器單元PC2提高裝載數(shù)據(jù)的優(yōu)先權(quán)。
圖7是本發(fā)明的另一個實施方案的方塊圖，其中在處理器單元內(nèi)的結(jié)構(gòu)是這樣來設計的，即實際運轉(zhuǎn)執(zhí)行到何種程度是在當控制傳輸從一個處理器單元到另一個處理器單元時控制的，以及當控制被傳送時實際的運轉(zhuǎn)將是連續(xù)進行的。
在處理器單元PC1，PC2中，參考數(shù)碼31，41代表CPU的每一個，32，42代表主存儲器，在其中的各種數(shù)據(jù)庫中裝載控制程序，來自控制程序的在請求時被激發(fā)的平衡請求程序以及其他程序。
參考數(shù)碼33，43代表標記裝入裝置，用于在FIFO111中裝入起動標記和結(jié)束標記，在雙控制單元DXC之中在實際運轉(zhuǎn)的起始和結(jié)束時間的點上，34，44代表結(jié)束標記檢測裝置，用于檢測在FIFO111的數(shù)據(jù)讀出中是否出現(xiàn)結(jié)束標志，35，45代表數(shù)據(jù)裝入裝置，用于當檢測出結(jié)束標志時，在主存儲器(MMU)32，42中從起動標志到結(jié)束標志裝入數(shù)據(jù)。
如上所述的結(jié)構(gòu)系統(tǒng)的運轉(zhuǎn)將在下文說明。
這里，處理器單元PC1是在實際運轉(zhuǎn)側(cè)，而處理器單元PC2是在是用側(cè)。例如處理器單元PC1在執(zhí)行反饋控制以及根據(jù)控制程序進行次序控制以及更新數(shù)據(jù)在主儲器32中的數(shù)據(jù)庫。為使所需更新的數(shù)據(jù)具有在備用側(cè)的處理器單元平衡的存儲器內(nèi)容，根據(jù)來自平衡請求程序的要求制備了平衡數(shù)據(jù)結(jié)構(gòu)，并且裝入到在雙控制單元DXC中FIFO中。
這里，標記插入裝置33分別在實際運轉(zhuǎn)起動和結(jié)束的那一時間點上插入一起動標志和結(jié)束標記。就是如果處理器單元PC1運轉(zhuǎn)時，例如為了控制多個控制循環(huán)，在一個循環(huán)起動和結(jié)束的那一時間點上插入一起動標記和結(jié)束標記，而且如果根據(jù)多個次序表來進行次序控制，那么每當操作一個次序表時就插入該起動標記和結(jié)束標記。
圖8是代表裝入在FIFO111中的平衡數(shù)據(jù)結(jié)構(gòu)的例子的方塊概念圖。
平衡數(shù)據(jù)結(jié)構(gòu)是由起動標記61，備用側(cè)處理器單元的存儲器的寫入地址62，多個更新數(shù)據(jù)63以及結(jié)束標志64所組成的。
在備用側(cè)處理器單元PC2來從FIFO111讀出數(shù)據(jù)并將其裝入到其的存儲器42中。
這里，為裝入到存儲器42里，結(jié)束標記檢測裝置44檢測出在FIFO111的數(shù)據(jù)讀出里是否出現(xiàn)著結(jié)束標記，如果是，那么將布設在起動標記61和結(jié)束標志64之間的數(shù)據(jù)63裝載到由62標出的地址上。如果結(jié)束標志未被檢測出不進行裝載。
圖9代表在實際運轉(zhuǎn)側(cè)PC處理器單元的流程圖，例如在處理控制中處理次序表格。
在次序處理中，操作一個次序的表之前將起動標記在前頭及表地址i裝入到雙控制單元DXC的FIFO111中。在表格運行時，更新在實際運轉(zhuǎn)側(cè)的處理器單元PC1的存儲器32的數(shù)據(jù)庫，要被平衡的數(shù)據(jù)的地址和數(shù)據(jù)裝入到FIFO111中。結(jié)束標記裝入到FIFO111的處理表的最后。
圖10是說明在備用側(cè)用于平衡的處理器單元運轉(zhuǎn)的流程圖。
備用側(cè)處理器單元讀出FIFO111的數(shù)據(jù)，檢測是否出現(xiàn)結(jié)束標記，在檢測出結(jié)束標記處，它把在起動標記和結(jié)束標記間的數(shù)據(jù)裝入到存儲器42中，這樣就完成了平衡。
從使在每個表的上面全運轉(zhuǎn)有效，在備用側(cè)處理器單元PC1的更新的數(shù)據(jù)通過FIFO111逐次地裝入到備用側(cè)處理器單元PC2的存儲器42的標出地址上。
當在執(zhí)行次序表期間處理器單元PC1失誤時，控制權(quán)轉(zhuǎn)入到備用側(cè)的處理器單元PC2，處理器單元PC1終止插入在FIFO111里的結(jié)束標記。結(jié)果，在處理期間由表所更新的數(shù)據(jù)庫將不再裝入到備用側(cè)處理器單元PC2的存儲器42中。因此，接受控制權(quán)的處理器單元PC2將自平衡表數(shù)+1表的開始處理(執(zhí)行中的表優(yōu)先于控制的傳送)，這樣，控制的連續(xù)性得以保證。
根據(jù)實施方案，在控制側(cè)處理器單元中，起動標記和結(jié)束標志分別在實際運轉(zhuǎn)起動和結(jié)束的時間點上插入到要裝入到FIFO111的數(shù)據(jù)中，而且在備用側(cè)的處理器單元當結(jié)束標記被檢測出時，具有一個要進行平衡的裝入到其本身的存儲器中的數(shù)據(jù)，因此已接受控制權(quán)的處理器單元在接受控制權(quán)之前就得以立即進入控制狀態(tài)，這樣保證了控制的連續(xù)性。
圖11是代表本發(fā)明另一個實施方案的方塊圖。
如果處理器單元之一從背面板上卸下來，或經(jīng)受到由于例如維護工作的期間操作電源的開啟/關(guān)閉，在實施方案中擾亂不會施加到裝載到處理器單元的總線上。
在圖中，PS1和PS2代表兩個電源裝置，分別用于對兩個處理器單元PC1，PC2供給運轉(zhuǎn)功率，以及BSI表示連結(jié)到兩個處理器單元PC1，PC2的第一總線和用于平衡數(shù)據(jù)庫的傳輸數(shù)據(jù)。IO1到IOn是輸入/輸出單元，它們以從過程作為輸入信號和對過程處理輸出信號的形式變化，具有把信號傳輸?shù)狡渌到y(tǒng)及類似的通信功能。BS2表示第二總線，用于在處理器單元PC1，PC2和輸入/輸出單元IO1到IOn之間進行交換數(shù)據(jù)，連結(jié)著左右側(cè)的組。第二總線使用一標準總線以使把將來研制的各種輸入/輸出單元和已經(jīng)產(chǎn)生的相連接。
在兩個處理器單元PC1，PC2中，30，40表示總線功能終止裝置，用于在相應的電源裝置開啟/閉合運轉(zhuǎn)時和功率斷開時的輸出電壓的瞬時狀態(tài)時至少終止第一總線的數(shù)據(jù)傳輸功能，32，42表示用于儲存數(shù)據(jù)庫的存儲器，36，46表示第一總線BSI的接口，37，47表示第二總線BS2的接口，321，421表示輸入裝置，用于裝入將程序和數(shù)據(jù)庫裝入存儲器32，42，里，322，422表示存儲器存取裝置，它能存取在雙控制單元DXC或相對著的處理器單元中存儲器空間而不是本身存儲器中的平衡數(shù)據(jù)。
如果每次運轉(zhuǎn)正常，處理器單元PC1，PC2相應對雙控制單元DXC產(chǎn)生信號，而雙控制單元DXC監(jiān)視該信號并決定那一側(cè)處理器單元投入運轉(zhuǎn)和那一側(cè)保持備用。
必要的數(shù)據(jù)庫和程序裝入到來自主計算器(未示出)的每一個處理器單元中的存儲器32，42中，這是在由裝入裝置321，421通過已具有通信功能和第二總線BS2的輸入/輸出單元初始時進行的。
在運轉(zhuǎn)狀態(tài)，在實際運轉(zhuǎn)側(cè)的處理器單元中的存儲器(例如32)的內(nèi)容是根據(jù)在雙控制單元DXC通過第一總線BS1的平衡裝置11的運轉(zhuǎn)而進行連續(xù)地復制，并且如此更新在備用側(cè)的處理器中的存儲器(例如42)中。然后，在實際運轉(zhuǎn)側(cè)的處理器單元通過第二總線裝置與每一輸入/輸出單元交換數(shù)據(jù)，這樣實現(xiàn)預定的控制運轉(zhuǎn)和其他。
在此狀態(tài)，如果在實際運轉(zhuǎn)側(cè)處理器單元產(chǎn)生失誤，可由雙控制單元DXC檢測出，保持備用的處理器單元變換到進入運轉(zhuǎn)。在此情情下，保持備用的處理器單元中的存儲器的內(nèi)容任何時候都更新到與相對著的處理器單元中的存儲器相同的內(nèi)容，從而控制運轉(zhuǎn)能很平滑地接過。
失誤的處理器單元有用于修理的第一有關(guān)的電源關(guān)閉?？偩€功能終止裝置(例如30)輸入一指出來自相應電源裝置PS1或輸出電壓瞬時狀態(tài)功率脫離開的信號INZ，且至少可終止相應于第一總線BS1的數(shù)據(jù)傳輸功能。這樣，引導失誤的處理器單元的第一總線可從擾亂中脫開。
圖12是代表總線功能終止裝置30，40的一個例子的方塊圖。這里，一開式收集極門(諸如7438，74LS38，74ALS38U或類似物)GA可在此使用。
總線控制信號及來自電源裝置PS的信號INZ施壓在門的輸入端。
圖13是說明來自電源裝置PS所產(chǎn)生的信號INZ的圖。
如果電源電壓Vc是如(a)所示根據(jù)功率保持開啟或關(guān)閉而變化的，則當電源電壓Vc達到處理器單元一運轉(zhuǎn)范圍時，信號INZ變得高則如(b)所示的水平 在具有功率保持開啟或關(guān)閉一側(cè)上的處理器單元中的接口37或47使用如圖12所示的開式收集極門GA，至少用于控制信號的輸出門，當信號INZ低于其電平時，就是當電功率是脫開及電功率是脫開時，在電源電壓Vc的瞬態(tài)時它控制第一總線BSI以終止數(shù)據(jù)傳輸功能。這樣，雙控制單元或相對側(cè)的處理器單元通過第一總線BS1保持著不受運轉(zhuǎn)的影響。
圖14是代表本發(fā)明的另一個實施方案的方塊圖，它包括平滑一個轉(zhuǎn)換運轉(zhuǎn)，用于在實際運轉(zhuǎn)狀態(tài)中當處理器單元引起不正常時，備用側(cè)的輔助系統(tǒng)處理器單元作為主系統(tǒng)轉(zhuǎn)入運轉(zhuǎn)狀態(tài)。
在圖中，準備信號特征FG11，F(xiàn)G21用于表示正常運轉(zhuǎn)所產(chǎn)生的準備信號RDY1，RDY2，以及容量信號特征FG12，F(xiàn)G22表示運轉(zhuǎn)側(cè)本身的容量，它們是在兩個處理器單元PC1，PC2中提供的。AG1，AG2代表邏輯運轉(zhuǎn)輸出裝置，用于輸入來自兩個特征FG11，F(xiàn)G12(FG21，F(xiàn)G22)的準備信號RDY和容量信號ALT，算術(shù)運算兩信號的邏輯乘積，把運轉(zhuǎn)輸出信號COPLO(L)，COPLO(R)傳送到輸入/輸出IO里作為允許信號，對此使用AND門。
容量信號特征FG12，F(xiàn)G22可以根據(jù)在雙控制單元DXC中備有的開關(guān)SW的設置狀態(tài)，和雙控制單元DXC以及在系統(tǒng)里(背面板)的處理器單元PC1，PC2的組裝態(tài)建立的。這里，置開關(guān)SW是在維護工作或其他情況時對處理器單元PC1或PC2使進入到運轉(zhuǎn)側(cè)的人工選擇。
現(xiàn)在，如果設置開關(guān)SW例如已選擇處理器單元PC1，在處理器單元PC1中的特征FG12被設立(認定)，而使在處理器單元PC2中的特征FG22是下來(否認)。然后，如果設置開關(guān)SW被設置在正常態(tài)，在處理器單元PC1，PC2中的兩者的特征FG12FG22狀態(tài)就被設立。
如上述所述結(jié)構(gòu)的系統(tǒng)的運轉(zhuǎn)在穩(wěn)定狀態(tài)時和不正常狀態(tài)時的運轉(zhuǎn)將參考以下情況加以描述，即在雙控制單元DXC中的設置開關(guān)首先是設在穩(wěn)定狀態(tài)下。
圖15是表示在這種狀態(tài)下運轉(zhuǎn)的時間圖。(穩(wěn)定運轉(zhuǎn))因為在此情況下雙控制單元的開關(guān)SW是設置在穩(wěn)定狀態(tài)，在雙處理器單元PC1，PC2中的特征FG12，F(xiàn)G22被認定為分別如(A)部分中的(b)和(g)所示。
兩個處理器單元PC1，PC2都在正常運轉(zhuǎn)，來自特征號FG11，F(xiàn)G21的準備信號RDY1，RDY2是活動的，在接受到信號時，雙控制單元DXC保持著認定的控制信號DSC(L)和信號DCS(R)的否認從而把處理單元PC1引入運轉(zhuǎn)側(cè)和處理器單元PC2引入到備用側(cè)。
在接受到來自兩個特征FG11，F(xiàn)G12和FG21，F(xiàn)G22的信號時，在處理器單元PC1，PC2中的邏輯輸出裝置AGAG1，AG2產(chǎn)生允許信號COPLO(L)，COPLO，用于認定狀態(tài)到每一個輸入/輸出單元IO。在接受到允許信號時，輸入/輸出單元IO保持在運轉(zhuǎn)狀態(tài)并存取來自處理器單元PC1側(cè)的信號。
(產(chǎn)生非正常時的運轉(zhuǎn))在當來自上面提及的運轉(zhuǎn)狀態(tài)的處理器單元PC1上發(fā)生不正常時，自診斷裝置將其檢測出來，準備信號特征FG11如在部分(B)中的(a)所示可被否認。容量信號特征FG12，F(xiàn)G22兩者保持如(b)和(g)中所示的認定。
在準備信號RDY1被否認以后，邏輯運轉(zhuǎn)輸出裝置AG1否認邏輯運轉(zhuǎn)輸出信號(允許信號)COPLO(L)然而，來自另外的邏輯運轉(zhuǎn)輸出裝置AG2的輸出信號COPLO(R)是如(h)所示左邊認定，因而輸入/輸出單元IO繼續(xù)其運轉(zhuǎn)。
在準備信號RDYI被否認后，雙控制單元DXC否認一個控制信號DCS(L)和認定另一個控制信號DCS(R)。在控制信號DCS(R)被認定后，處理器單元PC2通過IO總線存取輸入/輸出單元IO。
根據(jù)上面提及的運轉(zhuǎn)，如果運轉(zhuǎn)不正常在一個處理器單元產(chǎn)生，進到輸入/輸出單元IO的兩個允許信號永遠不能被否認。這樣保證平滑的轉(zhuǎn)換運轉(zhuǎn)。
圖16是當在雙控制單元DXC中的設置開關(guān)SW是被設置到例如選擇處理器單元PC1時說明運轉(zhuǎn)的時間圖。
(穩(wěn)定狀態(tài))雙控制單元DXC認定控制信號DCS(L)如在(d)中所示這樣處理器單元PC1是準備好運轉(zhuǎn)而且否認如在(e)中所示的控制信號DCS(R)從而處理器單元PC2是在備用狀態(tài)。在處理器單元PC1中的容量信號特征FG12保持如在(b)中所示的認定上決定其本身能由于開關(guān)SW的設置狀態(tài)而是在運轉(zhuǎn)側(cè)。然后，容量信號特征FG22如在(g)中所示保持在被否認上決定其本身由于開關(guān)SW的設置狀而不能夠在運轉(zhuǎn)側(cè)。因而，邏輯運轉(zhuǎn)輸出信號COPLO(L)是如在(C)中所示保持認定，邏輯運轉(zhuǎn)輸出信號COPLO(R)是如在(h)中所示保持否認，以及輸入/輸出單元IO是由處理器單元PC1來存取。
(在不正常產(chǎn)生的時候)當不正常在處理器單元PC1上產(chǎn)生時，準備信號特征FG11是如在(a)中所示可否認。然后邏輯運轉(zhuǎn)輸出裝置AG1否認了如在(c)中所示的輸出信號COPLO(L)。
雙控制單元DXC檢測出準備信號RDY1取消，然而，因為設置開關(guān)SW早已設置到選擇處理器單元PC1，控制信號DCS(L)是如在(d)中所示在左邊認定，而且控制信號DCS(R)是如在(e)中所示在左邊否認，所以邏輯運轉(zhuǎn)的輸出裝置AG2的輸出信號COPLO(R)保持如在(h)中的所示的否認。
在邏輯運轉(zhuǎn)輸出裝置AG1的輸出信號COPLO(L)被否定后(邏輯運轉(zhuǎn)輸出裝置AG1的輸出信號COPLO(R)早已被否定)，輸入/輸出單元IO不會跟隨來自IO總線的存取。
根據(jù)以上提及的運轉(zhuǎn)，如果設置開關(guān)SW已選擇一個處理器單元，它不進行跟隨根據(jù)邏輯運轉(zhuǎn)輸出裝置AG1，AG2的輸出信號IO總線的無準備的存取，因此保證了運轉(zhuǎn)的可靠性。
圖17是代表圖14中另一個實施例的方塊圖。
在例中，處理器PC1，PC2是由微處理器部分(CPU)3132和分別的接口部分IF1，IF2所組成的，兩者都是由內(nèi)部總線NB所連結(jié)的。這里，準備信號特征FG11，F(xiàn)G12是在微處理器部分上提供，容量信號特征FG12，F(xiàn)G22是在接口部分IF1，IF2上提供的。
參考字符OG1，OG2代表門，用于輸入來自特征FG12，F(xiàn)G22的容量信號和來自雙控制單元DXC的控制信號DCS(L)，DCS(R)。邏輯運轉(zhuǎn)輸出裝置AG1，AG2輸入由門所產(chǎn)生的信號，以及由來自特征FG11，F(xiàn)G12的準備信號RDY1，RDY2，使輸出信號COPLO(L)，COPLO(R)經(jīng)過有線的OR以提供到輸入/輸出單元IO。
從如此的結(jié)構(gòu)，容量信號特征FG12，F(xiàn)G22是能監(jiān)視出雙控制單元DXC本身是否在正常運轉(zhuǎn)，雙控制單元DXC是否是通過內(nèi)部總線NB被組裝著，如果雙控制單元DXC不是在正常運轉(zhuǎn)或沒有在系統(tǒng)中(背面板)組裝著，情況就如是，設置開關(guān)SW已選擇了任何一個處理器單元。
以上說明這樣的情況，即處理器單元PC1在運轉(zhuǎn)側(cè)，然而，當處理器單元PC2在運轉(zhuǎn)側(cè)時，系統(tǒng)的運轉(zhuǎn)是同樣的。
圖18是代表本發(fā)明一個實施方案的方塊圖，該方案包括雙控制單元從系統(tǒng)的簡便的卸裝。
雙控制單元DXC產(chǎn)生控制允許信號IOCEI，IOCE2，用于在兩個處理器單元PC1，PC2中之一作為主系統(tǒng)運轉(zhuǎn)而另一個作為輔助系統(tǒng)。
在雙控制單元DXC中，參考數(shù)碼13表示插入檢測部分用于檢測那里的單元從系統(tǒng)卸下和插入系統(tǒng)中，它包括檢測出接觸從推上位置脫開。例如，裝在印刷電路板上的雙控制單元DXC是裝在連接器部分脫開處的，這樣檢測出單元自系統(tǒng)脫卸情況。
參考數(shù)碼141，142表示第一和第二輸出門用于分別對處理器單元PC1，PC2產(chǎn)生控制允許信號(IOCE1，IOCE2)，14表示控制部分用于根據(jù)來自插入檢測部分13的信號產(chǎn)生一控制信號以控制第一和第二輸出門141，142，以及143表示第三輸出門，用于在接受到信號DXRDYi時產(chǎn)生一準備信號(DXRDY)，DXRDYi表示由控制部件14雙控制單元DXC是正在正常運轉(zhuǎn)。
在處理器單元PC1中，G11表示開式收集極輸出門，用于輸入其自身準備信號RDY1，在雙控制單元DXC中來自第二輸出門142的控制允許信號(IOCE2)，以及來自第三輸出門143的準備信號(DXRDY)，1N1表示一個門，用于把IOCE1線路的信號輸入與其輸出門G11的輸出結(jié)束相連結(jié)的地方以及自雙控制單元DXC的第一輸雒 41產(chǎn)生的控制允許信號IOCE1，它產(chǎn)生一允許信號01，用于啟始使處理器單元PC1作為主系統(tǒng)。
在處理器單元PC2中，G21表示一開式收集極輸出門，用于輸入其本身的準備信號RDY2，在雙控制單元DXC中來自第一輸出門141的控制允許信號(IOCE1)，以及來自第三輸出門143的準備信號(DXRDY)，IN2表示一個門，用于把IOCE2的信號輸入到與其輸出門G21的輸出端相連結(jié)的地方以及自雙控制單元DXC的第一輸出門142產(chǎn)生的控制允許信號IOCE2，它產(chǎn)生一個允許信號02，用于啟始處理器單元作為主系統(tǒng)。
參考字符R1，R2表示阻抗，用于把線路的電平推到其控制允許信號IOCE1，IOCE2能被產(chǎn)生。
如上面所述的結(jié)構(gòu)系統(tǒng)的運轉(zhuǎn)將參看下面幾種的情況來描述，即它的運轉(zhuǎn)是正常的，雙控制單元DC被卸下，以及雙控制單元DC是被插入時。
圖19是一個運轉(zhuǎn)波形圖，它表示在每一個運轉(zhuǎn)狀態(tài)時的信號水平。在圖中裝有信號的路線表明“低活動”(Lowactive)(正常狀態(tài))在如此的狀態(tài)下，處理器單元PC1，PC2以及雙控制單元DXC全部是在正常運轉(zhuǎn)，而且準備信號RDY1，RDY2和DDRDY全部是活動的。
在此狀態(tài)，雙控制單元DXC選擇處理器PC1作為主系統(tǒng)(否則也可以選擇處理器單元PC2)，使控制允許信號IOCE1是活動的，而使控制允許信號IOCE2是非活動的，使控制信號為活動的(圖19中的(a)部分)。
控制允許信號IOCE1處于活動的，根據(jù)允許信號OI處理器單元PC1作為主系統(tǒng)來運轉(zhuǎn)。在此情況下，開式收集極輸出門G11是關(guān)閉的，因為準備信號DXRDY是活動的。
控制允許信號IOCE2處于非活動，處理器單元PC2是作為輔助系統(tǒng)來運轉(zhuǎn)的。在此情況下，開式收集器輸出門G12是關(guān)閉的，因為準備信號DXRDY是活動的。(卸下雙控制單元DXC)。
如果雙控制單元是由上面提及的正常狀態(tài)下從系統(tǒng)中卸下來，第一插入檢測部件13會檢測該情況。在接受到來自插入檢測部分13的信號時，控制部分14作一如圖19(b)所示的使準備信號DXRDY是非活動的。
當準備信號DXRDY成為非活動時，在處理器單元PC1中的門G11開啟。產(chǎn)生一激活電平。控制允許信號IOCE1是活動的時(低電平)，在處理器單元DC2中的門G21保持著關(guān)閉。
在使準備信號DXRDY非活動后，在雙控制單元DXC中的控制部分14等待一個時間t1，此時在處理器單元PC1，PC2里的門G11，G21被啟動并使控制信號不活動。這樣，第一和第二輸出門141，142兩者都脫開。第一和第二輸出門141，142的輸出端從線路上實際上是脫開，由此根據(jù)雙控制單元DXC由系統(tǒng)卸下產(chǎn)生控制允許信號IOCE1，IOCE2。
因為來自處理器單元PC1產(chǎn)生的控制允許信號IOCE1是活動的，所以在一系列運轉(zhuǎn)期間雙控制狀態(tài)得以維持住。
然后，結(jié)構(gòu)是這樣，雙控制單元DXC在從運轉(zhuǎn)的啟動開始的短時間內(nèi)有其運轉(zhuǎn)上的保證，從而能檢測出自系統(tǒng)的卸卻直到其從線路IOCE1，IOCE2中脫開。
(系統(tǒng)中雙控制單元DXC的插入)在雙控制單元DXC是卸卻的狀態(tài)，而處理器單元作為主系統(tǒng)正在運轉(zhuǎn)，如果要插入雙控制單元DXC，信號IOCE1i，IOCE2i，DXRDYi以及來自控制部分14的控制信號在初始狀態(tài)全部是不活動的，而第一到第三輸出門保持全部關(guān)閉。
當雙控制單元DXC完全插入到系統(tǒng)中，插入檢測部分13可檢測到它并將其帶到控制部分14。在接受到信號時，控制部分14讀出線路IOCE1，IOCE2線路中的電流信號狀態(tài)，并對每個IOCE1i，IOCE2i設定一些值。在此情況下，使IOCE1i是活動的，使IOCE2i是不活動的。然后，使控制信號是活動的，在輸出門開啟得以保證的一個時間t2以后。使準備信號DXRDY是活動的(圖19中的(c))。
當準備信號DXRRDY成為活動時，在處理器單元PC1中的門G11關(guān)閉，然而，因為活動水平由于雙控制單元DXC早已產(chǎn)生到線路IOCE1，雙控制狀態(tài)得以維腫　 然后，推上電阻(Pull-up)R1，R2使IOCE1，IOCE2的線路安全，IOCE1，IOCE2出現(xiàn)在輸出門在高電平時是關(guān)閉的一側(cè)。
根據(jù)以上提及的運轉(zhuǎn)，為從系統(tǒng)中卸下雙控制單元不要求有特殊的運轉(zhuǎn)。以及當系統(tǒng)是非雙(單系統(tǒng))的結(jié)構(gòu)，如果其自身的準備信號是活動的，IOCE線路成為自動活動的，而且這樣的單系統(tǒng)不要求任何特殊結(jié)構(gòu)可以實現(xiàn)。
圖20是本發(fā)明又一個實施方案的方塊圖，它包括在一個處理器單元上容易地運轉(zhuǎn)系統(tǒng)，而同時另一個處理器單元是卸下著。
在圖中，雙控制單元DXC產(chǎn)生一控制允許信號IOCE1，IOCE2用于驅(qū)動處理器單元PC1，PC2中之一作為主系統(tǒng)，而另一個作為輔助系統(tǒng)，以及準備信號DXRDY表示有來自控制部分14的雙控制單元DXC的呈現(xiàn)和/或正常/不正常。當在此無特殊指示時，控制部分14有監(jiān)視裝置，用于監(jiān)視每一處理單元的運轉(zhuǎn)，以及根據(jù)以監(jiān)視而得到的結(jié)果產(chǎn)生一控制允許信號IOCE1，IOCE2和準備信號DXRDY。
在處理器單元PC1中，G11表示一輸出門，用于輸入其本身的準備信號RDY1(當其內(nèi)部狀態(tài)是正常時是活動的);以及控制允許信號(IOCE2)用于確定相對的處理器單元PC2的主系統(tǒng)或輔助系統(tǒng)，G12表示-OR門，以輸出門G11的輸出作為其一個輸入，INI3表示一驅(qū)動器。從OR門G12輸入一信號并使其輸出端連接到IOCE1線路，對其產(chǎn)生用以決定其本身是主系統(tǒng)或輔助系統(tǒng)的控制允許信號IOCE1。
參考數(shù)碼36表示一觸發(fā)器，它是當電功率關(guān)閉時在初始信號上通過AND門38以及來自雙控制單元DXC的準備信號DXRDY進行清除(復位))。電功率的關(guān)閉是通過-AND門38施加的。
參考數(shù)碼37表示主系統(tǒng)確定控制部分，用于產(chǎn)生一信號以使觸發(fā)器36復位。主系統(tǒng)確定控制部分37通過AND門G16輸入控制允許信號IOCE1，IOCE2和準備信號DXRDY，而也輸入一組裝位置信號(這里是低電平信號)SLOT1用于識別處理器單元PC1被組裝的位置，控制允許信號IOCE1，IOCE2和準備信號DXRDY，它們都處于不活動的，而且只有當組裝位置信號SLOT1與預定值相一致時，測量狀態(tài)的維持時間，而且當狀態(tài)維持在預定時間時，設置觸發(fā)器36。
參考字符INI表示一接收器，用于以接收以其本身作為主系統(tǒng)的控制允許信號IOCE1，以及它的輸出被提供到處理器單元中的CPU31。
在處理器單元PC2中，G21表示輸出門，用于輸入其自身的準備信號RDY2(當它的內(nèi)部狀態(tài)是正常時是活動的)，以及控制允許信號(IOCE1)，用于決定相對的處理器單元PC1的主系統(tǒng)或輔助系統(tǒng)，G22表示以輸出門G21的輸出作為其一個輸入的OR門。IN23表示以來自OR門G22的信號作為輸入的驅(qū)動器器，使其輸出端連接到線路IOCE2，用于確定它自身是主系統(tǒng)或輔助系統(tǒng)的控制允許信號IOCE2產(chǎn)生到其上。
參考數(shù)碼46表示一觸發(fā)器，它是當電功率關(guān)閉時在啟始信號INZ2以及來自雙控制單元DXC的準備信號DXRDY上被清除(復位)，功率的關(guān)閉是通過AND門48施加的。
參考數(shù)碼47表示主系統(tǒng)確定控制部分，用于輸出一信號以設置觸發(fā)器46。主系統(tǒng)確定控制部分46通過AND門26輸入控制允許信號IOCE1，IOCE2和準備信號DXRDY，而且也輸入組裝位置信號(是高電平信號)SLOT2，用于識別處理器PC2被組裝地方的位置，控制允許信號IOCE1，IOCE2和準備信號DXRDY全是不活動的，而且只有當組裝位置信號SLOT2與預定值相一致時，測量狀態(tài)維持時間，以及當該狀態(tài)維持預定的時間時，設定觸發(fā)器。
參考字符IN2表示一接收器，用于接受以其本身作為主系統(tǒng)的控制允許信號IOCE2，以及其輸出被提供到CPU41。
參考字符CDI表示處理器PC1的通信單元，當控制允許信號IOCE1指出主系統(tǒng)時，它是有效的，而且能與其他系統(tǒng)的數(shù)據(jù)進行交換。參考字符IN41表示接收器，用于接受控制允許信號IOCE1。
參考字符CD2表示處理器單元PC2的通訊單元，當控制允許信號IOCE2指出主系統(tǒng)時，它是有效的，并能與其他系統(tǒng)交換數(shù)據(jù)。參考字符IN51表示一接收器用于接受控制允許信號IOCE2。
如上齙南低辰峁溝腦俗貌握趙詘滄白潘刂頻ピ狣XC，和雙控制單元DXC被如下的狀態(tài)加以描述。
(安裝雙控制單元DXC中的狀態(tài))在此狀態(tài)，如果每一處理單元正是在正常運轉(zhuǎn)，雙控制單元DXC選擇處理器單元PC1作為主系統(tǒng)(否則處理器單元PC2也可以選為主系統(tǒng))，并使控制允許信號IOCE1活動，而使控制允許信號IOCE2不活動。然后，使準備信號DXRDY為活動的。
控制允許信號IOCE1是活動的，根據(jù)允許信號01，處理器單元PC1作為主系統(tǒng)運轉(zhuǎn)?？刂圃试S信號IOCE2是不活動的，處理器單元PC2作為輔助系統(tǒng)運轉(zhuǎn)。
(雙控制單元卸下狀態(tài))(1)當數(shù)據(jù)庫裝入到存儲器里;
當電功率在關(guān)閉時，在處理器單元PC1，PC2中的觸發(fā)器36，46被復位在內(nèi)部啟動信號INZ1，INZ2上。如果通過檢查，處理器單元發(fā)現(xiàn)在自己的存儲器中數(shù)據(jù)庫是正常的，而且自診斷(self-diagnosis)的結(jié)果也保證是正常運轉(zhuǎn)，則使在每一個處理器單元中的準備信號RDY1，RDY2兩者都為活動的。
AND門G11，G21，OR門G12，G22以及通過控制允許信號IOCEI，IOCE2的信號線路，驅(qū)動器IN13，IN23形成一觸發(fā)器而且在能使準備信號為活動的一側(cè)上的控制允許信號更早地活動。
例如，如果處理器單元PC1的準備信號RDY1比處理器單元PC2的準備信號RDY2更早地成為活動的，那么，因為控制允許信號IOCE1，IOCE2兩者首先是不活動的，則門G11的輸出變得高電平OR門的輸出也為高電平，驅(qū)動器IN13的輸出是低電平。這樣，當控制允許信號IOCE1成為活動時，即便處理器單元PC2側(cè)的準備信號RDY2以后變成活動的，則門G21不打開(輸出保持著低電平)，控制允許信號IOCE2成為非活動的。該狀態(tài)一直維持到準備信號RDY1變成為非活動的。
(2)當數(shù)據(jù)庫沒有裝入到存儲器里。
數(shù)據(jù)庫沒有裝入到處理器的存儲器里，準備信號RDY1，RDY2兩者都成為非活動的。
因此，控制允許信號IOCE1，IOCE2首先保持非活動的，然而，如果控制允許信號IOCE1，IOCE2和準備信號DXRDY都是不活動的(當雙控制單元DXC卸下時，在該狀態(tài)下準備信號DXRDY是不活動的)AND門G16，G26的輸出變?yōu)楦唠娖?，且主系統(tǒng)確定部分37，47測量維持時間。這里，主系統(tǒng)確定控制部分37，47運轉(zhuǎn)例如是只有在當組裝位置信號SLOT1，SLOT2的電平是低的時候，而且在本實施方案中，在處理器單元PC1側(cè)的主系統(tǒng)確定控制部分37運轉(zhuǎn)用以測定維持時間。
當AND門16的高電平輸出維持著一預定的時間時，主系統(tǒng)確定控制部分37設置觸發(fā)器36。
當觸發(fā)器36被設置，通過OR門G12輸出被施加到驅(qū)動器IN13，而且驅(qū)動器IN13使控制允許信號IOCE1為活動的(低電平)。
根據(jù)前面提及的運轉(zhuǎn)，處理器單元PC1作為主系統(tǒng)運轉(zhuǎn)，而處理器單元PC2作為輔助系統(tǒng)的功能。
在控制允許信號IOCE1成為活動以后，通信單元CD1為運轉(zhuǎn)準備好以響應來自其他系統(tǒng)的通訊，而且，在此情況下，用于裝入到存儲的必要的數(shù)據(jù)庫已準備好。因為控制允許信號IOCE2是不活動的，通訊單元CD2不響應來自其他系統(tǒng)的通訊。
圖21是示出這種狀態(tài)的方塊概念圖。
來自其他系統(tǒng)的數(shù)據(jù)庫通過通信單元DC1裝入到處理器單元PC1的存儲器中。
(3)信號系統(tǒng)例如，如果處理器單元PC2卸下而只有處理器單元PC1是存在，正如上述所提及的(1)和(2)的情況控制允許信號IOCE1成為活動的，而處理器PC1自動把呈現(xiàn)出作為主系統(tǒng)的功能。與之同時，通信單元CD1連接于處理器單元PC1也準備運轉(zhuǎn)。
這樣，為確定主系統(tǒng)和輔助系統(tǒng)不要求有特殊的開關(guān)。
然而，上面描述涉及到的情況，即組裝位置信號SLOT1設置在低電平和SLOT2柙詬叩縉劍弊樽拔恢瞇藕龐朐ざㄖ迪嘁恢率?，逐嫷统确定控制部?7，47測定出維持時間，然而，優(yōu)先的控制系統(tǒng)可以這樣來使用，即組裝位置信號SLOT1，SLOT2的電平被給出的值相應于優(yōu)先的值，只要主系統(tǒng)確定控制部分測定出相應于組裝位置信號時間的維持時間，這樣啟動處理器單元以更高的優(yōu)先級首先作為主系統(tǒng)。
圖22是表示系統(tǒng)一般結(jié)構(gòu)例子的框圖。
在此實施中，兩個處理器單元PC1，PC2被連接到通訊總線分別通過總線VMEBS和通訊控制單元CD1，CD2與其它的系統(tǒng)連接。使用了確定到PROWAY的HF總線作為通訊總線BS。通訊控制單元CD1，CD2的功能是作為與每一HF總線的接口并高供在內(nèi)部具有在當產(chǎn)生通訊錯誤時的和諸如重復維護信息，在每一錯誤內(nèi)容和其它時的頻率時保留跟蹤通訊結(jié)構(gòu)信息的功能。
點站通訊單元IF1，IF2作為與總線BS21，BS22的接口功能，包括在圖17中作為接口部分的相同功能部分。
輸入/輸出單元IO通過總線BS1以下的點站通訊單元IF，總線BS2和嵌套共用單元NC從處理器單元PC存取。
嵌套共用單元NC是總線重發(fā)器，提供在上總線BS21，BS22和與輸入/輸出單元IO連接的下總線NIBS之間，內(nèi)部結(jié)構(gòu)如圖23中所示。
在該圖中，BS2代表一個下總線，與處理器單元PC通過以下的點站通訊單元IF和總線BSI相連接，在此略去了。
NIBS代表一個下總線，它與多個輸入/輸出單元IO相連。
參考號71表示比較裝置，用于比較在上總線BS2和在下總線NIBS上的信號，72為信號交換裝置，用于交換在上總線BS2和在下總線NIBS上的信號，73表示一觸發(fā)器輸入從比較裝置71來的信號，在通過引線L1從信號交換裝置72產(chǎn)生的信號計時上設置，同時也在通過引線L3從處理器單元PC傳輸?shù)膹臀恍盘柕纳蠌臀弧?br> 參考號74為一緩沖器，用于傳輸從觸發(fā)器73產(chǎn)生的總線錯誤信號，75表示讀出裝置，用于通過上總線BS2讀出觸發(fā)器73的內(nèi)容，它提供在處理器單元PC之中。
從觸發(fā)器73產(chǎn)生的總線錯誤信號通過引線L2也施加到信號交換裝置，控制信號交換運轉(zhuǎn)。
圖24是代表運轉(zhuǎn)例子的時間圖，當沒有檢測到總線錯誤時，指出在下總線NIBS上的的信號。
一個用于選擇特定的多個輸入/輸出單元IO之一的地址信號Ads從如在(a)中示出的處理器單元PC中產(chǎn)生。比較裝置71首先比較兩總線BS2，NIBS上的地址信號，結(jié)果在(e)中示出的定時上取樣。這里，當檢測到一作為比較結(jié)果的總線錯誤時，便對觸發(fā)器73產(chǎn)生一個不匹配信號。
一接到該信號，觸發(fā)器73被設置到從信號交換裝置72來的定時信號上，同時從其輸出端產(chǎn)生一總線錯誤信號?？偩€錯誤信號被施加到信號交換裝置72以抑制其信號交換運轉(zhuǎn)。這樣使總線次序不能自此向前，即，盡管設有如此指出，地址信號的選通信號將不產(chǎn)生到下總線NIBS。
當設有檢測到總線錯誤時，如(b)中所示從呈現(xiàn)在地址的下側(cè)的輸入/輸出單元IO，將一響應傳輸?shù)缴蟼?cè)的處理器單元PC上。
然而，那兒檢測到總線錯誤，由于沒有產(chǎn)生地址信號的選通信號響應沒有反回，因此對上側(cè)處理器單元PC沒有響應生效。當接到無響應時，處理器單元PC通過總線BS2讀出緩沖器74的內(nèi)容，這樣認識到無響應是在下側(cè)總線NIBS上的總線差錯或是嵌套共用單元NC的一個差錯。那么，在上側(cè)總線BS2上的地址或數(shù)據(jù)將不再產(chǎn)生錯誤。
當在發(fā)送如(a)中所示的地址后沒有檢測到總線錯誤時，處理器單元PC接收一個如(b)中所示的響應。
當接收到該響應時，而后將一寫入數(shù)據(jù)發(fā)送到相應的輸入/輸出單元IO，是以如(c)中所示的寫入操作進行的。寫入數(shù)據(jù)也由比較裝置71進行比較，將結(jié)果提供到(f)中所示的在觸發(fā)器73的定時上。
如果工作態(tài)正常，那么寫入數(shù)據(jù)的選通信號被送到下側(cè)總線NIBS，從已經(jīng)接收如(e)中示出的數(shù)據(jù)的輸入/輸出單元IO響應信號返回。
當比較結(jié)果指出不匹配，選通信號不返回到下側(cè)，因此響應信號不返回，所以響應不對上側(cè)生效。
而后從相應的輸入/輸出單元IO的讀出數(shù)據(jù)被如(d)中所示讀出，而當沒檢測到總線錯誤時，它被通過總線BS2，NIBS傳輸?shù)缴蟼?cè)處理器單元PC。
當檢測到差錯時，從輸入/輸出單元IO的響應信號(e)不被傳輸?shù)缴蟼?cè)，上側(cè)處理器單元PC檢測到無響應。
上述是指在觸發(fā)器設置到一個多位構(gòu)成的總線差錯信號上的情況，然而，如果該觸發(fā)器根據(jù)每一位備有一個以上的，每一觸發(fā)器的態(tài)將由緩沖器裝置保留，那么參照每一位差錯可被準確地識別。
權(quán)利要求
1.在一雙計算機系統(tǒng)中，包括兩處理器單元，實際上其中之一運轉(zhuǎn)(作為主系統(tǒng))而另一個保持備用(作為輔助系統(tǒng))以對付主系統(tǒng)產(chǎn)生的失效，雙控制單元用于通過監(jiān)視上述兩處理器單元的運轉(zhuǎn)態(tài)控制作為主處理系統(tǒng)運轉(zhuǎn)的處理器單元，改進的特征在于兩獨立的中斷裝置，用于對上述兩處理單元指出主系統(tǒng)和輔助系統(tǒng)的轉(zhuǎn)換，是通過上述雙控制單元中備有的中斷進行的；中斷裝置通過內(nèi)部總線得到從在雙控制單元中的處理器產(chǎn)生的中斷源，根據(jù)雙轉(zhuǎn)換信號保留中斷源，并用于對兩處理器單元的雙轉(zhuǎn)換進行中斷。
2.如權(quán)利要求1所限定的雙計算機系統(tǒng)，上述的雙控制單元包括使平衡裝置，用于平衡在兩處理器單元中的存儲器內(nèi)容。
3.如權(quán)利要求2所限定的雙計算機系統(tǒng)，其中使用了先進先出存儲器(FIFO)作為平衡裝置。
4.如權(quán)利要求3所限定的雙計算機系統(tǒng)，其中FIFO控制裝置用于根據(jù)在雙控制單元上提供的邏輯說明(1)(2)控制FIFO的移入-Si和移出So，SI＝WRIL·CTLL·DCSL+WRIR·CTLR·DCSR……(1)SO=WRIR·CTLL+WRIR·CTLR其中WRI表示一個外部讀出/寫入信號，它是在當寫入時認定(L每個信號的下角標是指“從處理器單元的左側(cè)”，R是指“從處理器單元的右側(cè)”);CTL 是表示一個控制宣布信號，它是由在實際運轉(zhuǎn)中的單元認定的;DCS 表示一雙控制信號，在一側(cè)上單元的DCS是提供一控制權(quán)，是由雙控制單元認定的。
5.如權(quán)利要求3中所限定的雙計算機系統(tǒng)，其中中斷控制裝置用于產(chǎn)生中斷信號FINTL，F(xiàn)INTR指出根據(jù)在雙控制單元上備有的下述邏輯說明(3)(4)中斷，用來提高一個數(shù)據(jù)對兩處理器單元的讀出優(yōu)先級。FINTL＝ACCR·SI·HFUL·IFL+ACCL·FINL+IRST·FINL……(3)FINL＝FINTLFINTR＝ACCL·SI·HFUL·IFR+ACCR·FINR+IRST·FINR……(4)FINR＝FINTRIFL＝(FINL·IFL+SO·ACCL·EMPY)IFR＝(FINR·IFR+SO·ACCR·EMPY)其中，ACC表示對中斷控制裝置的存取信號(每一個信號的下角標L指出“從處理器單元左側(cè)，R指出“從處理器單元的右側(cè)側(cè)”);SO是FIFO的移出信號;SI是FIFO的移入信號;HFUL是當一半的數(shù)據(jù)容置裝載到FIFO中時，產(chǎn)生的半滿信號;EMPY表示當FIFO空時產(chǎn)生的空信號;FINTL表示在左側(cè)處理器單元備有的中斷信號;FINTR表示在右側(cè)處理器單元備有的中斷信號;IRST表示當存取信號被認定時，從右側(cè)或者左側(cè)處理器單元備有的中斷信號FINTL，F(xiàn)INTR的復位信號。
6.在一雙計算機系統(tǒng)中包括兩處理器單元，監(jiān)視裝置用于監(jiān)視處理器單元的運轉(zhuǎn)，一雙控制單元具有一緩沖存儲器，用于暫時裝載從在實際運轉(zhuǎn)側(cè)上的計算機傳輸?shù)皆趥溆脗?cè)的計算機存儲器的平衡數(shù)據(jù)和其地址，改進包括標記插入裝置，用于在上述每一處理器單元中在實際操作開始和結(jié)束時的那點上插入開始和結(jié)束標記;結(jié)束標記檢測裝置，用于檢測從上述緩沖器存儲器讀出數(shù)據(jù)之中的結(jié)束標記;數(shù)據(jù)裝載裝置，用于當檢測到結(jié)束標記時在上述地址中從上述開始標記到結(jié)束標記裝載數(shù)據(jù);處理器單元，一控制權(quán)傳輸?shù)皆撎幚砥鲉卧?，從相應于插入了開始標記的數(shù)據(jù)的運轉(zhuǎn)開始實際的運轉(zhuǎn)。
7.在一雙計算機系統(tǒng)中包括兩處理器單元，兩供電裝置用于對兩個處理器單元的每一個提供運轉(zhuǎn)電源，由上述處理器單元控制的一輸入/輸出單元，其改進包括將上述兩處理器單元連接的第一總線，用來相互平衡數(shù)據(jù)庫轉(zhuǎn)輸數(shù)據(jù);第二總線，將上述每一處理器單元和上述輸入/輸出單元連接用于相互交換數(shù)據(jù);總線功能停止裝置，提供在上述兩處理器單元上，用于至少停止在相應的供電裝置在開/關(guān)運轉(zhuǎn)時和在一輸出電壓瞬變態(tài)中上述的第一總線的數(shù)據(jù)傳輸功能。
8.如權(quán)利要求7中所限定的雙計算機系統(tǒng)，其中當供電裝置的電壓達到可工作電壓時，在打開收集極門上的總線控制信號和達到高電平的信號(INZ)可作為總線功能停止裝置使用。
9.在一雙計算機系統(tǒng)中包括兩處理器單元，一雙控制單元用于輸入-準備信號指出自兩處理器單元的運轉(zhuǎn)正常，并對兩處理器單元產(chǎn)生一控制信號(DSC)來起動一個作為主系統(tǒng)而使另一個作為輔助系統(tǒng)，一輸入/輸出單元通過1/0總線與上述兩處理器單元連接，該改進包括一準備信號特征標記，提供在上述兩處理單元中，用于指出那里的運轉(zhuǎn)正常能力信號特征標志，指出操作側(cè)本力的能力。算術(shù)運算輸出裝置，用于從上述兩特征標志輸入一個準備信號和能力信號，計算兩信號的邏輯積，并將運轉(zhuǎn)輸出信號傳輸?shù)缴鲜鲚斎?輸出單元;上述輸入/輸出單元根據(jù)從上述算術(shù)運算輸出裝置的一個信號確定是否對其進行存取。
10.在一雙計算機系統(tǒng)中包括兩處理器單元，一雙控制單元，用于產(chǎn)生一個控制允許信號以控制其中之一為主系統(tǒng)而另一個為輔助系統(tǒng)，其改進特征在于所述雙控制單元提供在插入檢測部分，用于檢測從系統(tǒng)卸下的和插入的單元，第一和第二輸出門，用于分別對兩處理單元產(chǎn)生控制允許信號(IOCE1，IOCE2)，一個控制部分，用于根據(jù)插入檢測部分的信號控制第一和第二輸出門，第三輸出門，用于從控制部分產(chǎn)生準備信號(DXRDY);備有門裝置的一個處理器單元是用于輸入其自己本身準備信號，和從上述控制部分的第二輸出門的控制允許信號(IOCE2)，上述第三輸出門的準備信號(DXROY)，當其自己的準備信號是活動時，而控制允許信號(IOCE2)和準備信號(DXRDY)都為非活動時啟動一處理器單元作為主系統(tǒng);另一備有門裝置的處理器單元，用于輸入其本身的準備信號，和從上述控制部分的第一輸出門來的控制允許信號(IOCE1)，從上述第三輸出門來的準備信號(DXRDY)，當其自己的準備信號是活動時，而控制允許信號(IOCE1)和準備信號(DXRDY)都為非活動時啟動-處理器單元作為主系統(tǒng)。
11.在一雙計算機系統(tǒng)中包括第一和第二處理器單元，一雙控制單元，它用于產(chǎn)生控制允許信號來啟動兩處理器單元之一為主系統(tǒng)并使另一個保持為輔助系統(tǒng)，其改進特征在于上述的雙控制單元備有控制部分，用于產(chǎn)生控制允許信號(IOCE1，IOCE2)用來啟動上述第一和第二處理器單元之一作為主系統(tǒng)將另一個保持為輔助系統(tǒng)，準備信號(DXRDY)指出雙控制單元的呈現(xiàn)和/或正常/反常;當電源關(guān)閉及上述準備信號是活動時，上述第一和第二處理器單元備有清除的觸發(fā)器(準備信號DXRDY);主系統(tǒng)確定裝置用于檢測上述控制允許信號(IOCE1，IOCE2)和準備信號全部是活動的，測量只當用于識別第一或第二處理器單元與一預定值一致的組裝位置信號(SLOTL，SLOT2)時狀態(tài)的持續(xù)時間，設置上述觸發(fā)器其狀態(tài)持續(xù)一預定時間一驅(qū)動器，用于產(chǎn)生控制允許信號(IOCE1，或IOCE2)，在其本身的內(nèi)部狀態(tài)是正常時，準備信號(RDY1，RDY2)變?yōu)榛顒訒r用以確定其本身的主系統(tǒng)或輔助系統(tǒng)是活動的，和控制允許信號(IOCE2或IOCE1)，當設置上述觸發(fā)器時，用于確定相反的處理器單元的主系統(tǒng)或輔助系統(tǒng)是非活的。
12.裝備有兩個處理器單元(PC)的雙計算機系統(tǒng)，備有雙控制單元(DXC)用于控制啟動兩處理器單元之一作為主系統(tǒng)，使另一單元保持為輔助系統(tǒng)，備有一總線(BSL)將雙控制單元與每一處理器單元相連接及傳輸數(shù)據(jù)用于使數(shù)據(jù)庫相互相等，與上述總線(BS)通過以下的點站通訊單元(IF)相連接的總線(BS2)功能為一個接口，一嵌套共用單元(NC)功能為一個總線指示器，裝在靠總線(NIBS)處，總線(BS2)和多個輸入/輸出單元與其相連接;所述嵌套共用單元(NC)包括;比較裝置，用于比較在上述上總線(BS2)和上述下總線(NIBS)上的信號;信息交換裝置，用于交換在上述上總線(BS2)和上述下總線(NIBS)上的信號;在當比較裝置檢測到一不匹配時產(chǎn)生的不匹配信號上設置一觸發(fā)器;一緩沖器用于傳輸觸發(fā)器的信號;上述處理器單元通過總線(BS2)由上述緩沖器讀出觸發(fā)器的內(nèi)容。
全文摘要
雙計算機系統(tǒng)由兩處理器單元構(gòu)成，一雙控制單元控制兩處理器單元的一側(cè)保持運轉(zhuǎn)(為主系統(tǒng))或處于準備(為輔助系統(tǒng))。該系統(tǒng)包括兩處理器，之一進入實際操作態(tài)而另一個為準備態(tài)以對付主系統(tǒng)上產(chǎn)生的失誤，一雙控制單元，通過監(jiān)視兩處理器單元的操作態(tài)控制哪一個處理器單元為主系統(tǒng)，雙控制單元內(nèi)部包括兩獨立的中斷裝置通過中斷對處理器單元指出主分流和輔助系統(tǒng)的轉(zhuǎn)換。這樣的結(jié)構(gòu)在改進轉(zhuǎn)換時繼續(xù)控制是有效的。
文檔編號G06F11/20GK1037417SQ8910226
公開日1989年11月22日 申請日期1989年4月13日 優(yōu)先權(quán)日1988年4月13日
發(fā)明者赤井創(chuàng), 堂本功, 中本栄司, 林俊介, 森岡義嗣 申請人:橫河電機株式會社