專(zhuān)利名稱(chēng)：圖象處理裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于可顯示動(dòng)畫(huà)及背景畫(huà)(或靜止畫(huà))的電視游戲裝置等中的圖象處理裝置。
動(dòng)畫(huà)旋轉(zhuǎn)技術(shù)可參見(jiàn)日本特許公報(bào)第昭55(1980)-45，225號(hào)及日本特許公開(kāi)第昭51(1976)-113，529號(hào)(對(duì)應(yīng)于美國(guó)專(zhuān)利第4，026，555號(hào))。另，使背景畫(huà)旋轉(zhuǎn)的技術(shù)，已知有

圖17所示的電路。在圖17中，圖象處理裝置101在與由隨機(jī)存取存儲(chǔ)器(以下稱(chēng)之為RAM)構(gòu)成的視頻RAM(以下稱(chēng)之為VRAM)102相連接的同時(shí)，與CPU103相連接。CPU103與存儲(chǔ)有用于將背景畫(huà)和動(dòng)畫(huà)的圖象數(shù)據(jù)合并在一起并對(duì)這些圖象數(shù)據(jù)的顯示加以控制的控制數(shù)據(jù)的存儲(chǔ)器104相連接。主存儲(chǔ)器104中存儲(chǔ)的圖象數(shù)據(jù)通過(guò)圖象處理裝置101傳送到VRAM102。根據(jù)來(lái)自CPU103的控制數(shù)據(jù)，圖象處理裝置101從VRAM102讀出適宜的數(shù)據(jù)，作為視頻信號(hào)輸出到顯示裝置105以顯示該數(shù)據(jù)的圖象。又，VRAM102的地址和由顯示裝置105所顯示圖象的水平方向位置與垂直方向位置相對(duì)應(yīng)，VRAM102各個(gè)地址中存儲(chǔ)有上述動(dòng)畫(huà)或背景畫(huà)(根據(jù)情況在背景畫(huà)上添加動(dòng)畫(huà))的圖象數(shù)據(jù)。
在上述先有的電視游戲裝置中，要使確定的背景畫(huà)旋轉(zhuǎn)或放大縮小，并在顯示裝置105中加以顯示，則要在視頻信號(hào)垂直回掃期間根據(jù)VRAM102所存儲(chǔ)的原背景畫(huà)的圖象數(shù)據(jù)的顯示畫(huà)面的水平方向位置(以下稱(chēng)“水平位置”)與垂直方向位置(以下稱(chēng)“垂直位置”)，由CPU103分別計(jì)算使該背景畫(huà)旋轉(zhuǎn)或放大縮小時(shí)的水平位置及垂直位置，將原背景畫(huà)的圖象數(shù)據(jù)寫(xiě)入VRAM102中對(duì)應(yīng)于所計(jì)算出的水平位置及垂直位置的地址。此后，圖象處理裝置101在水平掃描期間順序?qū)?xiě)入VRAM102中的數(shù)據(jù)變換為視頻信號(hào)，并輸出到顯示裝置105。
另外，背景畫(huà)放大縮小技術(shù)，可參閱日本特許公開(kāi)第昭60(1985)-172088號(hào)(對(duì)應(yīng)于美國(guó)專(zhuān)利第4754270號(hào))。
然而，日本特許公報(bào)第昭55(10980)-45225號(hào)或日本特許公開(kāi)第昭51(1976)-13529號(hào)中的技術(shù)，無(wú)法用于背景畫(huà)的旋轉(zhuǎn)。
又，圖17所示的先有技術(shù)，要使背景畫(huà)旋轉(zhuǎn)或放大縮小并且顯示時(shí)，CPU103由于必須計(jì)算旋轉(zhuǎn)或放大縮小時(shí)的水平位置和垂直位置，因此降低了CPU103的處理量使之不能進(jìn)行其它圖象處理，而存在進(jìn)行背景畫(huà)的旋轉(zhuǎn)或放大縮小的處理需要較長(zhǎng)時(shí)間的問(wèn)題。
又，在進(jìn)行上述的背景畫(huà)旋轉(zhuǎn)或放大縮小的處理時(shí)，由于刷新了VRAM102中所存儲(chǔ)的背景畫(huà)的圖象數(shù)據(jù)，因此未能保存旋轉(zhuǎn)或放大縮小處理前原背景畫(huà)的圖象數(shù)據(jù)。所以，例如，將原背景畫(huà)每次重復(fù)轉(zhuǎn)動(dòng)30度，結(jié)果，使原背景畫(huà)共旋轉(zhuǎn)360度(一周)時(shí)，將積累各次轉(zhuǎn)動(dòng)時(shí)的計(jì)算誤差而在與原背景畫(huà)不同的坐標(biāo)位置上顯示，就會(huì)以與原形狀不同的圖形顯示背景畫(huà)的形狀。即，如上所述由于不能保存原背景畫(huà)，所以存在不能在原正確位置上顯示與元背景畫(huà)相同的形狀的問(wèn)題。
又，日本特許公開(kāi)第昭60(1985)-172088號(hào)的技術(shù)如使背景畫(huà)旋轉(zhuǎn)則不能放大縮小，而且存在不能用共用的電路來(lái)實(shí)現(xiàn)旋轉(zhuǎn)處理和放大縮小處理的問(wèn)題。
本發(fā)明的主要目的在于提供一種旋轉(zhuǎn)前后原背景圖象不變形而顯示完全相同形狀的背景圖象的圖象處理裝置。
本發(fā)明的另一目的在于提供一種可以無(wú)CPU負(fù)擔(dān)地、較高速地實(shí)現(xiàn)背景圖象的旋轉(zhuǎn)及(或)放大縮小處理、使原圖象無(wú)變形地加以再現(xiàn)的圖象處理裝置。
本發(fā)明的再一目的是提供一種在使背景圖象旋轉(zhuǎn)的同時(shí)可實(shí)現(xiàn)放大縮小處理的圖象處理裝置。
本發(fā)明的圖象處理裝置的一種特征在于它裝備有在對(duì)應(yīng)于旋轉(zhuǎn)處理前背景圖象顯示位置的地址中存儲(chǔ)背景圖象的圖象數(shù)據(jù)的存儲(chǔ)裝置;在根據(jù)旋轉(zhuǎn)處理的控制數(shù)據(jù)進(jìn)行背景圖象的旋轉(zhuǎn)處理時(shí)計(jì)算存儲(chǔ)裝置中對(duì)應(yīng)于背景圖象顯示位置的地址的計(jì)算裝置;用于讀出由計(jì)算裝置計(jì)算出的在存儲(chǔ)裝置的地址中存儲(chǔ)的圖象數(shù)據(jù)的讀出裝置;根據(jù)由讀出裝置讀出的圖象數(shù)據(jù)產(chǎn)生圖象信號(hào)的圖象信號(hào)發(fā)生裝置。
本發(fā)明的圖象處理裝置的另一種特征在于它裝備有在對(duì)應(yīng)于旋轉(zhuǎn)放大縮小處理前背景圖象的顯示位置的地址中存儲(chǔ)有背景圖象的圖象數(shù)據(jù)的存儲(chǔ)裝置;在根據(jù)旋轉(zhuǎn)及放大縮小處理的控制數(shù)據(jù)而對(duì)背景圖象進(jìn)行旋轉(zhuǎn)處理及放大縮小處理中至少于一種進(jìn)行處理時(shí)計(jì)算上述存儲(chǔ)裝置中對(duì)應(yīng)于背景圖象顯示位置的地址的計(jì)算裝置，讀出由上述計(jì)算裝置計(jì)算出的上述存儲(chǔ)裝置的地址中所存儲(chǔ)的圖象數(shù)據(jù)的讀出裝置;基于上述讀出裝置讀出的圖象數(shù)據(jù)產(chǎn)生圖象信號(hào)的圖象信號(hào)發(fā)生裝置。
由于如上那樣的結(jié)構(gòu)，在對(duì)圖象旋轉(zhuǎn)(及(或)放大縮小)處理前，存儲(chǔ)裝置在對(duì)應(yīng)于旋轉(zhuǎn)(及(或)放大縮小)處理前的圖象顯示位置的地址中存儲(chǔ)有圖象的圖象數(shù)據(jù)。
接著，在對(duì)圖象進(jìn)行旋轉(zhuǎn)(和(或)放大縮小)處理中，計(jì)算裝置根據(jù)旋轉(zhuǎn)(和(或)放大縮小)處理的控制進(jìn)行對(duì)圖象的旋轉(zhuǎn)(和(或)放大縮小)處理時(shí)計(jì)算出對(duì)應(yīng)于圖象顯示位置的存儲(chǔ)裝置的地址之后，讀出裝置讀出由計(jì)算裝置計(jì)算出的存儲(chǔ)裝置的地址中所存儲(chǔ)的圖象數(shù)據(jù)，圖象信號(hào)發(fā)生裝置根據(jù)由讀出裝置讀出的圖象數(shù)據(jù)產(chǎn)生圖象信號(hào)。由此，可獲得在對(duì)由存儲(chǔ)裝置存儲(chǔ)的圖象數(shù)據(jù)的圖象進(jìn)行旋轉(zhuǎn)(和(或)放大縮小)處理中至少任一種處理時(shí)的圖象信號(hào)。
如按照本發(fā)明，旋轉(zhuǎn)前與旋轉(zhuǎn)后的原背景圖象不會(huì)變形，可顯示形狀完全相同的背景圖象。并且，可無(wú)CPU負(fù)擔(dān)地高速地實(shí)現(xiàn)背景圖象的旋轉(zhuǎn)和(或)放大縮小的處理，而不會(huì)產(chǎn)生原圖象的變形。
本發(fā)明的上述目的及其它目的、特征、局面及優(yōu)點(diǎn)，通過(guò)結(jié)合附圖對(duì)以下實(shí)施例的詳細(xì)說(shuō)明可進(jìn)一步明確。
圖1為本發(fā)明一實(shí)施例的電視游戲裝置的框圖。
圖2是示出VRAM7中存儲(chǔ)的背景畫(huà)數(shù)據(jù)中VRAM區(qū)域與顯示圖象區(qū)域之間的關(guān)系的圖解圖。
圖3是示出表示圖2VRAM區(qū)域中位置的坐標(biāo)x，y的位結(jié)構(gòu)的圖。
圖4是示出VRAM的存儲(chǔ)器映象的圖。
圖5是示出圖1的VRAM中存儲(chǔ)的背景畫(huà)的顏色數(shù)據(jù)的存儲(chǔ)狀況的圖。
圖6是示出圖1的VRAM中背景畫(huà)字符區(qū)及背景畫(huà)屏幕區(qū)中的地址及數(shù)據(jù)的位結(jié)構(gòu)的圖。
圖7是用于說(shuō)明背景畫(huà)旋轉(zhuǎn)及放大縮小處理原理的圖。
圖8是背景畫(huà)地址控制電路的詳細(xì)電路圖。
圖9和圖10為示出背景畫(huà)地址控制電路的操作的時(shí)序圖。
圖11示出原背景圖象的顯示實(shí)例，圖12到圖16分別示出對(duì)原背景圖象作了放大、旋轉(zhuǎn)、縮小或它們的組合處理時(shí)的顯示實(shí)例。
圖17為先有技術(shù)電視游戲裝置的框圖。
在以下實(shí)施例中，說(shuō)明本發(fā)明的圖象處理裝置適用于電視游戲機(jī)時(shí)的情形，現(xiàn)予以指出，本發(fā)明還可適用于和光柵掃描方式等的CRT顯示器連接使用，以進(jìn)行游戲以外的處理作為目標(biāo)的個(gè)人計(jì)算機(jī)等的各種圖象處理裝置中。
圖1為本發(fā)明一實(shí)施例的電視游戲裝置的框圖。
在說(shuō)明實(shí)施例之前，先對(duì)該實(shí)施例適用的顯示器加以說(shuō)明，一般地，適用于電視游戲機(jī)的顯示器，可使用RGB監(jiān)視器或標(biāo)準(zhǔn)電視接收機(jī)等光柵掃描型CRT顯示器。將其畫(huà)面分割為256x256個(gè)點(diǎn)象素。但是，由于陰極射線管的曲面的上下數(shù)行不能顯示正確圖象，所以垂直方向的點(diǎn)數(shù)要除去這些行，實(shí)際可用的是224個(gè)點(diǎn)。因此，在背景畫(huà)(和(或)動(dòng)畫(huà))的最小單位的1個(gè)字符由8x8的點(diǎn)構(gòu)成的場(chǎng)合下，一幅畫(huà)面可同時(shí)顯示32x28＝896個(gè)字符。
該電視游戲裝置由于要對(duì)不能由游戲者操縱加以個(gè)別改變背景的背景畫(huà)(或靜止畫(huà))與由游戲者的操縱或CPU2的控制而移動(dòng)的動(dòng)畫(huà)分別控制，所以備配有將背景畫(huà)與動(dòng)畫(huà)的合成信號(hào)輸出到CRT顯示器8顯示的圖象處理裝置1。具體地說(shuō)，圖象處理裝置1的特征在于包含背景畫(huà)地址控制電路24。該電路在進(jìn)行背景畫(huà)旋轉(zhuǎn)和(或)放大縮小處理時(shí)，通過(guò)計(jì)算處理求出存儲(chǔ)有背景畫(huà)圖象數(shù)據(jù)的VRAM7的讀出地址，通過(guò)只改變讀出地址不改變圖象數(shù)據(jù)的方式進(jìn)行旋轉(zhuǎn)和(或)放大縮小的處理。
圖1中，用于進(jìn)行電視游戲機(jī)的各種控制的CPU2，通過(guò)地址總線11、數(shù)據(jù)總線12以及控制總線13，與只讀存儲(chǔ)器(ROM)3、RAM4以及鍵盤(pán)5相連接。
ROM3存儲(chǔ)有用于控制電視游戲機(jī)的程序數(shù)據(jù)以及執(zhí)行該程序所必須的數(shù)據(jù)與字符，例如存儲(chǔ)在可對(duì)電視游戲機(jī)自由裝拆的卡匣中(圖中未示出)。該程序數(shù)據(jù)含有確定將哪些類(lèi)型的移動(dòng)字符和(或)背景字符以哪一種時(shí)序顯示在畫(huà)面的哪一個(gè)坐標(biāo)位置上的數(shù)據(jù)以及用于旋轉(zhuǎn)、放大、縮小處理的數(shù)據(jù)等。在此，作為移動(dòng)字符數(shù)據(jù)(動(dòng)畫(huà)屬性數(shù)據(jù))的一個(gè)字符，包含有指定水平位置的水平位置數(shù)據(jù)(Hc，8位)，指定垂直位置的垂直數(shù)據(jù)(Vc，8位);指定字符種類(lèi)的字符碼(9位)以及指定色板的包板碼(3位)，指定字符上下左右的反轉(zhuǎn)顯示的反轉(zhuǎn)碼(2位);指定字符點(diǎn)陣大小的尺寸碼(1位)以及指定背景畫(huà)的優(yōu)先次序的優(yōu)先次序數(shù)據(jù)(2位)。作為背景字符的一個(gè)字符，包含有指定字符種類(lèi)的字符碼(8位)以及構(gòu)成字符的每一象素的彩色數(shù)據(jù)(8位)等。根據(jù)多個(gè)這樣的背景字符加以組合并顯示而構(gòu)成背景畫(huà)(靜止畫(huà))，通過(guò)多次顯示移動(dòng)字符而構(gòu)成動(dòng)畫(huà)，將背景畫(huà)和動(dòng)畫(huà)組合在同一畫(huà)面上加以顯示，但是，作為用以顯示一幅背景畫(huà)的數(shù)據(jù)，要指定將哪個(gè)背景字符寫(xiě)入后面所述VRAM區(qū)域40中縱橫方向上的哪一個(gè)地址以及與此相應(yīng)的畫(huà)面上所要求的位置(坐標(biāo))是否應(yīng)顯示，要用對(duì)應(yīng)于背景畫(huà)的各個(gè)地址的背景字符碼加以指定。
RAM4用作上述CPU2的工作區(qū)。鍵盤(pán)5輸入用于游戲者控制移動(dòng)字符的信息。
而且，CPU2，通過(guò)地址總線11、數(shù)據(jù)總線12以及控制總線13與包含于圖象處理裝置1中的CPU接口電路21相連接。圖象處理裝置1和基準(zhǔn)信號(hào)發(fā)生器6、包含2個(gè)RAM(7a，7b)的VRAM7以及RGB監(jiān)視器8a或標(biāo)準(zhǔn)電視接收機(jī)8b等的CRT顯示器8相連接。
圖象處理裝置1根據(jù)CPU2的控制，在垂直回掃期間或強(qiáng)制傳送時(shí)序中在將動(dòng)畫(huà)及背景畫(huà)的圖象數(shù)據(jù)傳送VRAM7的同時(shí)，將VRAM中存儲(chǔ)的動(dòng)畫(huà)和(或)背景畫(huà)的圖象數(shù)據(jù)原封不動(dòng)地讀出控制或進(jìn)行成為本發(fā)明特征的旋轉(zhuǎn)、放大、縮小的處理而將得到的圖象數(shù)據(jù)加以輸出，將該圖象數(shù)據(jù)變換為RGB信號(hào)和(或)NTSC彩色信號(hào)進(jìn)行輸出。
具體地說(shuō)，圖象處理裝置1包含CPU接口21，CPU接口21通過(guò)數(shù)據(jù)總線14和動(dòng)畫(huà)地址控制電路22、背景畫(huà)地址控制電路24、VRAM接口27以及色信號(hào)發(fā)生電路28相接。動(dòng)畫(huà)地址控制電路22與地址總線15相接，背景畫(huà)地址控制電路24及VRAM接口27和地址總線15及數(shù)據(jù)總線16相接。地址總線15及數(shù)據(jù)總線16分別包含分別對(duì)應(yīng)于兩個(gè)VRAM7a、7b的總線15a、15b及總線16a、16b。因此，動(dòng)畫(huà)數(shù)據(jù)處理電路23和背景畫(huà)數(shù)據(jù)處理電路25共同連接于數(shù)據(jù)總線16。由該動(dòng)畫(huà)地址控制電路22及動(dòng)畫(huà)數(shù)據(jù)處理電路23進(jìn)行和動(dòng)畫(huà)相關(guān)的圖象處理，而由背景畫(huà)地址控制電路24及背景國(guó)數(shù)據(jù)處理電路25進(jìn)行和背景畫(huà)相關(guān)的圖象處理。動(dòng)畫(huà)數(shù)據(jù)處理電路23及背景畫(huà)數(shù)據(jù)處理電路25的輸出加到優(yōu)先級(jí)控制電路26。在色信號(hào)發(fā)生器28中將優(yōu)先級(jí)控制電路26的輸出變換為RGB信號(hào)，在直接加到RGB監(jiān)視器8a的同時(shí)，由NTSC編碼器29變換為NTSC彩色電視信號(hào)并從輸出端子43輸出到標(biāo)準(zhǔn)電視接收機(jī)8b。
進(jìn)而，圖象處理裝置1包含時(shí)序信號(hào)發(fā)生器30及HV計(jì)數(shù)器31。該時(shí)序信號(hào)發(fā)生器30根據(jù)從基準(zhǔn)信號(hào)發(fā)生器6輸出的21.447MHz的時(shí)鐘與垂直同步信號(hào)及水平同步信號(hào)產(chǎn)生各種時(shí)序信號(hào)。HV計(jì)數(shù)器31根據(jù)來(lái)自基準(zhǔn)信號(hào)發(fā)生器6的時(shí)鐘、垂直同步信號(hào)及水平同步信號(hào)，對(duì)分別指定圖2的顯示圖象區(qū)41內(nèi)的水平方向及垂直方向的顯示位置的計(jì)數(shù)器數(shù)據(jù)Hc，Vc進(jìn)行計(jì)數(shù)。
圖2為表示CRT顯示畫(huà)面區(qū)與VRAM7的背景畫(huà)存儲(chǔ)區(qū)之間的關(guān)系的圖。CRT顯示器8的顯示畫(huà)面區(qū)41由例如水平(橫向X)方向?yàn)?2為字符，垂直(縱向y)方向?yàn)?8個(gè)字符的長(zhǎng)方形所構(gòu)成。另外，可存儲(chǔ)背景畫(huà)的區(qū)域40(以下稱(chēng)為VRAM區(qū))，在縮小顯示畫(huà)面時(shí)如果在畫(huà)面上看不見(jiàn)的部分不具有背景畫(huà)的圖象數(shù)據(jù)，那么所見(jiàn)的背景畫(huà)以外的部分顯示為黑而成為什么背景都沒(méi)有的畫(huà)面。又，在使整個(gè)背景畫(huà)面上下卷動(dòng)顯示時(shí)，由于實(shí)時(shí)地刷新背景圖象數(shù)據(jù)而不能實(shí)現(xiàn)平滑的卷動(dòng)。因此，VRAM區(qū)域40必須縱橫是顯示畫(huà)面區(qū)41的數(shù)倍的區(qū)域。在該實(shí)施例中，為了能夠用分別為7位的地址數(shù)據(jù)指定水平位置與垂直位置，VRAM區(qū)40具有x方向和Y方向上均有128個(gè)字符(128x128＝16384個(gè))的存儲(chǔ)區(qū)。所以，可將應(yīng)顯示的背景字符碼寫(xiě)入由x和y方向各自坐標(biāo)數(shù)據(jù)指定的地址中。其中，規(guī)定VRAM區(qū)40的原點(diǎn)為圖的左上端部而用x＝0及y＝0表示，該VRAM區(qū)40上的點(diǎn)的顯示位置用P(x，y)表示。又，為表示顯示畫(huà)面區(qū)41的左上端部的位置53，將從原點(diǎn)至x方向及y方向的距離(以下，稱(chēng)為偏移)分別設(shè)為Hp及Vp。又，分別指定x及y坐標(biāo)的地址數(shù)據(jù)，如圖3所示，可用表示VRAM區(qū)40的內(nèi)字符位置的Xc、yc(各7位)和表示一個(gè)字符52內(nèi)點(diǎn)的位置的Xd，Yd(各3位)來(lái)表示。
VRAM7，如圖4所示，由分別具有相同存儲(chǔ)量的2個(gè)VRAM7a和7b構(gòu)成。各VRAM7a、7b例如分別具有從0到32k的地址，使對(duì)應(yīng)于各地址的8位數(shù)據(jù)得以存儲(chǔ)。
因此，將VRAM7a及7b劃分為16k的區(qū)域51到54，將地址0到16k的區(qū)域51及52用于存儲(chǔ)背景畫(huà)相關(guān)數(shù)據(jù)。將地址從16k+1到32k的區(qū)域53及54用于存儲(chǔ)動(dòng)畫(huà)相關(guān)數(shù)據(jù)(即，應(yīng)在VRAM區(qū)域40中存儲(chǔ)相同背景畫(huà)期間加以顯示的多個(gè)移動(dòng)字符數(shù)據(jù))。具體地說(shuō)，VRAM7a的區(qū)域51可用作最多可存儲(chǔ)256個(gè)背景字符彩色數(shù)據(jù)的字符區(qū)。如就一個(gè)字符而言，如圖5所示，由于每個(gè)字符相應(yīng)有縱橫8x8個(gè)點(diǎn)而每個(gè)點(diǎn)包含8位的色數(shù)據(jù)，所以具有512位(64字節(jié))的存儲(chǔ)容量，從而可確定按這樣每一字符的字符碼。VRAM7b的區(qū)域52，具有和圖2中VRAM區(qū)域40縱橫128x128個(gè)格子相對(duì)應(yīng)的字節(jié)數(shù)，用作存儲(chǔ)以縱橫坐標(biāo)地址來(lái)存儲(chǔ)背景畫(huà)字符代碼的屏幕區(qū)。寫(xiě)入該區(qū)域1及52的數(shù)據(jù)格式的實(shí)例如圖6所示。
下面，參照?qǐng)D1到圖6，說(shuō)明圖1中各部分的作用。CPU接口21，根據(jù)CPU2的控制，在垂直回掃期間或強(qiáng)制傳輸指令期間通過(guò)直接存儲(chǔ)器存取(DMA)將背景字符及移動(dòng)字符相關(guān)數(shù)據(jù)傳送到VRAM接口27的同時(shí)，產(chǎn)生用于將旋轉(zhuǎn)、放大、縮小所用的控制數(shù)據(jù)傳送到背景畫(huà)地址控制電路24的鎖存信號(hào)LA1-LA4，LA11，LA12，LA14及LA15。并由VRAM接口27將該背景字符及移動(dòng)字符相關(guān)數(shù)據(jù)預(yù)先寫(xiě)入VRAM7。
動(dòng)畫(huà)地址控制電路22包含動(dòng)畫(huà)屬性存儲(chǔ)器，范圍內(nèi)檢測(cè)電路和動(dòng)畫(huà)地址數(shù)據(jù)發(fā)生電路，其細(xì)節(jié)例如本申請(qǐng)人所申請(qǐng)的日本特許公開(kāi)第昭59(1984)-118184號(hào)所公開(kāi)的。在垂直回掃期間中，128個(gè)移動(dòng)字符的屬性數(shù)據(jù)從CPU2通過(guò)CPU接口21及數(shù)據(jù)總線14傳送到動(dòng)畫(huà)屬性存儲(chǔ)器加以存儲(chǔ)。范圍內(nèi)檢測(cè)電路對(duì)每一條掃描線檢索動(dòng)畫(huà)屬性存儲(chǔ)器所存儲(chǔ)數(shù)據(jù)中下一次水平掃描中所應(yīng)顯示的內(nèi)容。動(dòng)畫(huà)地址數(shù)據(jù)發(fā)生電路在范圍內(nèi)檢測(cè)到的屬性數(shù)據(jù)內(nèi)V反轉(zhuǎn)數(shù)據(jù)為“H”而進(jìn)行反轉(zhuǎn)時(shí)產(chǎn)生表示顯示區(qū)域41內(nèi)位置的VRAM7的存儲(chǔ)地址并通過(guò)地址總線15加以輸出。另外，當(dāng)V反轉(zhuǎn)數(shù)據(jù)“L”時(shí)，將對(duì)應(yīng)于字符數(shù)據(jù)的顯示區(qū)41的VRAM7的地址照原樣地通過(guò)地址總線15輸出到VRAM7。VRAM7的響應(yīng)是通過(guò)數(shù)據(jù)總線16將與從動(dòng)畫(huà)地址控制電路22內(nèi)的動(dòng)畫(huà)地址發(fā)生電路輸出的地址相對(duì)應(yīng)的、存儲(chǔ)在動(dòng)畫(huà)字符區(qū)域53、54中的動(dòng)畫(huà)色數(shù)據(jù)(每一點(diǎn)占4位)送到動(dòng)畫(huà)數(shù)據(jù)處理電路23。而動(dòng)畫(huà)地址發(fā)生電路將范圍內(nèi)檢測(cè)到的移動(dòng)字符的屬性數(shù)據(jù)內(nèi)的H反轉(zhuǎn)數(shù)據(jù)(1位)、調(diào)色板數(shù)據(jù)(3位)和優(yōu)先級(jí)數(shù)據(jù)(2位)直接送到動(dòng)畫(huà)數(shù)據(jù)處理電路23。
因此，在動(dòng)畫(huà)數(shù)據(jù)處理電路23中，對(duì)一條掃描線的256個(gè)點(diǎn)，順序輸入從VRAM7讀出的色數(shù)據(jù)和由動(dòng)畫(huà)地址控制電路22直接給出的H反轉(zhuǎn)數(shù)據(jù)、調(diào)色板數(shù)據(jù)及優(yōu)先級(jí)系數(shù)數(shù)據(jù)，即每個(gè)點(diǎn)的10位數(shù)據(jù)。
動(dòng)畫(huà)數(shù)據(jù)處理電路23在暫時(shí)存儲(chǔ)了在水平回掃期間所輸入的下一條掃描線段的數(shù)據(jù)后，當(dāng)該數(shù)據(jù)中所含H反轉(zhuǎn)數(shù)據(jù)為“H”時(shí)，將H反轉(zhuǎn)數(shù)據(jù)之外的每個(gè)點(diǎn)的9位數(shù)據(jù)以輸入次序的相反次序借助于暫時(shí)存儲(chǔ)進(jìn)行H反轉(zhuǎn)處理。另外，當(dāng)H反轉(zhuǎn)數(shù)據(jù)為“L”時(shí)，所述電路23以輸入次序暫時(shí)存儲(chǔ)9位數(shù)據(jù)。暫時(shí)存儲(chǔ)的1條掃描線段的動(dòng)畫(huà)數(shù)據(jù)根據(jù)Hv計(jì)數(shù)器31輸出的計(jì)數(shù)數(shù)據(jù)Hc與水平掃描同步地輸出到優(yōu)先級(jí)控制電路26。
背景畫(huà)地址控制電路24在背景畫(huà)的通常處理時(shí)，根據(jù)包含由CPU2給出的畫(huà)面偏移數(shù)據(jù)Hp、Vp及反轉(zhuǎn)數(shù)據(jù)HF、反轉(zhuǎn)數(shù)據(jù)VF的控制數(shù)據(jù)，以及由HV計(jì)數(shù)器31給出的計(jì)數(shù)數(shù)據(jù)Hc和Vc，計(jì)算出與背景畫(huà)的點(diǎn)相對(duì)應(yīng)的VRAM7b中屏幕區(qū)52中預(yù)先存儲(chǔ)的字符碼的讀出地址(16位)，并將該地址通過(guò)地址總線15b送到VRAM7b。又，該背景畫(huà)地址控制電路24，在進(jìn)行背景畫(huà)的旋轉(zhuǎn)及放大縮小處理時(shí)，根據(jù)包含由CPU2所給出的畫(huà)面偏移數(shù)據(jù)Hp、Vp、H反轉(zhuǎn)數(shù)據(jù)HF、V反轉(zhuǎn)數(shù)據(jù)VF及旋轉(zhuǎn)及放大縮小時(shí)的處理常數(shù)A、B、C、D的參數(shù)數(shù)據(jù)，由HV計(jì)數(shù)器31給出的計(jì)數(shù)數(shù)據(jù)Hc及Vc，計(jì)算出對(duì)應(yīng)于旋轉(zhuǎn)及放大縮小時(shí)的背景畫(huà)的點(diǎn)的字符碼的讀出地址，將該地址送至VRAM7b。用于這種旋轉(zhuǎn)、放大、縮小的計(jì)算處理的原理參照下述圖7加以說(shuō)明。
再，背景畫(huà)地址控制電路24根據(jù)由CPU2給出的畫(huà)面偏移數(shù)據(jù)Hp、Vp，計(jì)算出和畫(huà)面上卷處理后的背景畫(huà)中的一點(diǎn)相對(duì)應(yīng)的字符碼的讀出地址。與此同時(shí)，背景畫(huà)地址控制電路24當(dāng)H反轉(zhuǎn)數(shù)據(jù)HF為“H”時(shí)計(jì)算出與進(jìn)行H反轉(zhuǎn)處理后的背景畫(huà)中的一點(diǎn)相對(duì)應(yīng)的字符碼的讀出地址，而當(dāng)V反轉(zhuǎn)數(shù)據(jù)VF為“H”時(shí)，計(jì)算出與進(jìn)行V反轉(zhuǎn)處理后的背景畫(huà)中的一點(diǎn)相對(duì)應(yīng)的字符名稱(chēng)的讀出地址。其中，用背景畫(huà)地址控制電路24計(jì)算出的16位讀出地址數(shù)據(jù)，如圖6所示，最高兩位為“00”，低的14位是和背景畫(huà)顯示位置相對(duì)應(yīng)的字符位置數(shù)據(jù)Xc、Yc(各7位)。
將VRAM7b中由背景畫(huà)地址控制電路24給出的地址中所存儲(chǔ)的字符碼通過(guò)數(shù)據(jù)總線15b送到背景畫(huà)地址控制電路24。與此相對(duì)應(yīng)，背景畫(huà)地址控制電路24將由高2位的“00”、8位的字符碼，對(duì)應(yīng)于背景畫(huà)顯示位置的點(diǎn)的位置數(shù)據(jù)Yd(3位)及Xd(3位)構(gòu)成的地址通過(guò)地址總線15a送到VRAM7a。VRAM7a讀出由背景畫(huà)地址控制電路24給出的地址中所存儲(chǔ)的8位顏色數(shù)據(jù)并通過(guò)數(shù)據(jù)總線42a送到背景畫(huà)處理電路25。與此相對(duì)應(yīng)，背景畫(huà)數(shù)據(jù)處理電路25在將輸入的每個(gè)點(diǎn)8位的顏色數(shù)據(jù)鎖存之后，根據(jù)HV計(jì)數(shù)器31輸出的計(jì)數(shù)數(shù)據(jù)Hc將8位的顏色數(shù)據(jù)送到優(yōu)先級(jí)控制電路26。
優(yōu)先級(jí)控制電路26根據(jù)從動(dòng)畫(huà)數(shù)據(jù)處理電路23輸入的7位的動(dòng)畫(huà)數(shù)據(jù)與從背景畫(huà)數(shù)據(jù)處理電路25輸入的8位的背景畫(huà)數(shù)據(jù)中的優(yōu)先級(jí)數(shù)據(jù)進(jìn)行優(yōu)先級(jí)判定，將動(dòng)畫(huà)數(shù)據(jù)或背景畫(huà)數(shù)據(jù)中優(yōu)先級(jí)高的輸出到色信號(hào)發(fā)生器28。例如，優(yōu)先級(jí)控制電路26，當(dāng)優(yōu)先級(jí)數(shù)據(jù)為“00”時(shí)將由最高的3位“000”和8位的色數(shù)據(jù)構(gòu)成的背景畫(huà)數(shù)據(jù)輸出到色信號(hào)發(fā)生器28，而當(dāng)優(yōu)先級(jí)數(shù)據(jù)為“01”時(shí)，將由3位的調(diào)色板數(shù)據(jù)與4位的色數(shù)據(jù)構(gòu)成的共計(jì)7位的動(dòng)畫(huà)數(shù)據(jù)輸出到色信號(hào)發(fā)生器28。
色信號(hào)發(fā)生器28包含帶有8位地址的RAM所構(gòu)成的調(diào)色板表格，在該調(diào)色板表格中存儲(chǔ)著在垂直回掃期間由CPU2給出的色信號(hào)數(shù)據(jù)。因此，在水平掃描中的色信號(hào)發(fā)生器28根據(jù)從優(yōu)先級(jí)控制電路26輸入的8位的動(dòng)畫(huà)數(shù)據(jù)或背景畫(huà)數(shù)據(jù)，將存儲(chǔ)在與調(diào)色板表格對(duì)應(yīng)地址中的色信號(hào)數(shù)據(jù)讀出之后，將色信號(hào)數(shù)據(jù)變換為各色的5位RGB信號(hào)。而且，色信號(hào)發(fā)生器28和由HV計(jì)數(shù)器31給出計(jì)數(shù)數(shù)據(jù)Hc及Vc相同步，在將RGB信號(hào)直接輸出到RGB監(jiān)視器8a的同時(shí)，輸出到NTSC編碼器29。NTSC編碼器29對(duì)RGB信號(hào)的各種顏色進(jìn)行了數(shù)/橫轉(zhuǎn)換之后，變換為NTSC彩色電視信號(hào)并通過(guò)輸出端43輸出到標(biāo)準(zhǔn)電視機(jī)8b。
圖7是用于說(shuō)明背景畫(huà)地址控制電路24在進(jìn)行背景畫(huà)的旋轉(zhuǎn)及放大縮小處理時(shí)的原理。圖中，設(shè)于CRT顯示器8的畫(huà)面上水平方向的點(diǎn)單位的坐標(biāo)為x，垂直方向的點(diǎn)單位的坐標(biāo)為y。但y方向和圖2所示的相反。
設(shè)背景畫(huà)地址控制電路24在進(jìn)行旋轉(zhuǎn)及放大縮小處理前的原背景畫(huà)的坐標(biāo)為P(x，y)，將原背景畫(huà)以坐標(biāo)R(x0，y0)為中心僅旋轉(zhuǎn)角度r弧度后的背景畫(huà)坐標(biāo)為Q′(x2′，y2′)。進(jìn)而，設(shè)將具有坐標(biāo)為Q′(x2′，y2′)的背景畫(huà)以坐標(biāo)R(x0，y0)為基準(zhǔn)，在以X方向放大縮小倍率α、y方向放大縮小倍率β放大或縮小后背景畫(huà)的坐標(biāo)為Q(x2，y2)，用式(1)表示各坐標(biāo)P、R、Q間的關(guān)系。
其中，常數(shù)(參數(shù))A、B、C及D用式(2)到(5)表示A＝1/α·cos γ …(2)B＝1/α·sin γ …(3)C＝-1/β·sin γ …(4)D＝1/β·cos γ …(5)在對(duì)背景畫(huà)只進(jìn)行旋轉(zhuǎn)處理而不進(jìn)行放大縮小處理的場(chǎng)合下，α＝β＝1。因此，這種場(chǎng)合下的常數(shù)A、B、C及D可用式(6)到(9)來(lái)表示。
A＝cos γ …(6)B＝sin γ' …(7)C＝-sin γ …(8)D＝cos γ …(9)又，在對(duì)背景畫(huà)只作放大縮小處理而不進(jìn)行旋轉(zhuǎn)處理的場(chǎng)合下，由于γ＝0，所述常數(shù)A、B、C及D可用式(10)到(12)表示。
A＝1/α …(10)B＝C＝0 …(11)D＝1/β …(12)在式(1)中，原背景畫(huà)的坐標(biāo)P(x1，y1)如果用圖2中VRAM區(qū)40中的上述偏移數(shù)據(jù)Hp、Vp以及VH計(jì)數(shù)器31輸出的計(jì)數(shù)數(shù)據(jù)Hc、Vc來(lái)表示，可用式(13)及(14)表示。
x1＝HP+HC…(13)y1＝VP+VC…(14)
因此，將上述式(13)及(14)代入式(1)，以求出x及y的展開(kāi)式，則x及y可用式(15)及(16)表示。
x2＝〔xO+(HP-xO)·A+(VP-yO)·B+VC·B〕+HC·A …(15)y2＝〔yO+(VP-yO)·D+(HP-xO)·C+VC·D〕+HC·C …(16)在上述式(15)及(16)中，項(xiàng)Hc.A及Hc.C為以畫(huà)面的點(diǎn)為單位而變化的項(xiàng)，Hc.A及Hc.C以外的項(xiàng)(即[]內(nèi)的項(xiàng))為在一條掃描線中不變的項(xiàng)。所以，有必要以水平掃描期間的點(diǎn)為單位進(jìn)行Hc.A及Hc.C項(xiàng)的計(jì)算。另一方面，Hc.A及Hc.C以外的項(xiàng)無(wú)須在水平掃描期間中計(jì)算，與其很難在水平掃描的點(diǎn)單位的極短時(shí)間內(nèi)進(jìn)行一次計(jì)算，倒不如在1條掃描線開(kāi)始之前進(jìn)行集中計(jì)算(前處理)。因此，為要用簡(jiǎn)單電路來(lái)計(jì)算式(15)及(16)應(yīng)進(jìn)行前處理的部分，擬用以下的式(17)到式(24)來(lái)替換，進(jìn)行分級(jí)計(jì)算。
E1＝HP-xO…(17)E2＝VP-yO…(18)E3＝xO+E1·A …(19)E4＝y(tǒng)O+E2·D …(20)E5＝E3+E2·B …(21)E6＝E4+E1·C …(22)E7＝E5+VC·B …(23)E8＝E6+VC·D …(24)圖8是背景畫(huà)地址控制電路24的詳細(xì)電路圖。該背景畫(huà)地址控制電路24，用上述式(1)通過(guò)矩陣計(jì)算求出背景旋轉(zhuǎn)及放大縮小時(shí)的坐標(biāo)(x2，y2)后，將該坐標(biāo)數(shù)據(jù)作為屏幕區(qū)域52的讀出地址以及字符區(qū)域51的讀出地址加以輸出。
具體地說(shuō)，背景畫(huà)地址控制電路24包含多個(gè)由延遲型(D型)觸發(fā)器構(gòu)成的寄存器FF1到FF23。各寄存器FF1至FF23由鎖存信號(hào)給出的定時(shí)信號(hào)將輸入端給出的數(shù)據(jù)鎖存起來(lái)，并將該數(shù)據(jù)輸出到輸出端。又，寄存器FF13、FF19分別輸入有將時(shí)序信號(hào)發(fā)生器30的輸出10.739MHz的時(shí)鐘10MCK反轉(zhuǎn)的反轉(zhuǎn)時(shí)鐘。寄存器FF18、FF20、FF21、FF22、FF23分別輸入有將時(shí)序信號(hào)發(fā)生器30輸出的5.369MHz的時(shí)鐘信號(hào)5MCK反轉(zhuǎn)的反轉(zhuǎn)時(shí)鐘信號(hào)。
將來(lái)自CPU2的、通過(guò)CPU接口電路21及數(shù)據(jù)總線14給出的16位的常數(shù)數(shù)據(jù)A、B、C、D由相應(yīng)的鎖存信號(hào)LA1-LA4給出的時(shí)序鎖存在寄存器FF1到FF4。將該鎖存數(shù)據(jù)送到轉(zhuǎn)換器SW1的輸入端a、b、c、d。轉(zhuǎn)換器SW1根據(jù)時(shí)序信號(hào)發(fā)生器20輸出的XS信號(hào)，選擇輸入端a、b、c、d所輸入的鎖存數(shù)據(jù)中的某一個(gè)并輸出到乘法器MPY的輸入端a。
HV計(jì)數(shù)器31輸出的計(jì)數(shù)器數(shù)據(jù)Hc輸入到異或電路XOR1。寄存器FF5鎖存HV計(jì)數(shù)器31輸出的8位計(jì)數(shù)數(shù)據(jù)Vc并輸出到異或電路XOR2。寄存器FF6及FF7隨CPU2的機(jī)器時(shí)鐘上升而分別鎖存由CPU2給出的1位的H反轉(zhuǎn)數(shù)據(jù)HF和1位的V反轉(zhuǎn)數(shù)據(jù)VF，并分別將具有和H反轉(zhuǎn)數(shù)據(jù)HF各位相同電平的8位數(shù)據(jù)和具有和V反轉(zhuǎn)數(shù)據(jù)VF各位相同電平的8位數(shù)據(jù)輸出到異或電路XOR1、XOR2。
在此，詳細(xì)說(shuō)明異或電路XOR1和XOR2，這兩個(gè)電路分別含有8個(gè)“異”門(mén)。異或電路XOR1中所含8個(gè)“異”門(mén)的每一個(gè)的一個(gè)輸入端分別與計(jì)數(shù)器數(shù)據(jù)Hc的各位數(shù)據(jù)相連，而各個(gè)“異”門(mén)的另一輸入端分別加有對(duì)應(yīng)于寄存器FF6各位的數(shù)據(jù)。異或電路XOR2中包含的8個(gè)“異”門(mén)中，各個(gè)“異”門(mén)的一個(gè)輸入端分別加有計(jì)數(shù)器數(shù)據(jù)Vc的各位數(shù)據(jù)，而各個(gè)“異”門(mén)的另一輸入端分別加有對(duì)應(yīng)于寄存器FF7的各位數(shù)據(jù)。因此，異或電路XOR1或XOR2所含各為8個(gè)的“異”門(mén)分別求出兩個(gè)輸入的異或邏輯和，將此計(jì)算結(jié)果的8位數(shù)據(jù)直接地或通過(guò)寄存器FF8加到轉(zhuǎn)換器SW2的a輸入端和b輸入端。該轉(zhuǎn)換器SW2具有11位的輸入端，其中a和b輸入端的高3位與地相接。轉(zhuǎn)換器SW2還包含c及d輸入端，通過(guò)該c或d輸入端輸入來(lái)自寄存器FF9或FF10的11位數(shù)據(jù)。
寄存器FF9隨著時(shí)序信號(hào)發(fā)生器30輸出的鎖存信號(hào)LA9的上升而鎖存由加法器ADD給出的18位數(shù)據(jù)中的低11位數(shù)據(jù)(E1)，并將該鎖存數(shù)據(jù)送到轉(zhuǎn)換器SW2的輸入端C。寄存器FF10隨時(shí)序信號(hào)發(fā)生器30輸出的鎖存信號(hào)LA10的上升而鎖存由加法器ADD給出的18位數(shù)據(jù)中的低11位數(shù)據(jù)(E2)，并將該鎖存數(shù)據(jù)送到轉(zhuǎn)換器SW2的輸入端d。轉(zhuǎn)換器SW2根據(jù)時(shí)序信號(hào)發(fā)生器20輸出的YS信號(hào)選擇a、b、c、d輸入端所輸入數(shù)據(jù)中的某一數(shù)據(jù)并加到乘法器MPY的輸入端b。
乘法器MPY將輸入端a所輸入的數(shù)據(jù)A-D中的某一個(gè)與輸入端b所輸入的數(shù)據(jù)E1、E2、Vc中的某一個(gè)相乘，求出式(19)到式(24)中某一式的第二項(xiàng)，將乘法結(jié)果的數(shù)據(jù)通過(guò)寄存器FF13加到轉(zhuǎn)換器SW3的輸入端c。
寄存器FF11隨機(jī)器時(shí)鐘的上升而鎖存由CPU2給出的X方向偏移數(shù)據(jù)Hp(10位)并加到轉(zhuǎn)換器SW3的輸入端a。同時(shí)寄存器FF12隨機(jī)器時(shí)鐘的上升而鎖存由XPU2給出的y方向的偏移數(shù)據(jù)Vp(10位)并加到轉(zhuǎn)換器SW3的輸入端b。轉(zhuǎn)換器SW3的輸入端a及輸入端b的各自的高6位和低2位的地相接。還有，轉(zhuǎn)換器SW3的各輸入端輸入數(shù)據(jù)的低2位，對(duì)應(yīng)于小數(shù)點(diǎn)以下的數(shù)據(jù)。
轉(zhuǎn)換器SW3根據(jù)時(shí)序信號(hào)發(fā)生器20輸出的AS信號(hào)選擇輸入端a、b、c輸入的各個(gè)數(shù)據(jù)中的一個(gè)數(shù)據(jù)，加到加法器ADD的輸入端a。
寄存器FF14隨機(jī)器時(shí)鐘的上升鎖存CPU2給出的原背景畫(huà)的X方向的位置數(shù)據(jù)x0(數(shù)據(jù)總線14的低8位)后，將最高2位的“00”與鎖存數(shù)據(jù)總計(jì)10位的數(shù)據(jù)送到轉(zhuǎn)換器SW4的輸入端a。同時(shí)，寄存器FF15隨機(jī)器時(shí)鐘的上升鎖存由CPU2給出的原背景畫(huà)的y方向的位置數(shù)據(jù)y0(數(shù)據(jù)總線14的比上述x0較高的2位)后，將高8位“00000000”和鎖存數(shù)據(jù)2位總計(jì)10位數(shù)據(jù)加到轉(zhuǎn)換器SW4的輸入端b。轉(zhuǎn)換器SW4的輸入端a及輸入端b的各自高6位及低2位與地相接。還有，轉(zhuǎn)換器SW4各輸入端輸入數(shù)據(jù)的低2位對(duì)應(yīng)于小數(shù)點(diǎn)以下的數(shù)據(jù)。
寄存器FF16隨著時(shí)序信號(hào)發(fā)生器30輸出的時(shí)鐘CK16的上升而鎖存加法器ADD輸出的18位數(shù)據(jù)并加到轉(zhuǎn)換器SW4的輸入端c。又，寄存器FF17隨著時(shí)序信號(hào)發(fā)生器30輸出的時(shí)鐘CK17的上升鎖存加法器ADD輸出的18位數(shù)據(jù)，并加到轉(zhuǎn)換器SW4的輸入端d。轉(zhuǎn)換器SW4根據(jù)時(shí)序信號(hào)發(fā)生器20輸出的BS信號(hào)將輸入端a、b、c、d輸入的各數(shù)據(jù)中的一個(gè)18位的數(shù)據(jù)送到異或電路XOR3。異或電路XOR3包含18個(gè)“異”門(mén)，各個(gè)“異”門(mén)分別有一個(gè)輸入端加有與轉(zhuǎn)換器SW4對(duì)應(yīng)位輸出，各“異”門(mén)分別有另一輸入端加有時(shí)序信號(hào)發(fā)生器30輸出的ADS信號(hào)。
又，將ADS信號(hào)中某一位輸入到加法器ADD的進(jìn)位入(Carry in)端，當(dāng)加法器ADD的進(jìn)位入端所輸入的1位ADS信號(hào)為“H”時(shí)，異或電路XOR3的各“異”門(mén)一輸入端所輸入的ADS信號(hào)是18位全部為“H”的信號(hào)。而當(dāng)加法器ADD的進(jìn)位入端輸入的1位ADS信號(hào)為“L”時(shí)，異或電路>OR3中各“異”門(mén)的另一輸入端所輸入的ADS信號(hào)為18位全部為“L”信號(hào)。異或電路XOR3進(jìn)行與異或電路XOR1及XOR2相同的動(dòng)作，對(duì)由一個(gè)輸入端輸入的各位數(shù)據(jù)與由另一輸入端輸入的各位數(shù)據(jù)進(jìn)行異或的邏輯運(yùn)算，將計(jì)算結(jié)果送至加法器ADD的輸入端b。
加法器ADD對(duì)輸入端a和b輸入的兩個(gè)數(shù)據(jù)進(jìn)行加法運(yùn)算，并且只有當(dāng)進(jìn)位入端上輸入“H”的ADS信號(hào)時(shí)才將加法結(jié)果加1。此后，將加法結(jié)果中的18位數(shù)據(jù)存儲(chǔ)在寄存器FF16、FF17中，將加法結(jié)果中的低11位數(shù)據(jù)存儲(chǔ)在寄存器FF9、FF10中，將10位數(shù)據(jù)存儲(chǔ)在寄存器FF18、FF19中，將低8位的數(shù)據(jù)存儲(chǔ)在寄存器FF21中。
因此，當(dāng)進(jìn)位入端輸入“H”信號(hào)時(shí)，按照異或電路XOR3和加法器ADD的動(dòng)作，進(jìn)行將轉(zhuǎn)換器SW3的輸出數(shù)據(jù)中減去轉(zhuǎn)換器SW4的輸出數(shù)據(jù)的動(dòng)作。而當(dāng)進(jìn)位入端輸入“L”信號(hào)時(shí)，由于異或電路XOR3沒(méi)有反轉(zhuǎn)動(dòng)作、加法器ADD也不進(jìn)行加1運(yùn)算，因此單單進(jìn)行將轉(zhuǎn)換器SW3的輸出數(shù)據(jù)與轉(zhuǎn)換器SW4的輸出數(shù)據(jù)的加法操作。因此，在該實(shí)施例中，乘法器MPY和加法器ADD通過(guò)對(duì)由轉(zhuǎn)換器SW1-SW4的轉(zhuǎn)換給出的2個(gè)數(shù)據(jù)(坐標(biāo)數(shù)據(jù)，常數(shù)數(shù)據(jù)或前面的計(jì)算結(jié)果數(shù)據(jù))反復(fù)進(jìn)行時(shí)分的乘法運(yùn)算或加法運(yùn)算，順次計(jì)算出式(17)到式(24)，最終各以一個(gè)電路執(zhí)行式(15)和(16)的計(jì)算動(dòng)作。而且，可通過(guò)改變常數(shù)據(jù)數(shù)據(jù)來(lái)實(shí)現(xiàn)共同的電路進(jìn)行旋轉(zhuǎn)及(或)放大縮小的處理。
寄存器FF18鎖存了所輸入的10位數(shù)據(jù)之后，將高7位的數(shù)據(jù)Yc通過(guò)三態(tài)緩沖放大器(以下簡(jiǎn)稱(chēng)為“緩沖放大器”)BA2作為地址總線16b從高2位開(kāi)始的高7位的地址數(shù)據(jù)加以輸出的同時(shí)，將低3位數(shù)據(jù)Yd加至寄存器FF22。寄存器FF19，在鎖存了所輸入的10位數(shù)據(jù)Xc之后，將數(shù)據(jù)加到寄存器FF20。寄存器FF20鎖存了輸入的10位數(shù)據(jù)之后，通過(guò)緩沖放大器BA3將高7位數(shù)據(jù)Xc作為地址總線15b的低7位的地址數(shù)據(jù)加以輸出，同時(shí)將低3位的數(shù)據(jù)Xd加至寄存器FF22。
寄存器FF21在將從VRAM7b通過(guò)數(shù)據(jù)總線16b輸入的8位字符碼鎖存之后，通過(guò)緩沖放大器BA5作為地址總線15a從高3位開(kāi)始的高8位地址數(shù)據(jù)加以輸出。寄存器FF22在鎖存了輸入的2個(gè)三位數(shù)據(jù)Yd、Xd之后，通過(guò)寄存器FF23及緩沖放大器BA6作為地址總線15a的最低6位的地址數(shù)據(jù)加以輸出。
又，緩沖放大器BA1的2位的輸入端接地，該緩沖放大器BA1的輸出端(2位)與地址總線15b的高2位相連接。緩沖放大器BA4的2位輸入端接地，該緩沖放大器BA4的輸出端(2位)與地址總線15a的高2位相接。
圖9及圖10為用于說(shuō)明構(gòu)成本實(shí)施例特征的背景畫(huà)的放大縮小及(或)旋轉(zhuǎn)處理的動(dòng)作的時(shí)序圖。具體地說(shuō)，圖9示出了一個(gè)水平掃描期間及水平消隱期間，圖10作為一實(shí)例示出了H計(jì)數(shù)值9到17.5之間進(jìn)行前處理及實(shí)時(shí)處理的部分期間。
下面，參照?qǐng)D1到圖10，說(shuō)明構(gòu)成本實(shí)施例特征的背景畫(huà)的放大縮小和(或)旋轉(zhuǎn)處理的詳細(xì)動(dòng)作。在此，參考圖7，如上那樣，在對(duì)置于圖2的VRAM區(qū)域40內(nèi)顯示圖象區(qū)域41中的背景畫(huà)以基準(zhǔn)坐標(biāo)R(x0，y0)為中心僅旋轉(zhuǎn)角度γ并以X方向放大縮小倍率α及Y方向放大縮小倍率β進(jìn)行放大或縮小的場(chǎng)合下，就一條掃描線段的處理對(duì)背景畫(huà)地址控制電路24的處理動(dòng)作加以描述。
又，根據(jù)上述α、β及γ，用上述式(2)至(5)由CPU2計(jì)算出預(yù)定常數(shù)A、B、C、D，這些常數(shù)A、B、C、D的數(shù)據(jù)在CPU2中預(yù)先算出，從CPU2通過(guò)CPU接口電路21及數(shù)據(jù)總線14輸入到觸發(fā)器FF1至FF4并加以鎖存。又，畫(huà)面的上述偏移數(shù)據(jù)Hp、Vp，所述基準(zhǔn)坐標(biāo)的數(shù)據(jù)x0、y0。與背景畫(huà)中的H反轉(zhuǎn)數(shù)據(jù)HF及V反轉(zhuǎn)數(shù)據(jù)VF分別從CPU2輸出，通過(guò)CPU接口電路21信數(shù)據(jù)總線14輸入并鎖存在觸發(fā)器FF11、FF12、FF14、FF15、FF6、FF7中。
其中，當(dāng)H反轉(zhuǎn)數(shù)據(jù)HF為“H”時(shí)，從HV計(jì)數(shù)器31輸入的數(shù)據(jù)Hc由“異”門(mén)XOR1反轉(zhuǎn)并輸入到轉(zhuǎn)換器SW2的輸入端a，相反，當(dāng)H反轉(zhuǎn)數(shù)據(jù)HF為“L”時(shí)，從HV計(jì)數(shù)器31輸入的數(shù)據(jù)Hc。原封不動(dòng)地通過(guò)“異”門(mén)XOR1輸出到轉(zhuǎn)換器SW2的輸入端a。又，當(dāng)V反轉(zhuǎn)數(shù)據(jù)VF為“H”時(shí)，從計(jì)數(shù)器31輸入的、在一條掃描線處理期間鎖存在觸發(fā)器FF5中的數(shù)據(jù)Vc由“異”門(mén)XOR2加以反轉(zhuǎn)輸入到觸去器FF8并加以鎖存，相反，當(dāng)V反轉(zhuǎn)數(shù)據(jù)VF為“L”時(shí)，將上述數(shù)據(jù)Vc原封不動(dòng)地通過(guò)“異”門(mén)XOR2輸入到觸發(fā)器FF8并加以鎖存。通過(guò)上述“異”門(mén)XOR1及XOR2的反轉(zhuǎn)動(dòng)作，可分別進(jìn)行背景畫(huà)的H反轉(zhuǎn)及V反轉(zhuǎn)的動(dòng)作。從上述“異”門(mén)XOR1及XOR2輸出的數(shù)據(jù)，不管是否進(jìn)行了反轉(zhuǎn)，為便于說(shuō)明，分別稱(chēng)之為數(shù)據(jù)Hc及Vc。
再，假設(shè)在旋轉(zhuǎn)及放大縮小處理前的原背景畫(huà)的字符名稱(chēng)及顏色數(shù)據(jù)分別預(yù)先存儲(chǔ)在VRAM7b的背景畫(huà)屏幕區(qū)域52及VRAM7a的背景畫(huà)字符區(qū)域52中。
在圖10中，從時(shí)序信號(hào)發(fā)生器30輸出的10.739MHz的時(shí)鐘10MCK(下面，以記號(hào)前附加/代替記號(hào)上加橫杠來(lái)加以表示)的各處下降時(shí)刻，為便于說(shuō)明，記為時(shí)刻t、t、t、…t…。其中，從時(shí)刻t到時(shí)刻t9的處理，就是在從圖象處理電路1輸出電視信號(hào)的圖象信號(hào)周期之前的垂直回掃消隱期間所進(jìn)行的計(jì)算常數(shù)E1到E8的前置處理。時(shí)刻t9以后的處理，則是在與生成及顯示電視信號(hào)即RGB分離數(shù)字信號(hào)的圖象信號(hào)同步進(jìn)行的實(shí)時(shí)處理，即，根據(jù)前置處理中計(jì)算出的常數(shù)和計(jì)數(shù)器數(shù)據(jù)Hc、Vc求出旋轉(zhuǎn)及放大縮小時(shí)背景畫(huà)的坐標(biāo)Q(x，y)，輸出了VRAM7b的背景畫(huà)屏幕區(qū)域52的地址之后，根據(jù)從該區(qū)域52讀出的字符碼，輸出VRAM7a的背景畫(huà)字符區(qū)域51的地址。
從時(shí)刻t1到時(shí)刻t2，轉(zhuǎn)換器SW3及SW4均轉(zhuǎn)換到輸入端a，數(shù)據(jù)Hp從觸發(fā)器FF11通過(guò)轉(zhuǎn)換器SW3輸入到加法器ADD的輸入端a。同時(shí)，數(shù)據(jù)x從觸發(fā)器FF14通過(guò)轉(zhuǎn)換器SW4及“異”門(mén)XOR3輸入到加法器ADD的輸入端b。在此，因ADS信號(hào)為“H”，“異”門(mén)XOR3及加法器ADD進(jìn)行上述的減法處理，進(jìn)行數(shù)據(jù)E1＝(Hp-X)的計(jì)算。數(shù)據(jù)E1在時(shí)刻t2隨鎖存信號(hào)LA9的上升而輸入到觸發(fā)器FF9并加以鎖存。
從時(shí)刻t2到時(shí)刻t3，轉(zhuǎn)換器SW1及SW2分別轉(zhuǎn)換到輸入端a及輸入端c，數(shù)據(jù)A從觸發(fā)器FF1通過(guò)轉(zhuǎn)換器SW1輸入到乘法器MPY的輸入端a。同時(shí)，數(shù)據(jù)E1從觸發(fā)器FF9通過(guò)轉(zhuǎn)換器SW2輸入到乘法器MPY的輸入端b。乘法器MPY進(jìn)行數(shù)據(jù)A.E1的計(jì)算并予以輸出。數(shù)據(jù)A.E1在時(shí)刻t3、時(shí)鐘/10MCK上升時(shí)輸入到觸發(fā)器FF13并加以鎖存。
又，從時(shí)刻t2到時(shí)刻t3，轉(zhuǎn)換器SW3及SW4均轉(zhuǎn)換到輸入端b，數(shù)據(jù)Vp從觸發(fā)器F11通過(guò)轉(zhuǎn)換器SW3輸入到加法器ADD的輸入端a。同時(shí)，數(shù)據(jù)y0從觸發(fā)器FF15通過(guò)轉(zhuǎn)換器SW4及“異”門(mén)XOR3輸入到加法器ADD的輸入端b。其中，由于ADS信號(hào)為“H”，“異”門(mén)XOR3及加法器ADD如上述那樣進(jìn)行減法處理，執(zhí)行數(shù)據(jù)E2＝(Vp-y0)的計(jì)算并予以輸出。數(shù)據(jù)E2在時(shí)刻t3、鎖存信號(hào)LA10的上升時(shí)輸入到觸發(fā)器FF10并加以鎖存。
從下一時(shí)刻t3到時(shí)刻t4，轉(zhuǎn)換器SW1及SW2均轉(zhuǎn)換到輸入端d，數(shù)據(jù)D從觸發(fā)器FF4通過(guò)轉(zhuǎn)換器SW1輸入到乘法器MPY的輸入端a。同時(shí)，數(shù)據(jù)E2從觸發(fā)器FF10通過(guò)轉(zhuǎn)換器SW2輸入到乘法器MPY的輸入端b。乘法器MPY進(jìn)行數(shù)據(jù)D.E2的計(jì)算并予以輸出。數(shù)據(jù)D.E2在時(shí)刻t4、時(shí)鐘/10MCK上升時(shí)輸入到觸發(fā)器FF13并加以鎖存。
又，從時(shí)刻t3到時(shí)刻t4，轉(zhuǎn)換器SW3及SW4分別轉(zhuǎn)換到輸入端c及輸入端a，數(shù)據(jù)A.E1從觸發(fā)器FF13通過(guò)轉(zhuǎn)換器SW3輸入到加法器ADD的輸入端a。同時(shí)，數(shù)據(jù)x0從觸發(fā)器FF14通過(guò)轉(zhuǎn)換器SW4及“異”門(mén)XOR3輸入到加法器ADD的輸入端b。其中，由于信號(hào)ADS變?yōu)椤癓”，“異”門(mén)XOR3及加法器ADD進(jìn)行上述那樣的加法處理，執(zhí)行數(shù)據(jù)E3＝(A.E1)+x0的計(jì)算并予以輸出。數(shù)據(jù)E3在時(shí)刻t4、時(shí)鐘16ck上升時(shí)輸入到觸發(fā)器FF16并加以鎖存。
從下一刻t4到時(shí)刻t5，轉(zhuǎn)換器SW1及SW2分別轉(zhuǎn)接到輸入端b及輸入端d，數(shù)據(jù)B從觸發(fā)器FF2通過(guò)轉(zhuǎn)換器SW1輸入到乘法器MPY的輸入端a。同時(shí)，數(shù)據(jù)E2從觸發(fā)器FF10通過(guò)轉(zhuǎn)換器SW2輸入到乘法器MPY的輸入端b。乘法器MPY進(jìn)行數(shù)據(jù)B.E2的計(jì)算并予以輸出。數(shù)據(jù)B.E2在時(shí)刻
t5、時(shí)鐘/10MCK上升時(shí)輸入到觸發(fā)器FF13并加以鎖存。
又，從時(shí)刻t4到時(shí)刻t5，轉(zhuǎn)換器SW3及SW4分別轉(zhuǎn)換到輸入端c及輸入端b，數(shù)據(jù)D.E1從觸發(fā)器FF13通過(guò)轉(zhuǎn)換器SW3輸入到加法器ADD的輸入端a。同時(shí)，數(shù)據(jù)y0從觸發(fā)器FF15通過(guò)轉(zhuǎn)換器SW4及“異”門(mén)XOR3輸入到加法器ADD的輸入端b。其中，由于ADS信號(hào)呈現(xiàn)為“L”，“異”門(mén)XOR3及加法器ADD進(jìn)行上述那樣的加法運(yùn)算，執(zhí)行數(shù)據(jù)E4＝(D.E2)+y0的計(jì)算并予以輸出。數(shù)據(jù)E4在時(shí)刻t5、時(shí)鐘17ck上升時(shí)輸入到觸發(fā)器FF17并加以鎖存。
從下一刻t5到時(shí)刻t6，轉(zhuǎn)換器SW1及SW2均轉(zhuǎn)換到輸入端c，數(shù)據(jù)c從觸發(fā)器FF3通過(guò)轉(zhuǎn)換器SW1輸入到乘法器MPY的輸入端a。同時(shí)，數(shù)據(jù)E1從觸發(fā)器FF9通過(guò)轉(zhuǎn)換器SW2輸入到乘法器MPY的輸入端b。乘法器MPY進(jìn)行數(shù)據(jù)C.E1的計(jì)算并予以輸出。數(shù)據(jù)C.E1在時(shí)刻t6、時(shí)鐘/10MCK上升時(shí)輸入到觸發(fā)器FF13并加以鎖存。
又，從時(shí)刻t5到時(shí)刻t6，轉(zhuǎn)換器SW3及SW4均轉(zhuǎn)接到輸入端c，數(shù)據(jù)B.E2從觸發(fā)器FF13通過(guò)轉(zhuǎn)換器SW3輸入到加法器ADD的輸入端a。同時(shí)，數(shù)據(jù)E3從觸發(fā)器FF16通過(guò)轉(zhuǎn)換器SW4及“異”門(mén)XOR3輸入到加法器ADD的輸入端b。其中，由于ADS信號(hào)變?yōu)椤癓”，“異”門(mén)XOR3及加法器ADD進(jìn)行上述那樣的加法處理，執(zhí)行數(shù)據(jù)E5＝(B.E2)+E3的計(jì)算并予以輸出。數(shù)據(jù)E5在時(shí)刻t6、時(shí)鐘16ck上升時(shí)輸入到觸發(fā)器FF16并加以鎖存。
從下一刻t6到時(shí)刻t7，轉(zhuǎn)換器SW1及SW2均轉(zhuǎn)接到輸入端b，數(shù)據(jù)B從觸發(fā)器FF2通過(guò)轉(zhuǎn)換器SW1輸入到乘法器MPY的輸入端a。同時(shí)，數(shù)據(jù)Vc從觸發(fā)器FF8通過(guò)轉(zhuǎn)換器SW2輸入到乘法器MPY的輸入端b。乘法器MPY進(jìn)行數(shù)據(jù)B.Vc的計(jì)算并予以輸出。數(shù)據(jù)B.Vc在時(shí)刻t7、時(shí)鐘/10MCK上升時(shí)輸入到觸發(fā)器FF13并加以鎖存。
又，從時(shí)刻t6到時(shí)刻t7，轉(zhuǎn)換器SW3及SW4分別轉(zhuǎn)換到輸入端c及輸入端d，數(shù)據(jù)C.E1從觸發(fā)器FF13通過(guò)轉(zhuǎn)換器SW3輸入到加法器ADD的輸入端a。同時(shí)，數(shù)據(jù)E4從觸發(fā)器FF17通過(guò)轉(zhuǎn)換器SW4及“異”門(mén)XOR3輸入到加法器ADD的輸入端b。其中，由于ADS信號(hào)呈現(xiàn)為“L”，“異”門(mén)XOR3及加法器ADD進(jìn)行上述那樣的加法運(yùn)算，進(jìn)行數(shù)據(jù)E6＝(C.E1)+E4的計(jì)算并予以輸出。數(shù)據(jù)E6在時(shí)刻t7、時(shí)鐘17ck上升時(shí)輸入到觸發(fā)器FF17并加以鎖存。
從下一刻t7到時(shí)刻t8，轉(zhuǎn)換器SW1及SW2分別轉(zhuǎn)接到輸入端d及輸入端b，數(shù)據(jù)D從觸發(fā)器FF4通過(guò)轉(zhuǎn)換器SW1輸入到乘法器MPY的輸入端a。同時(shí)，數(shù)據(jù)Vc從觸發(fā)器FF8通過(guò)轉(zhuǎn)換器SW2輸入到乘法器MPY的輸入端b。乘法器MPY進(jìn)行數(shù)據(jù)D.Vc的計(jì)算并予以輸出。數(shù)據(jù)D.Vc在時(shí)刻t8、時(shí)鐘/10MCK上升時(shí)輸入到觸發(fā)器FF13并加以鎖存。
又，從時(shí)刻t7到時(shí)刻t8，轉(zhuǎn)換器SW3及SW4均轉(zhuǎn)接到輸入端c，數(shù)據(jù)B.Vc從觸發(fā)器FF13通過(guò)轉(zhuǎn)換器SW3輸入到加法器ADD的輸入端a。同時(shí)，數(shù)據(jù)E5從觸發(fā)器FF16通過(guò)轉(zhuǎn)換器SW4及“異”門(mén)XOR3輸入到加法器ADD的輸入端b。其中，由于ADS信號(hào)呈現(xiàn)為“L”，“異”門(mén)XOR3及加法器ADD進(jìn)行上述那樣的加法運(yùn)算，執(zhí)行數(shù)據(jù)E7＝(B.Vc)+E5的計(jì)算并予以輸出。數(shù)據(jù)E7在時(shí)刻t8、時(shí)鐘16ck上升時(shí)輸入到觸發(fā)器FF10并加以鎖存。
從下一刻t8到時(shí)刻t9，轉(zhuǎn)換器SW1及SW2分別轉(zhuǎn)接到輸入端a，數(shù)據(jù)A從觸發(fā)器FF1通過(guò)轉(zhuǎn)換器SW1輸入到乘法器MPY的輸入端a。同時(shí)，數(shù)據(jù)Hc從HV計(jì)數(shù)器31通過(guò)“異”門(mén)XOR1及轉(zhuǎn)換器SW2輸入到乘法器MPY的輸入端b。乘法器MPY進(jìn)行數(shù)據(jù)A.Hc的計(jì)算并予以輸出。該數(shù)據(jù)A.Hc在時(shí)刻t9、時(shí)鐘/10MCK上升時(shí)輸入到觸發(fā)器FF13并加以鎖存。
又，從時(shí)刻t8到時(shí)刻t9，轉(zhuǎn)換器SW3及SW4分別轉(zhuǎn)換到輸入端c及輸入端d，數(shù)據(jù)D.Vc從觸發(fā)器FF13通過(guò)轉(zhuǎn)換器SW3輸入到加法器ADD的輸入端a。同時(shí)，數(shù)據(jù)E6從觸發(fā)器FF17通過(guò)轉(zhuǎn)換器SW4及“異”門(mén)XOR3輸入到加法器ADD的輸入端b。其中，由于ADS信號(hào)呈現(xiàn)為“L”，“異”門(mén)XOR3及加法器ADD進(jìn)行上述那樣的加法運(yùn)算，進(jìn)行數(shù)據(jù)E8＝(D.Vc)+E6的計(jì)算并予以輸出。數(shù)據(jù)E8在時(shí)刻t9、時(shí)鐘17ck上升時(shí)輸入到觸發(fā)器FF17并加以鎖存。
隨著以上動(dòng)作的前置處理的結(jié)束，E7鎖存在觸發(fā)器FF16中，數(shù)據(jù)E8鎖存在觸發(fā)器FF17中。
此外，從時(shí)刻t9到時(shí)刻t10，轉(zhuǎn)換器SW1及SW2分別轉(zhuǎn)接到輸入端c及輸入端a，數(shù)據(jù)c從觸發(fā)器FF3通過(guò)轉(zhuǎn)換器SW1輸入到乘法器MPY的輸入端a。同時(shí)，數(shù)據(jù)Hc從HV計(jì)數(shù)器31通過(guò)“異”門(mén)XOR1及轉(zhuǎn)換器SW2輸入到乘法器MPY的輸入端b。乘法器MPY進(jìn)行數(shù)據(jù)C.Hc的計(jì)算并予以輸出。數(shù)據(jù)C.Hc在時(shí)刻t10、時(shí)鐘/10MCK上升時(shí)輸入到觸發(fā)器FF13并加以鎖存。
又，從時(shí)刻t9到時(shí)刻t10，轉(zhuǎn)換器SW3及SW4均轉(zhuǎn)接到輸入端c，數(shù)據(jù)A.Hc從觸發(fā)器FF13通過(guò)轉(zhuǎn)換器SW3輸入到加法器ADD的輸入端a。同時(shí)，數(shù)據(jù)E7從觸發(fā)器FF16通過(guò)轉(zhuǎn)換器SW4及“異”門(mén)XOR3輸入到加法器ADD的輸入端b。其中，由于ADS信號(hào)變?yōu)椤癓”，“異”門(mén)XOR3及加法器ADD進(jìn)行(A.Hc)+E7的加法處理并將計(jì)算結(jié)果作為數(shù)據(jù)x2加以輸出。數(shù)據(jù)x2在時(shí)刻t10、時(shí)鐘/10MCK上升時(shí)輸入到觸發(fā)器FF19并加以鎖存后，在時(shí)刻t11、時(shí)鐘/5MCK上升時(shí)輸入到觸發(fā)器FF20并加以鎖存。
從下一刻t10到時(shí)刻t11，轉(zhuǎn)換器SW1及SW2均轉(zhuǎn)換到輸入端a，數(shù)據(jù)A從觸發(fā)器FF1通過(guò)轉(zhuǎn)換器SW1輸入到乘法器MPY的輸入端a。同時(shí)，數(shù)據(jù)Hc從HV計(jì)數(shù)器31通過(guò)“異”門(mén)XOR1及轉(zhuǎn)換器SW2輸入到乘法器MPY的輸入端b。乘法器MPY進(jìn)行數(shù)據(jù)A.Hc的計(jì)算并予以輸出。數(shù)據(jù)A.Hc在時(shí)刻t11、時(shí)鐘/10MCK上升時(shí)輸入到觸發(fā)器FF13并加以鎖存。
又，從時(shí)刻t10到時(shí)刻t11，轉(zhuǎn)換器SW3及SW4分別轉(zhuǎn)換到輸入端c及輸入端d，數(shù)據(jù)C.Hc從觸發(fā)器FF13通過(guò)轉(zhuǎn)換器SW3輸入到加法器ADD的輸入端a。同時(shí)，數(shù)據(jù)E8從觸發(fā)器FF17通過(guò)轉(zhuǎn)換器SW4及“異”門(mén)XOR3輸入到加法器ADD的輸入端b。其中，由于ADS信號(hào)呈現(xiàn)為“L”，“異”門(mén)XOR3及加法器ADD執(zhí)行(C.Hc)+E8的加法處理，并將該計(jì)算結(jié)果作為y2加以輸出。數(shù)據(jù)y2在時(shí)刻t11、時(shí)鐘/5MCK上升時(shí)輸入到觸發(fā)器FF18并加以鎖存。
從上述時(shí)刻t9到時(shí)刻t10，當(dāng)Hc＝0時(shí)計(jì)算數(shù)據(jù)x2。從時(shí)刻t10到時(shí)刻t11，當(dāng)Hc＝0時(shí)計(jì)算數(shù)據(jù)y2。下面，在時(shí)刻t11之后對(duì)數(shù)據(jù)Hc從1到255同樣地計(jì)算數(shù)據(jù)x2及y2，即，計(jì)算1條掃描線段的數(shù)據(jù)x2，y2。
在時(shí)刻t11，由時(shí)序信號(hào)發(fā)生器30輸出的AE信號(hào)下降時(shí)，激活三態(tài)緩沖放大器BA1到BA6。因此，從時(shí)刻t11到時(shí)刻t13，由三態(tài)緩沖放大器BA1輸出的最高2位的數(shù)據(jù)“00”，分別鎖存在觸發(fā)器FF18及FF20中的Hc＝0時(shí)的數(shù)據(jù)y2(10位)及x2(10位)中各自高7位的所述yC及xC構(gòu)成的共計(jì)16位的地址CAAO通過(guò)地址15b輸出到VRAM7b。VRAM7b在時(shí)刻t13輸入地址CAAO。又，分別鎖存在觸發(fā)器FF18及FF20中Hc＝0時(shí)的數(shù)據(jù)y2及
中的各低3位數(shù)據(jù)yd及xd分別通過(guò)觸發(fā)器FF22鎖存在觸發(fā)器FF23中。
下面，在時(shí)刻t13以后，以時(shí)鐘/5MCK為周期將包含數(shù)據(jù)Hc從1到255的數(shù)據(jù)Yc及Xc的地址CAA1到CAA255周期地重復(fù)，通過(guò)地址15b輸出到VRAM7b。又，對(duì)應(yīng)于各數(shù)據(jù)Hc的數(shù)據(jù)Yd和Xd分別同上所述，通過(guò)觸發(fā)器FF22鎖存在觸發(fā)器FF23中。
VRAM7b對(duì)來(lái)自背景畫(huà)地址控制電路24、通過(guò)地址總線15b輸入的地址CAA0到CAA255予以響應(yīng)，將各地址中存儲(chǔ)的8位字符碼CA0到CA255以時(shí)鐘/10MCK為周期通過(guò)數(shù)據(jù)總線16b輸出到背景畫(huà)地址控制電路24內(nèi)的觸發(fā)器FF21中。該8位字符碼CA0到CA255鎖存在觸發(fā)器FF21中。
此外，和字符碼對(duì)應(yīng)的數(shù)據(jù)Yd及Xd(計(jì)6位)如上述那樣鎖存在觸發(fā)器FF23中。因此，從時(shí)刻t15到時(shí)刻t17，將由最高2位的“00”、鎖存在觸發(fā)器FF21中的8位字符碼、數(shù)據(jù)Hc＝0時(shí)的數(shù)據(jù)Yd及Xd(計(jì)6位)所構(gòu)成的16位的地址CCAO通過(guò)3態(tài)緩沖放大器BA4到BA6以及地址總線15a輸出到VRAM7a。在時(shí)刻t17將地址CCA0輸入到VRAM7a接著，在時(shí)刻t17以后，同樣地，在數(shù)據(jù)Hc＝1到255期間的地址CCA1到CCA255從背景畫(huà)地址控制電路24通過(guò)地址總線15a輸出到VRAM7a。
VRAM7a對(duì)來(lái)自背景畫(huà)地址控制電路24、通過(guò)總線15a輸入的地址CCA0到CCA255予以響應(yīng)，以時(shí)鐘/10MCK為周期通過(guò)數(shù)據(jù)總線16a將各個(gè)地址中存儲(chǔ)的8位色數(shù)據(jù)CD0到CD255輸出到背景畫(huà)數(shù)據(jù)處理電路25。
如圖2所示，就28個(gè)字符的224條掃描線段而言，通過(guò)對(duì)以上所述的就一條掃描線所進(jìn)行的背景畫(huà)的旋轉(zhuǎn)及放大縮小處理，可藉以實(shí)現(xiàn)一個(gè)顯示圖象區(qū)域41中背景畫(huà)的旋轉(zhuǎn)及放大縮小處理。
如上所說(shuō)明，背景畫(huà)地址控制電路24根據(jù)從CPU2輸入的旋轉(zhuǎn)及放大縮小處理的常數(shù)數(shù)據(jù)A、B、C、D，計(jì)算并輸出存儲(chǔ)有旋轉(zhuǎn)及放大縮小時(shí)靜止畫(huà)字符碼的地址CCA0到CCA255，對(duì)此地址響應(yīng)，通過(guò)將由VRAM7b輸出的字符碼(8位)和數(shù)據(jù)Yd及Xd構(gòu)成的地址CCA0到CCA255予以輸出，從而能夠從VRAM7a將旋轉(zhuǎn)及放大縮小處理時(shí)的每個(gè)點(diǎn)對(duì)應(yīng)的8位的色數(shù)據(jù)輸出到背景畫(huà)數(shù)據(jù)處理電路25。此后，將背景畫(huà)的色數(shù)據(jù)(8位)由背景畫(huà)數(shù)據(jù)處理電路25鎖存之后，輸入到優(yōu)先級(jí)控制電路26。
另外，7位的動(dòng)畫(huà)數(shù)據(jù)從動(dòng)畫(huà)數(shù)據(jù)處理電路23輸入到優(yōu)先級(jí)控制電路25。優(yōu)先級(jí)控制電路26對(duì)此予以響應(yīng)，根據(jù)動(dòng)畫(huà)數(shù)據(jù)內(nèi)所含的2位的優(yōu)先級(jí)數(shù)據(jù)對(duì)動(dòng)畫(huà)數(shù)據(jù)和背景畫(huà)數(shù)據(jù)進(jìn)行優(yōu)先級(jí)判定，將動(dòng)畫(huà)數(shù)據(jù)或背景畫(huà)數(shù)據(jù)中優(yōu)先級(jí)高的一方輸出到色信號(hào)發(fā)生器28。色信號(hào)發(fā)生器28對(duì)此予以響應(yīng)，將輸入的動(dòng)畫(huà)數(shù)據(jù)或背景畫(huà)數(shù)據(jù)變換為各種顏色的5位的RGB分離的數(shù)字信號(hào)，根據(jù)由HV計(jì)數(shù)器31給出的計(jì)數(shù)數(shù)據(jù)Hc及Vc，將RGB分離的數(shù)字信號(hào)輸出到顯示裝置8及NTSC編碼器32。所以，經(jīng)以上的處理，根據(jù)從CPU2輸入的旋轉(zhuǎn)及放大縮小處理的旋轉(zhuǎn)角度γ及放大縮小倍率α、β，就會(huì)將對(duì)應(yīng)于VRAM7存儲(chǔ)的背景畫(huà)數(shù)據(jù)的原背景畫(huà)進(jìn)行了旋轉(zhuǎn)及放大縮小后在顯示裝置8中顯示出來(lái)。
因此，在本實(shí)施例中，根據(jù)用于顯示例如圖11所示圖象的平面的背景畫(huà)象數(shù)據(jù)，能夠顯示圖12到圖16中分別示出的有立體感或有深度的背景或道路成彎曲狀一類(lèi)的背景。又，在將本發(fā)明用于例如模擬游戲的場(chǎng)合下，作為最佳實(shí)施例，如要使背景圖象旋轉(zhuǎn)的同時(shí)進(jìn)行放大縮小處理，以便三維空間地或立體地顯示飛機(jī)起飛著陸時(shí)的背景畫(huà)面，而能夠如同從跑道或空中看地圖似的忽遠(yuǎn)忽近的旋轉(zhuǎn)的背景圖象，而得以更進(jìn)一步提高背景圖象的表現(xiàn)力。
對(duì)將如圖11那樣的原背景圖象變換為如圖12所示背景圖象的場(chǎng)合不進(jìn)行旋轉(zhuǎn)處理，予以詳細(xì)說(shuō)明。在該場(chǎng)合下，式(10)中參數(shù)A的x方向放大縮小率α越接近圖象下部越大。又，在該場(chǎng)合下，由于沒(méi)有進(jìn)行y方向的放大縮小處理，故而(12)式中參數(shù)據(jù)D的y方向放大縮小率β可按照規(guī)定那樣保持不變。
在將如圖11那樣的原背景圖象變換為如圖13所示背景圖象的場(chǎng)合下，隨著x方向的卷動(dòng)偏移值Hp每行進(jìn)行變化而進(jìn)行x方向的放大處理。在該場(chǎng)合下，在順次更改參數(shù)x1的同時(shí)，(2)和(3)式的參數(shù)A和B的x方向放大縮小率α越接近圖象下部越大。又，該場(chǎng)合下，由于沒(méi)有進(jìn)行y方向的放大縮小處理，故而(4)和(5)式中參數(shù)C和D的y方向放大縮小率β可按照規(guī)定那樣保持不變。
在將如圖11那樣的原背景圖象變換為如圖14所示背景圖象的場(chǎng)合下，進(jìn)行y方向的放大處理。在該場(chǎng)合下，式(12)中參數(shù)D的y方向放大縮小率β越接近圖象下部越大。又，在該場(chǎng)合下，由于沒(méi)有進(jìn)行x方向放大縮小處理，故而(10)式在參數(shù)A的x方向放大縮小率α可按照規(guī)定那樣保持不變。
在將圖11那樣的二維的原背景圖象變換為如圖15所示的三維的有立體感的背景圖象的場(chǎng)合下，將圖13及圖14的處理進(jìn)行組合。即，在該場(chǎng)合下，在使(10)式中參數(shù)A的放大縮小率α越接近畫(huà)面底部越大的同時(shí)，逐行改變上卷偏移值Hp并順次改變(13)式中的參數(shù)x1，再使(4)式及(5)式參數(shù)C及D的y方向放大縮小率β越接近畫(huà)面底部越大。
下面具體說(shuō)明旋轉(zhuǎn)處理。在將如圖11所示的原背景圖象變換為例如圖16所示那樣，即，在一個(gè)幀期間的一個(gè)畫(huà)面的垂直方向上多次(圖16中是3次)分割并交替以45°旋轉(zhuǎn)方向變化的場(chǎng)合下，對(duì)每個(gè)應(yīng)分割的垂直坐標(biāo)位置改變(2)式-(5)式中參數(shù)A的角度γ。
又，在將圖11所示原背景圖象原樣地進(jìn)行旋轉(zhuǎn)的場(chǎng)合下，對(duì)每個(gè)幀使(2)式-(5)式中參數(shù)A的角度γ每次一定值地慢慢加以改變，但由于該場(chǎng)合下變化狀態(tài)圖示較難，故將圖解略去。
如以上所說(shuō)明，在將對(duì)應(yīng)于VRAM7中存儲(chǔ)的背景畫(huà)數(shù)據(jù)的原背景畫(huà)進(jìn)行了旋轉(zhuǎn)及放大縮小的場(chǎng)合下，由靜止畫(huà)地址控制電路24計(jì)算出VRAM7中的地址，從VRAM7中讀出旋轉(zhuǎn)及放大縮小處理時(shí)背景畫(huà)的色數(shù)據(jù)并產(chǎn)生圖象信號(hào)在顯示裝置8中顯示出來(lái)。CPU2只設(shè)置常數(shù)而無(wú)須計(jì)算旋轉(zhuǎn)及放大縮小后圖象的各個(gè)位置，因此可進(jìn)行其它的圖象處理。所以，和先有的旋轉(zhuǎn)或放大縮小處理技術(shù)相比，具有提高了CPU的處理能力的優(yōu)點(diǎn)。又，在由上述的轉(zhuǎn)換器SW1到SW4、乘法器MPY、加法器ADD等硬件構(gòu)成的背景畫(huà)地址控制電路24進(jìn)行旋轉(zhuǎn)及放大縮小時(shí)，由于計(jì)算出與水平方向及垂直方向各位置相對(duì)應(yīng)的VRAM7中背景畫(huà)圖象的數(shù)據(jù)的存儲(chǔ)地址，因此和先有技術(shù)相比，可進(jìn)行高速的旋轉(zhuǎn)及放大縮小的處理。并且，一個(gè)背景畫(huà)地址控制電路24的各種電路是通過(guò)時(shí)分處理實(shí)現(xiàn)旋轉(zhuǎn)處理或放大或縮小處理的，因此比起設(shè)置分別處理的專(zhuān)用電路的場(chǎng)合具有簡(jiǎn)化了電路結(jié)構(gòu)、價(jià)格便宜的優(yōu)點(diǎn)。
在圖象處理裝置1中，由于要計(jì)算出旋轉(zhuǎn)及放大縮小的背景畫(huà)數(shù)據(jù)的存儲(chǔ)地址并讀出背景畫(huà)數(shù)據(jù)，所以能保存背景畫(huà)數(shù)據(jù)。因此，在將圖象旋轉(zhuǎn)一次的場(chǎng)合下，不會(huì)象以往那樣累積各次旋轉(zhuǎn)的計(jì)算誤差，而在與原背景畫(huà)不同的位置上顯示或出現(xiàn)背景畫(huà)形狀變形之類(lèi)的現(xiàn)象。
又，在以上實(shí)施例中，雖描述了用于使背景畫(huà)旋轉(zhuǎn)及放大縮小并顯示的圖象處理裝置1，但并不局限于此，本發(fā)明也可構(gòu)造用于進(jìn)行旋轉(zhuǎn)處理、及放大縮小處理中至少一種處理的裝置。這時(shí)，無(wú)須改變背景畫(huà)地址控制電路24的結(jié)構(gòu)，在只作旋轉(zhuǎn)處理的場(chǎng)合下，如上述那樣，設(shè)由CPU2計(jì)算出的常數(shù)α及β為0，又，在只作放大縮小處理的場(chǎng)合，只要將由CPU2計(jì)算的常數(shù)據(jù)γ設(shè)為0就行。
又，在實(shí)施例中，雖然已就字符方式的圖象處理裝置進(jìn)行了描述，但并不局限于此，毫無(wú)疑問(wèn)，本發(fā)明可適用于這樣一種圖象處理裝置，即使用帶有和VRAM區(qū)域40對(duì)應(yīng)的色數(shù)據(jù)的VRAM并以點(diǎn)為單位指定地址而得到色數(shù)據(jù)的所謂點(diǎn)映象方式的圖象處理裝置。
本發(fā)明的詳細(xì)說(shuō)明的圖示，只用作圖解及實(shí)例，顯然，并不構(gòu)成對(duì)本發(fā)明的限定，而本發(fā)明的精神和范圍僅由所附的權(quán)利要求書(shū)所限定。
權(quán)利要求
1.一種圖象處理裝置，它配備有在對(duì)應(yīng)于旋轉(zhuǎn)處理前的背景圖象的顯示位置的地址中存儲(chǔ)有背景圖象的圖象數(shù)據(jù)的存儲(chǔ)裝置，根據(jù)旋轉(zhuǎn)處理的控制數(shù)據(jù)，計(jì)算出對(duì)應(yīng)于進(jìn)行了背景圖象旋轉(zhuǎn)處理時(shí)的背景圖象顯示位置在所述存儲(chǔ)裝置中的地址的計(jì)算裝置，讀出在由所述計(jì)算裝置計(jì)算出的所述存儲(chǔ)裝置的地址中存儲(chǔ)的圖象數(shù)據(jù)的讀出裝置，以及根據(jù)由所述讀出裝置讀出的圖象數(shù)據(jù)，產(chǎn)生圖象信號(hào)的圖象信號(hào)發(fā)生裝置。
2.一種圖象處理裝置，它配備有在對(duì)應(yīng)于旋轉(zhuǎn)及放大縮小處理前的背景圖象的顯示位置的地址中存儲(chǔ)有背景圖象的圖象數(shù)據(jù)的存儲(chǔ)裝置，根據(jù)旋轉(zhuǎn)及放大縮小處理的控制數(shù)據(jù)，計(jì)算出對(duì)背景圖象進(jìn)行旋轉(zhuǎn)處理及放大縮小處理中至少一種的處理時(shí)，對(duì)應(yīng)于背景圖象顯示位置的所述存儲(chǔ)裝置中的地址的計(jì)算裝置，讀出在由所述計(jì)算裝置計(jì)算出的所述存儲(chǔ)裝置的地址中存儲(chǔ)的圖象數(shù)據(jù)的讀出裝置，以及根據(jù)由所述讀出裝置讀出的圖象數(shù)據(jù)，產(chǎn)生圖象信號(hào)的圖象信號(hào)發(fā)生裝置。
3.根據(jù)權(quán)利要求2所述的圖象處理裝置，其特征在于所述計(jì)算裝置包含有將用于旋轉(zhuǎn)及(或)放大縮小的參數(shù)(A、B、C、D)、旋轉(zhuǎn)及(或)放大縮小的中心坐標(biāo)數(shù)據(jù)(x0，y0)以及背景畫(huà)的坐標(biāo)數(shù)據(jù)(x1，y1)作為控制數(shù)據(jù)產(chǎn)生的控制數(shù)據(jù)產(chǎn)生裝置。根據(jù)從所述控制數(shù)據(jù)產(chǎn)生裝置輸出的參數(shù)(A、B、C、D)和中心坐標(biāo)數(shù)據(jù)(x0，y0)以及坐標(biāo)數(shù)據(jù)(x1，y1)進(jìn)行如下式矩陣計(jì)算的矩陣計(jì)算裝置，
其中，設(shè)x方向放大縮小倍率為α，y方向放大縮小倍率為β，旋轉(zhuǎn)角為γ時(shí)，A＝1/αcosγ，B＝1/αsinγ，C＝-1/βsinγ，D＝1/βcosγ，設(shè)水平方向偏移數(shù)據(jù)為Hp，水平方向顯示位置數(shù)據(jù)為Hc時(shí)X1＝Hp+Hc，設(shè)垂直方向偏移數(shù)據(jù)為Vp，垂直方向顯示位置數(shù)據(jù)為Vc時(shí)，y1＝Vp+Vc。
4.根據(jù)權(quán)利要求3所述的圖象處理裝置，其特征在于所述圖象處理裝置是為在光柵掃描型顯示器上顯示背景畫(huà)所用的圖象處理裝置，所述計(jì)算裝置在光柵掃描型顯示器的水平回掃期間中進(jìn)行先行的計(jì)算處理，而在水平掃描期間進(jìn)行其余的計(jì)算處理。
5.根據(jù)權(quán)利要求4所述的圖象處理裝置，其特征在于所述圖象處理裝置是為在光柵掃描型顯示器上顯示背景畫(huà)所用的圖象處理裝置，所述存儲(chǔ)裝置包含大于和光柵掃描型顯示器縱橫尺寸對(duì)應(yīng)的存儲(chǔ)區(qū)域的存儲(chǔ)區(qū)域，所述控制數(shù)據(jù)發(fā)生裝置包含產(chǎn)生用于指定比顯示尺寸大的存儲(chǔ)區(qū)域內(nèi)存儲(chǔ)的圖象數(shù)據(jù)中的與顯示尺寸對(duì)應(yīng)的顯示區(qū)域的數(shù)據(jù)的裝置。
6.根據(jù)權(quán)利要求4所述的圖象處理裝置，其特征在于所述計(jì)算裝置包含在假設(shè)用于旋轉(zhuǎn)及(或)放大縮小的參數(shù)數(shù)據(jù)為A(＝1/αcosγ)，B(＝1/αsinγ)，C(＝-1/βsinγ)，D(＝1/βcosγ)、設(shè)旋轉(zhuǎn)及(或)放大縮小的中心坐標(biāo)數(shù)據(jù)為(x1，y1)，設(shè)背景畫(huà)的坐標(biāo)數(shù)據(jù)為(x2，y2)，設(shè)x1＝Hp+Hc，其中Hp為水平方向偏移數(shù)據(jù)，Hc為水平方向顯示位置數(shù)據(jù)，設(shè)y1＝Vp+Vc，其中Vp為垂直方向偏移數(shù)據(jù)，Vc為垂直方向顯示位置數(shù)據(jù)，可進(jìn)行下式計(jì)算x2＝A(HP-xO)+B(VP-yO)+xO+A·HC+B·VCy2＝C(HP-xO)+D(VP-yO)+xO+C·HC+D·VC的裝置。
全文摘要
圖象處理裝置包含VRAM，在該VRAM中存儲(chǔ)原背景圖象的圖象數(shù)據(jù)。根據(jù)由CPU設(shè)定的常數(shù)，由背景畫(huà)地址控制電路計(jì)算出將原背景圖象旋轉(zhuǎn)及放大縮小后的VRAM的地址。從VRAM的該地址讀出旋轉(zhuǎn)及放大縮小處理時(shí)背景圖象的色數(shù)據(jù)，并由該色數(shù)據(jù)產(chǎn)生電視信號(hào)。
文檔編號(hào)G06T13/80GK1049729SQ9010759
公開(kāi)日1991年3月6日 申請(qǐng)日期1990年8月1日 優(yōu)先權(quán)日1989年8月1日
發(fā)明者高橋豐文, 三好通貴, 大竹雅博, 西海聡 申請(qǐng)人:株式會(huì)社理光, 任天堂株式會(huì)社