專利名稱：具有反復運算功能的計算器的制作方法
技術領域：
本實用新型涉及一種具有反復運算功能的計算器，特別是一種便于運算式反復運算的計算器，其具有一顯示器，藉該顯示器可以在運算過程中，同時顯示常數(shù)運算單元式、運算狀態(tài)、輸入數(shù)值、運算符號及運算結果，以使應用者便于對照查驗。
傳統(tǒng)計算器，大都無法進行常數(shù)運算，若有，則又僅限于單一數(shù)值的運算，無法提供包括運算元或運算子在內的運算式的運算，因此，運算功能受到極大限制，運算上亦相對較為繁復；現(xiàn)有的各型計算的顯示器的功能，在作常數(shù)運算時，亦只能顯示操作時的單項數(shù)據(jù)，因此，操作者常于運算中，無法由顯示器的顯示而確知運算式與運算結果間的對應關系，因此，操作者常在運算中對于運算狀態(tài)、運算數(shù)值及運算結果產生不確定的感覺，嚴重的常需進行重覆輸入運算方能確定，給使用者帶來一定困難，有改進的必要。
本實用新型的主要目的在于提供一種內部具有預定常數(shù)式作為反復運算因子的記憶功能的計算器，使操作者能進行較長運算式的常數(shù)運算，不限于單一數(shù)值的常數(shù)運算，以擴展計算器的常數(shù)運算功能；且利用一具有雙顯示區(qū)域的顯示器，在運算中可同時顯示常數(shù)運算式、運算符號、運算結果等多項數(shù)值，進一步提供使用者更方便的比對功能，以改善上述傳統(tǒng)計算器的缺點。
以下配合本實用新型的實施例及附圖，進一步說明其功能及特征；

圖1為本實用新型的方框圖。
圖2為本實用新型的電路方框圖。
圖3為本實用新型的執(zhí)行程序流程圖。
圖4為圖1所示的微處理器部份的電路圖。
圖5為圖1所示的輸入/開關設定電路圖。
圖6為圖1所示的顯示器電路圖。
圖7為圖1所示的電源電路及發(fā)音電路圖。
如圖1、2所示，本實用新型的計算器包括一微處理器10、與其分別連接的一輸入/開關設定電路20、一顯示器30及一電源電路40，其中微處理器10具有一程序記憶體101，和中央處理單元106及顯示存取記憶體108連接，具有將程序內容儲存，且在執(zhí)行運作時，各程序內既存的程序編號依序執(zhí)行。
一字形產生記憶體102，和中央處理單元106及顯示存取記憶體108連接，具有將所需使用到的字形加以儲存，而在上述諸程序需要字形時，由此取出。
一數(shù)據(jù)存取記憶體103，和中央處理單元106及顯示存取記憶體108連接，在儲存執(zhí)行運算等過程中，預先予以暫存所需常數(shù)運算式及其他數(shù)據(jù)。
一動作存取記憶體104，和中央處理單元106及顯示存取記憶體108連接，以提供執(zhí)行程序中，數(shù)據(jù)或程序所需的儲存、進出或運算的空間。
一時序信號產生器105，和中央處理單106連接，具有產生規(guī)定頻率信號，以提供中央處理單元106動作所需的脈沖時序信號。
一中央處理單元106，以和上述各記憶體101、102、103、104，及一顯示存取記憶體108、輸入電路107、時序頻率產生器105相連接，具有執(zhí)行上述程序內部各種指令的能力。
一輸入電路107，具有將相連接的輸入/開關設定電路20的輸入信號加以辨識，并產生相對應的數(shù)字，再通知中央處理單元106進行相對應的指令運行。
一顯示存取記憶體108，具有儲存欲顯示數(shù)據(jù)的能力，并連接一顯示驅動電路109及一控制輸出電路110，且將上述數(shù)據(jù)輸出至顯示器30。
輸入/開關設定電路20，通過微處理器10內部的輸入電路107連接中央處理單元106，以利用各種按鍵輸入信號給中央處理單元106，以控制中央處理單元106執(zhí)行相應的指令。
顯示器30，和微處理器10內部的控制輸出電路110相連接，以接收其提供的顯示數(shù)據(jù)信號，而將其顯示出；以利用雙顯示區(qū)域，分別顯示不同的數(shù)據(jù)。
電源電路40用以提供本實用新型的電源，以維持正常供電。
如圖3所示，在執(zhí)行程序時，可藉輸入/開關設定電路20選擇執(zhí)行常式運算50的功能，此時，中央處理單元106則會將數(shù)據(jù)存取記憶體103內的地址區(qū)中暫時保留一部份空間，而在操作者利用輸入/開關設定電路20，將欲作常數(shù)運算的運算式輸入52時，輸入電路107則將此運算式，經(jīng)由中央處理單元106儲存在數(shù)據(jù)存取記憶體103上的上述暫留空間中，此時即完成運算式的設定，且經(jīng)由顯示器30顯示一設定完成符號；而后，使用者欲利用上述設定完成的運算式作為常式運算時，只須再利用輸入/開關輸入電路20輸入非常數(shù)運算數(shù)值53，再加以運算54，則中央處理單元106即依上述預存的常數(shù)運算式與上述輸入非常數(shù)運算數(shù)值間的運算關系通過動作存取記憶體104進行運算得出結果，且每更動輸入不同非常數(shù)運算數(shù)值55、53，則得以連續(xù)進行反復常數(shù)運算，亦可重新輸入設定新的常式運算式56，再繼續(xù)運算，能改善傳統(tǒng)計算器無法直接作常式項運算的缺點；又在上述各運算過程中，本實用新型可以由數(shù)據(jù)存取記憶體103及動作存取記憶體104提供顯示數(shù)據(jù)，經(jīng)顯示存取記憶體108作內容排列后，同時再經(jīng)顯示驅動電路109及控制輸出電路110，顯示于顯示器30上，以便于使用者在運算過程中，對常數(shù)運算式、運算狀態(tài)、運算輸入數(shù)值、運算符號及運算結果等，隨時進行查核對比，改進傳統(tǒng)計算器的常數(shù)運算中不易重復運算的問題。
如圖4、5所示，圖5中的輸入/開關設定電路對應于本實用新型的按鍵部份，微處理器10的集成電路上的管腳KI1-KI7連接到圖5中的相應按鍵。
如圖4、6所示，圖6為本實用新型的顯示器30的電路圖，其中的管腳SCI-603及HCI-83分別連接到微處理器10集成電路的管腳S44-S60及H1-H8。
如圖4、7所示，圖7為本實用新型的電源電路及發(fā)音電路圖，其中發(fā)音電路包括三極管71及蜂鳴器72；三極管71的基極端經(jīng)一電阻連接至微處理器10的BZ端；重置端RESET連接至微處理器10的RESET端。
綜上所述，本實用新型的計算器，具有如下效果(1)可進行同時包含運算元與運算子在內的運算式常式運算，克服了傳統(tǒng)計算器只能作單一數(shù)值常數(shù)運算的限制。
(2)運算中，可由顯示器同時顯示多項運算元素、運算狀態(tài)及運算結果，便于進行查核比對，克服了傳統(tǒng)計算器只能顯示單一數(shù)據(jù)及在運算中無法經(jīng)顯示器進行查核比對的缺點。
權利要求1.一種具有反復運算功能的計算器，包括微處理器，分別連接有輸入/開關設定電路、顯示器及電源電路部份，其特征在于微處理器儲存經(jīng)由輸入/開關設定電路輸入的運算式；顯示器具有至少二個顯示區(qū)域，以在運算過程，經(jīng)微處理器獲取常式運算式、運算非常數(shù)輸入值及運算結果數(shù)據(jù)，并同時顯示。
2.依權利要求1所述的具有反復運算功能的計算器，其特征在于，其微處理器具有一程序記憶體，具有將程序內容儲存，且在執(zhí)行運作上述諸程序時，依各程序內既存的程序編號依序執(zhí)行；一字形產生記憶體，將所需用的字形加以儲存，在上述諸程式需要字形時，由此取出；一數(shù)據(jù)存取記憶體，以儲存執(zhí)行運算過程中所需預先予以暫存的常式運算式及其他數(shù)據(jù)；一動作存取記憶體，提供執(zhí)行程序中，數(shù)據(jù)或程序進行運算時，所需的儲存、提取或運算的空間；一時序信號產生器，具有產生預定頻率的信號，以提供中央處理單元動作所需的脈沖時序信號；一中央處理單元，以總線和上述各記憶體及顯示存取記憶體、輸入電路、時序信號頻率產生器相連接，以執(zhí)行上述程序內部各種指令；一輸入電路，其將輸入/開關設定電路的輸入信號加以辨識，產生相對應的數(shù)碼，再由此數(shù)碼經(jīng)中央處理單元產生相對應的指令；一顯示存取記憶體，以儲存欲顯示數(shù)據(jù)，其連接一顯示驅動電路及一控制輸出電路，將上述數(shù)據(jù)輸出至相連接的顯示器上；輸入/開關設定電路，通過微處理器內部的輸入電路連接中央處理單元，以利用各種按鍵輸入信號給中央處理單元，以控制中央處理單元執(zhí)行相對應的指令；顯示器和微處理器內部的控制輸出電路相連接，以接受其提供的顯示數(shù)據(jù)信號，將其顯示出；電源電路用以提供上述各電路部分的工作電壓。
3.依權利要求1或2所述的具有反復運算功能的計算器，其特征在于，所述顯示器至少具有兩顯示區(qū)域，其中一區(qū)域在常式運算過程，作為常式運算式的顯示，另一區(qū)域作為運算非常數(shù)輸入值及運算結果值的顯示。
專利摘要本實用新型涉及一種具有反復運算功能的計算器，包括微處理器及與其連接的輸入/開關設定電路、顯示器及電源電路，其中微處理器具有程序記憶體、字形產生記憶體、數(shù)據(jù)存取記憶體、動作存取記憶體、時序信號頻率產生器、中央處理單元、輸入電路、顯示存取記憶體、顯示驅動電路、控制輸出電路部分，顯示器具有二個顯示區(qū)域；本計算器，可以輸入儲存一運算元或運算式作為常數(shù)運算單元式，便于進行反復運算。
文檔編號G06F15/02GK2219509SQ94220899
公開日1996年2月7日 申請日期1994年8月25日 優(yōu)先權日1994年8月25日
發(fā)明者龐黎 申請人:金寶電子工業(yè)股份有限公司