專利名稱：累加器電路及其使用方法
技術(shù)領(lǐng)域：
本發(fā)明與1995年3月13日提交的、序列號為08/403,158、題目為“Computor Processor Utilizing Logarithmic Conversion and Methodof Use Thereof”的發(fā)明有關(guān)，上述有關(guān)的發(fā)明已轉(zhuǎn)讓給本發(fā)明的同一受讓人，其中所述的主題事物引用在本文中以作為參考。
本發(fā)明涉及累加器，用于累加數(shù)字，具體涉及一種可編程序的、有選擇性地將輸入信號所表示的數(shù)字相加的累加器。
累加器是一種電子電路，用于對信號所表示的數(shù)字?jǐn)?shù)據(jù)求和。累加器典型地接收兩個(gè)或多個(gè)信號，然后將這些信號相加在一起以形成一個(gè)和值。累加器電路廣泛地用于各種應(yīng)用之中，例如，業(yè)已制造的計(jì)算機(jī)幾乎每個(gè)計(jì)算機(jī)都含有一個(gè)累加器。
常規(guī)的累加器包含兩種不同類型的累加器，即串行累加器和并行累加器。串行和并行累加器兩者提供相同的基本功能，亦即，它們倆都將多個(gè)輸入信號相加在一起，以產(chǎn)生一個(gè)和值。然而，串行和并行累加器在結(jié)構(gòu)和性能速度方面有所不同。串行累加器將對一個(gè)時(shí)段內(nèi)所接收的一個(gè)輸入信號序列求和；而并行累加器將對同時(shí)接收的多個(gè)輸入信號求和。在電路結(jié)構(gòu)方面，串行累加器包含一個(gè)加法器，該加法器與一個(gè)寄存器相連接；而并行累加器包含一個(gè)加法器樹，該加法器樹與一個(gè)寄存器相連接。加法器是一種可將兩個(gè)信號相加在一起以產(chǎn)生一個(gè)和值的電路。加法器樹是將三個(gè)或多個(gè)信號相加在一起以產(chǎn)生一個(gè)和值的電路。寄存器是用于存儲該和值的存儲器電路。


圖1示出一種先有技術(shù)的串行累加器電路。該串行累加器包含一個(gè)加法器11和一個(gè)寄存器12。該串行累加器隨時(shí)在一個(gè)第一輸入端10上接收一個(gè)輸入信號序列，加法器11還在反饋通路13上接收表示在寄存器12中所存儲的和值的信號，并將對第一輸入端10和反饋通路13上所接收的信號求和，以產(chǎn)生一個(gè)求和的結(jié)果，然后將它存儲在寄存器12中。在接收整個(gè)輸入信號序列之后，在寄存器12中所存儲的和值表示該輸入信號的和值。累加器將寄存器12的內(nèi)容作為一個(gè)信號提供在其輸出端14上。
串行累加器的缺點(diǎn)是在一個(gè)時(shí)刻只對一個(gè)輸入求和，因而這負(fù)面影響了串行累加器在很多工程問題中的可應(yīng)用性。例如，在計(jì)算機(jī)中，累加器用于對大量的輸入信號求和時(shí)會嚴(yán)重地使數(shù)據(jù)處理速度降級。
圖2示出一種先有技術(shù)的并行累加器電路。該并行累加器電路含有一個(gè)加法器樹16和一個(gè)寄存器17。該加法器樹16同時(shí)在輸入端15接收多個(gè)輸入信號，然后產(chǎn)生一個(gè)和值并存儲在寄存器17中。該和值由輸出端18上的一個(gè)信號來表示。該加法器樹16包含多個(gè)加法器，它們連接在一起以允許對三個(gè)或多個(gè)輸入信號同時(shí)求和。在使用圖2所示的加法器樹拓?fù)鋾r(shí)，需要有N-1個(gè)加法器來對N個(gè)輸入求和。例如，如圖2所示，八個(gè)輸入信號可被同時(shí)接收，于是在加法器樹中需要有七個(gè)加法器。如果人們想對更多數(shù)目的輸入信號求和，則需要有更多的加法器。例如，為了對64個(gè)輸入信號求和，則加法器樹要求有63個(gè)加法器。
雖然并行累加器比串行累加器快些，但并行累加器的缺點(diǎn)是要求有很多累加器，因此在一個(gè)集成電路中實(shí)施時(shí)需要大量的空間。這使并行累加器在很多工程應(yīng)用中是不切實(shí)際的。
為此，現(xiàn)在需要一種能夠同時(shí)對多個(gè)輸入信號求和、且在集成電路中無需大量面積、也不招致大的處理延遲的累加器電路。
本發(fā)明的特點(diǎn)具體在所附的權(quán)利要求書中指出了，可是，本發(fā)明的其它特點(diǎn)將在結(jié)合以下附圖和參閱下文描述以后就會明了，并能更好地理解本發(fā)明。
圖1示出一種先有技術(shù)的串行累加器電路。
圖2示出一種先有技術(shù)的并行累加器電路。
圖3示出根據(jù)本發(fā)明的優(yōu)選實(shí)施例的一種累加器的概念圖。
圖4示出根據(jù)本發(fā)明的另一個(gè)實(shí)施例的一種累加器的概念圖。
圖5示出本發(fā)明的各種實(shí)施例所使用的一種優(yōu)選的求和電路的方框圖。
圖6示出本發(fā)明的各種實(shí)施例所使用的另一種求和電路的方框圖。
圖7示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的一種使用例如圖3和圖4所示的累加器的方法的流程圖。
圖8示出包含本發(fā)明各種實(shí)施例的一種計(jì)算機(jī)的方框圖。
本發(fā)明的優(yōu)點(diǎn)是提供了一種能夠?qū)Υ罅枯斎胄盘柷蠛筒⑶以诩呻娐分行枰^小空間和累加數(shù)值所需要的時(shí)間比執(zhí)行相似功能的常規(guī)的累加器較少。本發(fā)明的另一個(gè)優(yōu)點(diǎn)是提供一種能夠容易被編程序以便有選擇性地累加來自不同源的任意組合的輸入信號的累加器電路。本發(fā)明的又一個(gè)優(yōu)點(diǎn)是提供一種具有減小輸入電容量的累加器電路。
總的來說，本發(fā)明提供一種用于對多個(gè)輸入信號求和的方法和累加器。該輸入信號可組建為二進(jìn)制字，用以表示數(shù)字值。累加器本身包括多個(gè)求和電路；多個(gè)開關(guān)，用于調(diào)節(jié)數(shù)據(jù)在求和電路之間的傳輸；以及一個(gè)控制單元，用于組態(tài)該開關(guān)。本發(fā)明所提供的累加器將參照圖3至圖6就能充分地理解。
圖3示出根據(jù)本發(fā)明優(yōu)選實(shí)施例的一種累加器的概念圖。該累加器包括一條母線26、多個(gè)求和電路24a-h、多個(gè)開關(guān)32 b-h以及一個(gè)控制單元20，該控制單元由一條控制母線22連接到每個(gè)求和電路。
該累加器的一個(gè)重要優(yōu)點(diǎn)是它能夠起一個(gè)并行累加器或多個(gè)串行累加器的作用，該累加器的實(shí)際作用要根據(jù)控制單元20所發(fā)出的一個(gè)控制信號序列而定。
求和電路24a-h相鄰地耦連到母線26上。每個(gè)求和電路24a-h都具有一個(gè)雙向端口30a-h和一個(gè)輸入端口28a-h，它們都連接到母線26上。每個(gè)求和電路還具有一個(gè)輸出端口34a-h。求和電路24a-h在輸入端口28a-h上接收多個(gè)輸入信號，并對該輸入信號求和，以產(chǎn)生多個(gè)中間信號。每個(gè)求和電路24a-h根據(jù)控制單元20如何組態(tài)該求和電路可在其相應(yīng)的輸出端口34a-h或雙向端口30a-h上產(chǎn)生一個(gè)中間信號。
多個(gè)開關(guān)32b-h用于調(diào)節(jié)母線26上的信號傳輸。每個(gè)開關(guān)都位于母線26上，設(shè)在各自相對應(yīng)的一個(gè)求和電路的輸入端口與雙向端口之間，還獨(dú)立地被置于打開位置或閉合位置。開關(guān)在打開位置時(shí)可防止信號不致傳送到母線26的剩余部分，而在閉合位置時(shí)允許信號沿母線26傳送。例如，如果一個(gè)輸入信號是在第三個(gè)求和電路24c的輸入端口28c上接收的，并且這時(shí)第一開關(guān)32b閉合而第二開關(guān)32c打開，則該輸入信號在母線26上被分配到第一和第二求和電路24a-b的雙向端口30a-b和第二、三求和電路24b-c的輸入端口28b-c。每個(gè)開關(guān)的位置是根據(jù)控制單元20所發(fā)出的并在控制母線22上分布的各自相應(yīng)的控制信號而確定的。每個(gè)開關(guān)在一個(gè)集成電路中是利用一個(gè)MOS(金屬氧化物半導(dǎo)體)傳輸(pass)晶體管來實(shí)施的。
控制單元20除了組態(tài)每個(gè)開關(guān)32b-h以外，還組態(tài)每個(gè)求和電路24a-h的雙向端口30a-h，以便接收或發(fā)送數(shù)據(jù)。用于獨(dú)立地調(diào)節(jié)每個(gè)求和電路的雙向端口的至少一個(gè)控制信號是由控制單元20在控制母線22上提供的。每個(gè)求和電路都含有一個(gè)收發(fā)信機(jī)，用于響應(yīng)控制信號，來調(diào)定雙向端口的數(shù)據(jù)流動方向。求和電路的細(xì)節(jié)將結(jié)合圖5和圖6來描述。
控制單元20借助于在不同時(shí)刻確立各種控制信號，來傳送中間信號，以便作為輸出信號在輸出端口34a-b上被發(fā)送或在母線26上作為輸入信號而由求和電路24a-h之中的另一個(gè)來接收。例如，為了對第一求和電路24a和第三求和電路24c所產(chǎn)生的中間信號求和，控制電路20先發(fā)出一個(gè)控制信號以令第一和第四開關(guān)32b、32d打開和令第二開關(guān)32c閉合；然后，控制單元20發(fā)出另一個(gè)控制信號以令第一和第三求和電路24a、24c將其中間信號置于各自相應(yīng)的雙向端口30a和30c上；之后，第二求和電路在其輸入端口接收第一求和電路24a的中間和值和在其雙向端口30b上接收第三求和電路24c的中間和值。
對于該控制單元20現(xiàn)有很多途徑來實(shí)現(xiàn)。在數(shù)字系統(tǒng)中，該控制單元20可作為一個(gè)硬件的控制定序器或作為一個(gè)可編微程序的控制單元來實(shí)施。硬件的控制定序器是有限態(tài)(finite state)自動機(jī)的一種定序電路實(shí)施，而可編微程序的控制單元是借助于對存儲器中所存儲的一個(gè)指令序列解譯碼來產(chǎn)生控制信號的。例如，使用一個(gè)微處理器可實(shí)施一個(gè)可編微程序的控制單元。
雖然圖3示出了具有一種拓?fù)涞睦奂悠?，它含有八個(gè)求和電路，但本領(lǐng)域的技術(shù)人員可以實(shí)現(xiàn)具有任何個(gè)數(shù)的求和電路的累加器，并且仍包含和體現(xiàn)本發(fā)明的構(gòu)思和精神。
下文說明圖3所示的累加器的運(yùn)算例子。
針對該累加器給出兩個(gè)運(yùn)算例子(1)并行累加方式；(2)串行累加方式。雖然在這里僅給出兩種運(yùn)算方式，但在控制單元20可以組態(tài)該累加器，以在對輸入信號的任何組合求和時(shí)還有很多其它的方式也是可能的。
并行累加的例子表明八個(gè)輸入信號累加成為一個(gè)輸出和值。在并行累加期間，控制單元20初始地發(fā)出一個(gè)控制信號，以令所有開關(guān)32b-h都打開。然后，在輸入端口28a-h的每個(gè)上接收輸入信號。在第一加法周期期間，控制單元20發(fā)出一個(gè)控制信號，以令每個(gè)其它的求和電路根據(jù)輸入信號產(chǎn)生一個(gè)中間和值。換句話說，第一求和電路24a對第一對輸入端子28a-b上所接收的輸入信號求和；第三求和電路24c第二對輸入端口28c-d上所接收的輸入信號求和；第五求和電路24e對第三對輸入端口28e-f上所接收的輸入信號求和；以及第七求和電路24g對第四對輸入端口28g-h上所接收的輸入信號求和。
接著，在第二加法周期期間，將四個(gè)中間和值相加在一起，以產(chǎn)生兩個(gè)另外的中間和值。由第一和第三求和電路24a、24c來的中間和值由第二求和電路24b求和，以產(chǎn)生另一個(gè)中間和值。為了完成這個(gè)任務(wù)，控制單元20發(fā)出一個(gè)控制信號，以令第一和第三開關(guān)32b、32d打開，令第二開關(guān)32c閉合。然后，控制單元20令第一和第三求和電路24a、24c將其中間和值傳送到各自的雙向端口30a、30c上。在此時(shí)刻附近，控制單元20還發(fā)出一個(gè)控制信號，以令第二求和電路在其雙向端口30b上接收信號。
在第二加法周期還執(zhí)行如上所述的相似程序，以對第五和第七求和電路24e、24g所產(chǎn)生的中間和值求和。在這種情況下，控制單元20使第五開關(guān)32f打開，使第六開關(guān)32g閉合。從第五和第七求和電路24e，24g來的中間和值在母線26上分別傳送到第六求和電路24f的輸入端口28f和雙向端口30f，其結(jié)果是，第六求和電路34f產(chǎn)生另一個(gè)中間和值。
在第三加法周期期間，對由第二和第六求和電路24b、24f所產(chǎn)生的中間和值求和，以產(chǎn)生一個(gè)最終輸出和值。控制單元20確立一個(gè)“打開第二開關(guān)32c和閉合第三、四、五開關(guān)32d-f”的控制信號，然后使第二和第六求和電路24b、24f的中間和值在母線26上分別傳送到第三求和電路24c的輸入端口28c和雙向端口30c上。第三求和電路34c對這些數(shù)值求和并由將運(yùn)算結(jié)果提供在其輸出端口34c上，在輸出端口34c上的數(shù)值是由該累加器所產(chǎn)生的最終輸出和值。
在求和電路不是現(xiàn)用時(shí)，亦即它在一個(gè)加法周期期間未被使用時(shí)，其雙向端口保持高阻抗?fàn)顟B(tài)，它也不響應(yīng)沿母線26傳輸?shù)男盘枴?br> 串行累加的例子表明八個(gè)輸入信號序列累加成為八個(gè)單獨(dú)的輸出和值。在串行累加期間，控制單元20初始地發(fā)出一個(gè)控制信號，以令所有開關(guān)32b-h保持打開和所有雙向端口32a-h保持高阻抗?fàn)顟B(tài)。該輸入信號序列在每個(gè)輸入端口28a-h接收到其中的一個(gè)序列。每個(gè)求和電路在預(yù)定的時(shí)間之外(over time)對其各自相應(yīng)的序列求和，以在其相應(yīng)的輸出端口34a-h上產(chǎn)生一個(gè)輸出和值。這些輸出和值構(gòu)成該累加器的輸出。
圖4示出根據(jù)本發(fā)明的另一個(gè)實(shí)施例的一種累加器的概念圖。這種型式的累加器的優(yōu)點(diǎn)是它能起并行累加器的作用，它所具有的加法器明顯地比常規(guī)的并行累加器少些。在圖4所示的例子中，該累加器僅需四個(gè)加法器(在每個(gè)求和電路54a-d中有一個(gè))，用于累加八個(gè)輸入信號；而一個(gè)常規(guī)的并行累加器對于同樣數(shù)目的輸入需要七個(gè)加法器。該累加器還起多個(gè)串行累加器或多個(gè)雙輸入的加法器的作用。
該累加器包括一個(gè)控制單元、多個(gè)開關(guān)60a-b、一個(gè)第一中心開關(guān)62、一個(gè)第二中心開關(guān)64和多個(gè)求和電路54a-d。求和電路54a-d相鄰地排列成為一個(gè)第一對稱組50和一個(gè)第二對稱組52。每個(gè)對稱組都具有各自的一個(gè)中心求和電路54b-c。
從圖中可以看出，這兩個(gè)對稱組相互是鏡像的。第一對稱組50含有一個(gè)第一中心求和電路54b，而第二對稱組52含有一個(gè)第二中心求和電路54c。中心求和電路54b-c相互不同，因?yàn)樗鼈兙哂须p向端口58b-c連結(jié)到第一中心開關(guān)上。
每個(gè)求和電路具有一個(gè)輸入端口56a-d和一個(gè)雙向端口58a-d，還具有一個(gè)輸出端口52a-d。求和電路54a-d在輸入端口56a-d和雙向端口58a-d兩者上接收輸入信號，并對該輸入信號求和，以產(chǎn)生多個(gè)中間信號。每個(gè)求和電路54a-d根據(jù)控制單元21如何組態(tài)該求和電路而在其相應(yīng)的輸出端口52a-d或雙向端口58a-d上產(chǎn)生一個(gè)中間信號。
多個(gè)開關(guān)60a-b用于調(diào)節(jié)在同一對稱組之內(nèi)的兩個(gè)求和電路之間的信號傳輸。這多個(gè)開關(guān)60a-b之中的每個(gè)連接在一個(gè)對稱組之內(nèi)相鄰的兩個(gè)求和電路的一個(gè)雙向端口與一個(gè)輸入端口之間。
第一中心開關(guān)62連接在中心求和電路54b-c的雙向端口58b-c之間。第一中心開關(guān)62允許中間信號在中心求和電路54b-c之間傳遞。
第二中心開關(guān)64可位于第一或第二中心求和電路的雙向端口與輸入端口之間。在所示的例子中，第二中心開關(guān)64連接在第二中心求和電路54c的雙向端口58c與輸入端口56c之間。第二中心開關(guān)64c的作用是允許第一中心求和電路54b的雙向端口58b上所產(chǎn)生的中間信號到達(dá)第二中心求和電路54c的輸入端口56c。
每個(gè)開關(guān)可以獨(dú)立地置于打開位置或閉合位置。開關(guān)在打開位置時(shí)可防止信號通過。開關(guān)在閉合位置時(shí)允許信號通過。每個(gè)開關(guān)的位置是根據(jù)控制單元21所發(fā)出的和分布在控制母線上的各自相應(yīng)的控制信號而確定的。在一個(gè)集成電路中，每個(gè)開關(guān)可利用一個(gè)MOS傳輸(pass)晶體管來實(shí)施。
控制單元21除了組態(tài)每個(gè)開關(guān)以外，還組態(tài)每個(gè)求和電路54a-d的雙向端口58a-d，以便接收或發(fā)送信號。用于獨(dú)立地調(diào)節(jié)每個(gè)求和電路的雙向端口的至少一個(gè)控制信號是由控制單元了21在控制母線23上提供的。每個(gè)求和電路都含有一個(gè)收發(fā)信機(jī)，用于響應(yīng)控制信號，來調(diào)定雙向端口的數(shù)據(jù)流動方向。求和電路的細(xì)節(jié)將結(jié)合圖5、和圖6來描述。
控制單元21借助于在不同時(shí)刻確立各種控制信號，來傳送中間信號，以便作為輸出信號在輸出端口52a-d上被發(fā)送或傳送到其它的求和電路54a-d。例如，為了對第一求和電路54a和第一中心求和電路54b所產(chǎn)生的中間信號求和，控制電路21先發(fā)出一個(gè)控制信號以令第一開關(guān)62打開和令開關(guān)60a在兩個(gè)求和電路54a-b之間閉合。然后，控制單元21發(fā)出另一個(gè)控制信號以令第一求和電路54a在其雙向端口58a上產(chǎn)生其中間信號；第一中心求和電路54b在其輸入端口56b接收該中間和值并把它加在自己的中間和值上。由第一中心求和電路54b所產(chǎn)生的結(jié)果和值可以是雙向端口58b或輸出端口52b上的輸出。
在數(shù)字系統(tǒng)中，該控制單元21可作為一個(gè)硬件的控制定序器或作為一個(gè)可編微程序的控制單元來實(shí)施。
雖然圖4示出了具有一種拓?fù)涞睦奂悠?，它含有四個(gè)求和電路，但本領(lǐng)域的技術(shù)人員可以實(shí)現(xiàn)具有任何個(gè)數(shù)的求和電路的累加器，并且仍包含和體現(xiàn)本發(fā)明的構(gòu)思和精神。
圖5示出本發(fā)明的各種實(shí)施例所使用的一種優(yōu)選的求和電路70的概念圖。該求和電路70包括一個(gè)加法器76、一個(gè)寄存器72和一個(gè)收發(fā)信機(jī)74。加法器76具有一個(gè)輸入端71，連接到求和電路70的輸入端口73；和另一個(gè)輸入端78，連接到發(fā)發(fā)信機(jī)74和寄存器72。加法器76響應(yīng)其輸入端上的接收信號，產(chǎn)生一個(gè)和值，該和值由一個(gè)中間信號來表示，并且提供到寄存器72和輸出端86上，寄存器72存儲該中間和值并在稍后時(shí)間將它提供給加法器輸入端78或收發(fā)信機(jī)74。寄存器72根據(jù)在控制母線77上所接收的控制信號來執(zhí)行其功能。收發(fā)信機(jī)74從雙向端口75接收信號或在雙向端口75上發(fā)送寄存器72中所存儲的中間和值。在控制母線77上所接收的控制信號確定了收發(fā)信機(jī)74的動作。為了避免加法器中間信號在輸入端78上，寄存器72和收發(fā)信機(jī)74可以具有它們各自置為高阻抗?fàn)顟B(tài)的輸出，收發(fā)信機(jī)74也可將其對雙向端口75的連接線置于高阻抗?fàn)顟B(tài)。
圖6示出本發(fā)明的各種實(shí)施例所使用的另一種求和電路的概念圖。求和電路80包括一個(gè)加法器46、一個(gè)復(fù)用器90、一個(gè)寄存器92和一個(gè)收發(fā)信機(jī)94。加法器76具有一個(gè)輸入端71，連接到求和電路80的輸入端73；和另一個(gè)輸入端78，連接到復(fù)用器90。加法器76響應(yīng)在其輸入端上所接收的信號，產(chǎn)生一個(gè)中間和值，該中間和值由一個(gè)中間信號來表示并將它提供給寄存器92和輸出端口86。寄存器92存儲該中間和值并在稍后時(shí)間將它提供給復(fù)用器90或收發(fā)信機(jī)94。收發(fā)信機(jī)94從雙向端口75接收信號，或?qū)⒓拇嫫?2內(nèi)所存儲的中間和值發(fā)送到雙向端口75。收發(fā)信機(jī)94還能將與雙向端口75的連接線置于高阻抗?fàn)顟B(tài)。在控制母線77上所接收的控制信號確定該收發(fā)信機(jī)94的動作。該復(fù)用器90有選擇性地將寄存器92的輸出或來自雙向端口75的輸入信號提供給加法器輸入端78。復(fù)用器90的輸出是由在控制母線77上所接收的控制信號來進(jìn)行選擇的。
圖7示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的一種使用諸如圖1和圖2所示的累加器的方法的流程圖。在步驟100，將多個(gè)輸入信號分配給多個(gè)求和電路。接著，在步驟102，求和電路將輸入信號相加在一起以產(chǎn)生多個(gè)中間和值。
在步驟104，為每個(gè)中間和值確立一條定路由的傳送通路，該傳送通路指示中間信號的流動，該中間信號代表經(jīng)由該累加器的中間和值。當(dāng)這些定路由的傳送通路組合在一起時(shí)就構(gòu)成一個(gè)控制序列，這由控制單元來執(zhí)行，以使累加器將中間和值的各種各樣的一些相加在一起，以形成一個(gè)輸出和值?？刂茊卧梢葬槍魉屯沸畔⑦M(jìn)行編程序，以在預(yù)定的時(shí)間使求和電路和開關(guān)之中所選定的一些起作用。作為執(zhí)行該控制序列的結(jié)果，控制單元產(chǎn)生控制信號，以使這些開關(guān)和求和電路起作用來按需累加中間和值。在步驟106，為至少一個(gè)中間和值制定通往一個(gè)求和電路的一個(gè)輸入端的路由。中間和值由求和電路之中首先允許起作用的選定的一些來制定路由，以便在特定時(shí)間傳送其雙向端口上的中間和值。然后，借助于設(shè)定該開關(guān)，將中間和值傳送到至少一個(gè)其它的求和電路。在步驟108，求和電路對在其輸入端上所接收的信號求和，以產(chǎn)生一個(gè)輸出信號來代表輸出和值。
參照步驟100，當(dāng)輸入信號是在一條共用母線上接收時(shí)(例如在圖1所示的累加器內(nèi))，它們首先是與一個(gè)相對應(yīng)的求和電路相匹配的，然后，據(jù)此設(shè)定開關(guān)以使這些輸入在該母線的不同的部分上仍然保持隔離。
參照步驟104，該控制序列是按如下所述的方式確定的首先，選擇包含在該輸出和值之內(nèi)的輸出信號；然后，指定最終的求和電路來產(chǎn)生輸出信號，在本發(fā)明的優(yōu)選實(shí)施倒中，最終的求和電路被選擇以使中間和值可在一條連接了這多個(gè)求電路的母線進(jìn)行傳輸；最后，確定允許各種開關(guān)和求和電路起作用的時(shí)間。該控制序列可利用微碼或數(shù)字邏輯電路來實(shí)施。
圖8示出體現(xiàn)本發(fā)明的一個(gè)實(shí)施例的一種計(jì)算機(jī)的概念圖。該計(jì)算機(jī)可以在其輸出母線140上產(chǎn)生至少一個(gè)輸出和值。該計(jì)算機(jī)包括多個(gè)處理器120和一個(gè)累加器150。該累加器150包括多個(gè)加法器組122a-d，一個(gè)次(secondary)加法器124，一個(gè)最終的求和電路126，一個(gè)控制單元127，以及一個(gè)復(fù)用器128。雖然多個(gè)處理器可以包含任何個(gè)數(shù)的處理器，但在圖8中表示有16個(gè)。作為執(zhí)行計(jì)算的結(jié)果是該處理器120產(chǎn)生多個(gè)數(shù)字值，它們由數(shù)據(jù)信號來表示。加法器組122a-d隨后對該數(shù)據(jù)信號求和，以產(chǎn)生多個(gè)中間和值，它們由主(primary)信號來表示。這些主信號作為輸入信號提供給次加法器124和復(fù)用器128兩者。每個(gè)加法器組都具有多個(gè)輸出端口；盡管一個(gè)加法器組可以具有任何數(shù)量的輸出端口，但在這個(gè)所示的例子中每個(gè)加法器組具有四個(gè)輸出端口。所有的輸出端口都連接到復(fù)用器128，而從每個(gè)加法器來的只有一個(gè)輸出端口連接到次加法器124。次加法器對來自每個(gè)加法器組122a-d的主信號求和，以產(chǎn)生至少一個(gè)次和值(secondary sum)。然后，將該次和值提供給最終的求和電路126和復(fù)用器128。最終的求和電路126超時(shí)地(over time)對次和值序列求和，以產(chǎn)生一個(gè)最終的和值。最終的和值提供給復(fù)用器128。控制單元127在控制母線123上向加法器組122a-d、次加法器124、最終的求和電路126和復(fù)用器128提供控制信號?？刂茊卧?27在不同的時(shí)間發(fā)出控制信號，可以最少地為至少一個(gè)次和值通往輸出母線140制定路由并且組態(tài)每個(gè)加法器組122a-d來產(chǎn)生至少一個(gè)主和值(primary sum)。
在一種機(jī)型的計(jì)算機(jī)中，每個(gè)加法器組122a-d包含基于圖3所示的累加器的一個(gè)累加器。因?yàn)閳D8所示僅有16個(gè)處理器，所以圖3所示的累加器需要在一個(gè)加法器組122a-d中可工作僅四個(gè)求和電路。利用圖3所示累加器總共具有八個(gè)求和電路，將允許該計(jì)算機(jī)包含32個(gè)處理器而不是16個(gè)處理器。
在同一機(jī)型的計(jì)算機(jī)中，次加法器124含有基于圖4所示的累加器的一個(gè)累加器。為了可在次加法器124中工作，圖4所示的累加器將需要僅兩個(gè)求和電路。最終的求和電路126包含一個(gè)如圖1所示的串行累加器。
復(fù)用器128從加法器組122a-d，次加法器124或量終的求和電路126中選擇輸出，以便提供在計(jì)算機(jī)的輸出母線140上。在計(jì)算機(jī)輸出母線140上呈現(xiàn)的信號是根據(jù)由控制單元127所執(zhí)行的一個(gè)控制序列來確定的。
控制單元127能夠組態(tài)該計(jì)算機(jī)來累加處理器120的輸出的任何組合形式。例如，該計(jì)算可被組態(tài)來個(gè)別地累加每個(gè)處理器120的輸出，以產(chǎn)生多個(gè)個(gè)別的處理器的和值。然后，將這些和值依序地提供在計(jì)算機(jī)輸出母線140上。這是借助于設(shè)定加法器組122a-d來起多個(gè)串行累加器的作用而實(shí)現(xiàn)的。然后，復(fù)用器128依序地選擇在計(jì)算機(jī)輸出端140上提供的加法器組122a-d的每個(gè)輸出。另一種可能的組態(tài)允許處理器120的所有輸出在一個(gè)時(shí)段內(nèi)進(jìn)行累加成為一個(gè)單一的和值。這是由加法器組122a-d對其各自相應(yīng)的輸入求和以產(chǎn)生主和值而實(shí)現(xiàn)的。然后，次加法器124對這些主和值求和，以產(chǎn)生一個(gè)次和值，它代表了一個(gè)給定的加法周期的處理器輸出的總值。然后由最終的求和電路126對于多個(gè)加法周期的次和值超時(shí)地進(jìn)行累加，以產(chǎn)生該單一的和值。量終的求和電路126的輸出由復(fù)用器來選定，以提供在計(jì)算機(jī)輸出母線140上。
總之，至此業(yè)已描述了關(guān)于累加器的一種概念和幾個(gè)實(shí)施例，其中包括一個(gè)優(yōu)選的實(shí)施例，它使用了多個(gè)開關(guān)和求和電路來使輸入信號相加，這允許該累加器可以驚人地快的速度對輸入求和，同時(shí)減小了該累加器在一個(gè)集成電路中的尺寸和復(fù)雜性。
由于本發(fā)明的各種實(shí)施例提供了一種含有控制單元的累加器電路，因而它易于被編程序以有選擇性地對來自不同源的多個(gè)輸出信號的任何組合進(jìn)行累加。又由于本發(fā)明的各種實(shí)施例提供了多個(gè)開關(guān)，這些開關(guān)可以打開以隔斷輸入信號，因而這些實(shí)施例享有減小的輸入電容量。
雖然現(xiàn)已示例和描述了本發(fā)明的特定的實(shí)施例，但本領(lǐng)域的技術(shù)人員明顯地可對已公開的這個(gè)發(fā)明以各種方式進(jìn)行修改并且認(rèn)為除了上述的優(yōu)選形式以外還有很多實(shí)施例。
據(jù)此，所附的權(quán)利要求書試圖覆蓋本發(fā)明的所有修改，它們都落在本發(fā)明的真實(shí)精神和范圍之內(nèi)。
權(quán)利要求
1.一種累加器，其特征在于，包括多個(gè)求和電路，用以產(chǎn)生多個(gè)中間信號，該多個(gè)求和電路的每個(gè)都具有一個(gè)端口，用于傳送信號；多個(gè)開關(guān)，連接在多個(gè)求和電路的端口之間，用于調(diào)節(jié)信號的傳輸，這多個(gè)開關(guān)的每個(gè)都具有一個(gè)打開位置和一個(gè)閉合位置；及一個(gè)控制單元，用于組態(tài)這多個(gè)開關(guān)的每個(gè)在打開位置或在閉合位置，和組態(tài)這多個(gè)求和電路的每個(gè)的端口來接收或發(fā)送數(shù)據(jù)；其中，多個(gè)輸入信號可由該多個(gè)求和電路來求和，以產(chǎn)生多個(gè)中間信號，并且該控制單元借助于組態(tài)這多個(gè)開關(guān)和這多個(gè)求和電路的每個(gè)的端口，來對這多個(gè)中間信號之中的一些制定路由以作為輸出信號而被發(fā)送或傳送到這多個(gè)求和電路之中至少一個(gè)。
2.根據(jù)權(quán)利要求1所述的累加器，其特征在于，所述的多個(gè)求和電路的每個(gè)都包含一個(gè)雙向端口和一個(gè)輸入端口。
3.根據(jù)權(quán)利要求2所述的累加器，其特征在于，所述的多個(gè)求和電路的每個(gè)包括一個(gè)加法器，用于產(chǎn)生一個(gè)中間信號，該加法器具有一個(gè)第一輸入端，響應(yīng)于該輸入端口；和一個(gè)第二輸入端；一個(gè)寄存器，用于存儲該中間信號和提供該中間信號作為其寄存器輸出；一個(gè)收發(fā)信機(jī)，用于從該雙向端口接收輸入數(shù)據(jù)，和把該寄存器輸出發(fā)送到該雙向端口；及一個(gè)復(fù)用器，用于有選擇性地把寄存器輸出或輸入數(shù)據(jù)提供給該加法器的第二輸入端。
4.根據(jù)權(quán)利要求1所述的累加器，其特征在于，所述的求和電路的每個(gè)都包含一個(gè)輸出端口，用于傳輸至少一個(gè)輸出信號。
5.根據(jù)權(quán)利要求1所述的累加器，其特征在于，該控制單元是可編程序的，以在預(yù)定時(shí)間組態(tài)該多個(gè)求和電路之中所選定的一些和該開關(guān)之中所選定的一些。
6.一種累加器，其特征在于，包括一條母線；多個(gè)求和電路，相鄰地耦連到該母線上，用于產(chǎn)生多個(gè)中間信號，這多個(gè)求和電路的每個(gè)都具有一個(gè)雙向端口和一個(gè)連接到該母線上的輸入端口；多個(gè)開關(guān)，用于調(diào)節(jié)在該母線上的數(shù)據(jù)傳輸，該多個(gè)開關(guān)的每個(gè)都具有一個(gè)打開位置和一個(gè)閉合位置，并且設(shè)置在該母線上在該多個(gè)求和電路之中相應(yīng)的一個(gè)的輸入端口與雙向端口之間；及一個(gè)控制單元，用于組態(tài)該多個(gè)開關(guān)的每個(gè)，以處于打開位置或閉合位置，和用于組態(tài)該多個(gè)求和電路的每個(gè)的雙向端口，以便接收或發(fā)送數(shù)據(jù)；其中，多個(gè)輸入信號可由該多個(gè)求和電路來求和，以產(chǎn)生多個(gè)中間信號，并且該控制單元借助于組態(tài)該多個(gè)開關(guān)和該多個(gè)求和電路的每個(gè)雙向端口，為該多個(gè)中間信號之中的一些制定路由，以作為輸出信號被傳輸，或在該母線上傳送到該多個(gè)求和電路之中的至少一個(gè)。
7.一種累加器，其特征在于，包括多個(gè)求和電路，相鄰地排列成為兩個(gè)對稱組，該對稱組的每個(gè)都具有一個(gè)中心求和電路，并且每個(gè)求和電路產(chǎn)生一個(gè)中間信號和具有一個(gè)輸入端口和一個(gè)雙向端口；一個(gè)第一中心開關(guān)，連接在每組的中心求和電路的雙向端口上；一個(gè)第二中心開關(guān)，連接在該中心求和電路的一個(gè)的雙向端口與輸入端口之間；多個(gè)開關(guān)，該多個(gè)開關(guān)的每個(gè)連接在相鄰的求和電路的雙向端口與輸入端口之間；及一個(gè)控制單元，用于組態(tài)該多個(gè)開關(guān)的每個(gè)、第一中心開關(guān)和第二中心開關(guān)，以處于打開位置或閉合位置，和組態(tài)該多個(gè)求和電路的每個(gè)的雙向端口，以接收或發(fā)送數(shù)據(jù)；其中，多個(gè)輸入信號可由該多個(gè)求和電路來求和，以產(chǎn)生多個(gè)中間信號，并且該控制單元借助于組態(tài)該多個(gè)開關(guān)、第一中心開關(guān)、第二中心開關(guān)和該多個(gè)求和電路的每個(gè)的雙向端口，來對該多個(gè)中間信號之中的一些制定路由，以作為輸出信號而被傳送或傳送到該多個(gè)求和電路之中的至少一個(gè)其它的求和電路。
8.一種累加器，具有一個(gè)輸出母線，其特征在于，包括多個(gè)加法器組，用于響應(yīng)多個(gè)輸入信號， 產(chǎn)生多個(gè)主和值；一個(gè)次加法器，響應(yīng)來自該多個(gè)加法器組的每個(gè)的至少一個(gè)主和值，用以產(chǎn)生至少一個(gè)次和值；及一個(gè)控制單元，用以為至少一個(gè)次和值通往該輸出母線制定路由，和組態(tài)該多個(gè)加法器組的每個(gè)，以產(chǎn)生該至少一個(gè)主和值。
9.一種計(jì)算機(jī)，具有一條輸出母線，其特征在于，包括多個(gè)處理器，用于產(chǎn)生多個(gè)數(shù)據(jù)信號作為執(zhí)行計(jì)算的結(jié)果；多個(gè)加法器組，可操作地耦合到該多個(gè)處理器，用以對該多個(gè)數(shù)據(jù)信號求和，以產(chǎn)生多個(gè)主和值；一個(gè)次加法器，響應(yīng)來自該多個(gè)加法器組的每個(gè)的至少一個(gè)主和值，用以產(chǎn)生至少一個(gè)次和值；及一個(gè)控制單元，用以為該至少一個(gè)次和值通往該輸出母線制定路由，和用以組態(tài)該多個(gè)加法器組的每個(gè)，以產(chǎn)生該至少一個(gè)主和值。
10.一種用以在含有多個(gè)求和電路的累加器中產(chǎn)生代表和值的輸出信號的方法，其特征在于，包括以下步驟將多個(gè)輸入信號分配給多個(gè)求和電路；該多個(gè)求和電路對該多個(gè)輸入信號求和，以產(chǎn)生多個(gè)中間信號；產(chǎn)生多個(gè)控制信號，以便為該多個(gè)中間信號之中的至少一個(gè)通往一個(gè)被指定的求和電路制定路由；及對該被指定的求和電路所接收的信號求和，以產(chǎn)生該輸出信號。
全文摘要
一種累加器包括多個(gè)求和電路(24a—24h)、多個(gè)開關(guān)(32b—32h)和一個(gè)控制單元(20)用以控制該求和電路所產(chǎn)生的數(shù)據(jù)的傳輸。每個(gè)求和電路產(chǎn)生中間和值和包含一個(gè)傳送該中間和值的端口,開關(guān)連接在求和電路的端口之間。控制單元可被編程序以操作該開關(guān)和在各種時(shí)間允許端口起作用,以允許該累加器被組態(tài)來執(zhí)行各種求和運(yùn)算的任何一種。
文檔編號G06F7/50GK1190475SQ96194218
公開日1998年8月12日 申請日期1996年4月18日 優(yōu)先權(quán)日1995年5月31日
發(fā)明者潘少偉, 王夏平·T 申請人:摩托羅拉公司