專利名稱：用于使一個可存儲編程的控制裝置的一組件連接到一根母線上的母線區(qū)段或母線接通裝置的制作方法
技術領域：
本發(fā)明涉及一種如權利要求1前序部分所述的母線區(qū)段或如權利要求2前序部分所述的母線接通裝置。
這種母線區(qū)段或母線接通電路已被廣泛地應用于組件式結構的可存儲編程的控制裝置中。例如可參考DE 3603750 A1及DE 3603751 A1。
在這樣一種組件式結構的可存儲編程的控制裝置中，必需在運行期間插入或撥出組件。但是，通過該插入或撥出會對使組件彼此連接的母線產生副作用，即會干擾母線的通信。為了避免這種干擾，在現有技術中通常設計了在組件上設置超前或滯后的接觸器，它設有一個求值電路和一個可變電阻(比較典型的是一個金屬氧化物半導體場效應晶體管，即MOSFET)，由此使組件在完全插入后才與母線電連接或在完全撥出前就已與母線電分斷。
這種現有的方式的缺點是，至少求值電路從一開始就必須被供給電流。但是一旦求值電路連接在電源上也就引起了對母線電壓源的干擾，而且尤其在求值電路或求值電路的電壓源中出現故障之時，更是如此。例如當用于對求值電路饋電的組件的兩個供電觸頭短路時，必然會導致整個母線的供電完全地崩潰。當由于對組件插座的其它外部影響使插座的供電觸頭彼此短路時，也會產生同樣的后果。尤其當在機械上可插入該插座但在電路及功能上不適合該插座的組件插入到該插座中時，更會出現這種情況。
本發(fā)明的目的在于，提供一種母線區(qū)段或母線接通裝置，借助它在所有情況下可避免對母線的負面作用。
本發(fā)明的目的通過權利要求1或權利要求2的特征部分的特征來實現。
通過權利要求3的技術措施尤其可以保證，僅當組件的所有觸頭、也包括信號觸頭都插入到插座及其觸頭中，該插入的組件才被供以電流。
通過權利要求4的技術措施可得到組件對母線特別“軟”的及由此無干擾的耦合。
通過權利要求5的技術措施，當組件故障工作或不適合于該插座時，組件將與母線斷開。
本發(fā)明的其它優(yōu)點及細節(jié)可從以下對一個實施例的描述中得到，附圖中
圖1所示為一個組件式的可存儲編程的控制裝置；圖2為可存儲編程的控制裝置的一個組件對母線的連接圖；圖3所示為檢驗觸頭的電壓波形；圖4所示為可變電阻的電阻變化曲線；圖5所示為在一個供電觸頭上的電壓波形。
根據圖1，一種組合式可存儲編程的控制裝置由一個電源組件1、一個中央單元2及外圍組件3組成。外圍組件3例如可為數字式或模擬式輸入或輸出組件。此外，外圍組件3也可以是混合式輸入/輸出組件或智能型功能組件。中央單元2通過外圍組件3控制和監(jiān)控一個技術過程6，例如一個化學設備或一個液壓機。
這里中央單元2及組件3通過控制母線4彼此用數字技術相連接。中央單元2及外圍組件3還通過供電導線4′、4″被供給電能。通過供電導線4″形成公共接地連接，供電導線4′通常引入一個+5伏的電位?？刂颇妇€4及供電導線4′、4″共同構成可存儲編程控制裝置的背板母線5。
在上述實施例中僅示出兩個外圍組件3。當然，可存儲編程控制裝置也可具有多個組件，例如5、8、10…個。此外，控制母線4可根據需要設置。例如，控制母線4可以是一個串行母線，它僅包括一個時鐘導線及一個數據導線。但是，該控制母線4也可以是一個包括許多地址、數據及控制導線的并行母線?？刂颇妇€4的具體結構在本發(fā)明范圍內是屬次要的。但在任何情況下控制母線4的導線都構成本發(fā)明的信號導線。
圖2示出中央單元2或外圍組件3與母線5的一個母線區(qū)段的連接。如從圖2中看到的，連接在母線5上的組件2、3具有一個內部電路7。在一個外圍組件的情況下該內電路還經由過程導線8與技術過程6相連接。但在任何情況下該組件都要經由插接端子9插入到插座10中從而與母線5相連接。
如從圖2中還可看到的，組件2、3對母線5的數字技術的連接是直接通過組件信號觸頭9-1至9-n及插座信號觸頭10-1至10-n直接實現的，插座信號觸頭通過信號支線11-1至11-n與控制母線4的信號導線4-1至4-n相連接。
而組件2、3的供電是通過組件供電觸頭9′、9″來實現的，它們被插入到插座供電觸頭10′、10″中。插座供電觸頭10′、10″通過供電支線11′、11′與供電導線4′、4″相連接。這里在供電支線11＇中設置了一個MOSFET12。在此情況下該MOSFET12的導通電阻以公知方式可在較寬范圍內變化及調節(jié)。因此該MOSFET12在本發(fā)明中表現為一個可變電阻。
MOSFET12由同樣與供電導線4′、4″相連接的求值電路13根據輸入到該求值電路13的信號控制成高電阻或低電阻。
如從圖2中還可看到的，插座10具有一個檢驗觸頭14，該觸頭通過普爾電阻15(Pullwiderstand)與供電導線4′相聯。檢驗觸頭14上的電位通過檢驗觸頭導線16輸入求值電路13中。此外還通過供電接觸導線17將供電觸頭10′上的電位輸入求值電路13中。
本發(fā)明主要基于當組件2、3未插入插座10時，通過普爾電阻15使檢驗觸頭14上具有供電導線4′的電位。而當組件2、3插入到插座10中時，檢驗觸頭14通過插座供電觸頭10″、組件供電觸頭9″及直接與它連接的反方檢驗觸頭18與供電導線4″直接連接，以使得在此情況下將另一供電電位連接在求值電路13上。
求值電路13由此可對檢驗觸頭14上的電位求值并將可變電阻12控制為低電阻或高電阻，這要視組件2、3是已插入還是未插入插座10而定。此外，可通過對供電觸頭導線17上的電位的求值來確定是否由于組件2、3的插入使供電電位崩潰(Zusammenbricht)。在此情況下重新將MOSFET12調節(jié)成高電阻，以使組件2、3與母線5分開。由此可使與母線5相連接的別的組件能繼續(xù)工作。
以下將參照圖3至圖5來解釋求值電路13的詳細作用原理。在圖3中縱坐標表示檢驗觸頭上的電壓Up，在圖4中縱坐標為MOSFET12的電阻及在圖5中縱坐標為供電觸頭10′的電壓U。各個橫坐標均表示時間t。
只要通過檢驗觸頭導線16輸送給求值電路13的檢驗觸頭14上的電位Up為如圖3所示的例加5V的供電電壓Uo，則由求值電路13對MOSFET12進行調節(jié)控制，將其調節(jié)到如圖4所示的高電阻。當在時間點t1該電位短時地降到0伏并在時間點t2又重新上升到5伏，MOSFET12仍保持為高電阻，因為只有當檢驗觸頭14上的電位Up在一預定的等待時間T1內不間斷地大致相當于供電導線4″上的(地)電位時，MOSFET12才被控制成低電阻。
檢驗觸頭14上的電位Up出現這種短時下降例如是由于在插入組件2、3時因所謂的“觸頭顫動”造成的。
雖然在時間點t1上通過供電觸頭導線17傳遞的電位U按照圖5也出現崩潰，但這對于在此時間點上調節(jié)控制MOSFET12而言無關緊要。
在較后的時間點t3上完成了組件2、3對插座10的最終插入。由此啟動了等待時間T1的進行。在該等待時間T1期滿后，如圖4中所示，MOSFET12將被控制成電阻逐漸變低。與之相應地，MOSFET12的電阻從時間點t4開始下降，而供電觸頭10′上的電壓U則開始上升。
在時間點t5上，求值電路13檢驗供電觸頭10′上的電壓U是否大致相當于供電導線4′的供電電位Uo。在該情況下將檢驗供電觸頭10′上的電位是否為在額定電位Uo=5伏的值向上或向下最大偏移0.5伏。當所測得的電位U在該值范圍內，則電阻12保持低電阻。而當檢驗電位Up重新上升到供電電位Uo時，它才將變?yōu)楦唠娮?時間點t6)。
相反地，當如圖4及5中虛線所示，在時間點t5上供電觸頭10′上的電位U位于預定值范圍以外(在目前情況下例如在4.5至5.5伏范圍以外)時，則將此情況估算為組件2、3對母線5的故障連接。求值電路13在此情況下立即將電阻12調節(jié)成高電阻(如圖4中虛線所示)。在此情況下，在求值電路13中將設置一標志，它可防止MOSFET12重新被調節(jié)成低電阻，直到組件2、3從插座10上又被重新撥出時為止。該標記只是在時間點t6時才被清除掉。
t5及t4之間的時間間隔是所謂的穩(wěn)定時間T2。
根據在圖2中所示的電路，該區(qū)段為插座10、求值電路13、MOSFET12及普爾電阻15和背板母線5的相應導線段。更確切地說，該母線區(qū)段配有求值電路13、MOSFET12及電阻15，插座10設在該母線區(qū)段中。所述背板母線5具有多個這樣的電路，即每一個插座10就配有這樣一個電路。
作為另一種選擇方案，背板母線5本身也可作成組合式的，即使之由各彼此可連接的母線區(qū)段組成。這一點通過在圖2中用虛線示出的接插連接器19來表示。
也可以將求值電路13、MOSFET12及電阻15連同相應的錯接電路和插座10均設置在一個獨自的母線接通裝置20中，該母線接通裝置可以插接到母線5上，從而使組件2、3和母線5之間相互接通。這一點也被概要地表示在圖2中。在此情況下，該母線接通裝置20除用于組件2、3的插座10處還具有帶有觸頭21′、21″、21-1至21-n的母線連接器21。觸頭21′及10′則通過連接導線11′彼此相連接，對于觸頭21″及10′，和觸頭21-1及10-1至21-n及10-n也是類似地連接。
但是上述電路的功能始終保持一樣而與具體結構無關。
權利要求
1．一種用于使一個可存儲編程的控制裝置的組件(2、3)連接到一母線(5)上的母線區(qū)段，-其中該母線區(qū)段至少具有一個第一和一個第二供電導線(4″、4″)，一個信號導線(4-1至4-n)以及一個用于插入組件(2、3)的插座(10)，-其中插座(10)至少具有一個第一和一個第二供電觸頭(10′、10″)及一個信號觸頭(10-1至10-n)，-其中母線區(qū)段的導線(4′、4″、4-1至4-n)通過相應的支線(11′、11″、11-1至11-n)與插座(10)的相應觸頭(10′、10″、10-1至10-n)相連接，其特征在于-插座(10)另外具有至少一個檢驗觸頭(14)，該觸頭通過一個普爾電阻(15)與第一供電導線(4′)相連接，并可通過組件(2、3)與第二供電導線(4″)相連接及與一個求值電路(13)相連接，-求值電路(13)與供電導線(4′、4″)相連接，它對檢驗觸頭(14)上的電位(Up)求值，當檢驗觸頭(14)上的電位(Up)約相當于第一供電導線(4′)的電位(Uo)時，它將設置在第一供電支線(11′)中的可變電阻(12)調節(jié)控制成高電阻。
2．一種用于使一個可存儲編程的控制裝置的組件(2、3)連接到一個母線(5)上的母線接通裝置，-其中母線接通裝置(20)具有至少一個與母線(5)連接的母線連接器(21)及至少一個插入組件(2、3)的插座(10)，-其中母線連接器(21)和插座(10)分別具有至少一個第一和一個第二供電觸頭(10′、10″、21′、21″)及一個信號觸頭(10-1至10-n,21-1至21-n)，-其中母線連接器(21)和插座(10)的相應觸頭(10′和21′、10″和21″、10-1和21-1至10-n和21-n)通過相應連接導線(11′、11″、11-1至11-n)彼此相連接，其特征在于-所述插座(10)另外具有至少一個檢驗觸頭(14)，該觸頭通過一個普爾電阻(15)與母線連接器(21)的第一供電觸頭(21′)相連接，通過組件(2、3)與母線連接器(21)的第二供電觸頭(21″)相連接及與一個求值電路(13)相連接，-求值電路(13)與母線連接器(21)的供電觸頭(21′、22″)相連接，它對檢驗觸頭(14)上的電位(Up)求值，當檢驗觸頭(14)上的電位(Up)約相當于母線觸頭(21)的第一供電觸頭(21′)的電位(Uo)時，它將設置在第一供電連接導線(11′)中的可變電阻(12)調節(jié)控制成高電阻。
3．根據權利要求1所述的母線區(qū)段或根據權利要求2所述的母線接通裝置，其特征在于僅當檢驗觸頭(14)上的電位(Up)在一個預定的等待時間(T1)期間持續(xù)地大約相當于第二供電導線(4″)上或母線連接器(21)的第二供電觸頭(21″)上的電位時，該求值電路(13)才將可變電阻(12)調節(jié)控制成低電阻。
4．根據權利要求3所述的母線區(qū)段或母線接通裝置，其特征在于，所述求值電路(13)逐漸地將可變電阻(12)調節(jié)控制成低電阻。
5．根據權利要求3或4所述的母線區(qū)段或母線接通裝置，其特征在于，所述求值電路(13)與插座(10)的第一供電觸頭(10′)相連接，以及當在第一個預定穩(wěn)定時間(T2)后、插座(10)的第一供電觸頭(10′)上的電位(U)處于一個預定值范圍以外時，求值電路(13)又將可變電阻(12)調節(jié)控制成高電阻。
全文摘要
一種用于使一個可存儲編程的控制裝置的組件連接到一母線上的母線區(qū)段或母線接通裝置,為了在組合構成的可存儲編程的控制裝置中在其運行時也能夠插入和撥出組件(2、3)、且不會干擾通過該可存儲編程的控制裝置的母線進行的數據通信,根據本發(fā)明設計了:在一個母線區(qū)段或一個母線接通裝置(20)中設置一個求值電路(13)。該求值電路(13)確定組件(2、3)是否與母線(5)相連接,及相應地將設在組件(2、3)的供電導線(11′、11″)中的可變電阻(12)調節(jié)控制成高電阻或低電阻。
文檔編號G06F3/00GK1213445SQ97192862
公開日1999年4月7日 申請日期1997年3月6日 優(yōu)先權日1996年3月18日
發(fā)明者于爾根·莫爾 申請人:西門子公司