專利名稱：絕對值求和發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及用于完成移動估計的電路，并更具體地涉及SAD處理方法和電路。
兩個值或兩組值之間的絕對差值求和(SAD)是許多信號處理應(yīng)用中常用的函數(shù)。通常計算該函數(shù)時首先求出兩組輸入量之差，求它們的絕對值，然后再將所有絕對值加在一起。然而此技術(shù)的缺點是它需要大量硬件來完成功能，當(dāng)求兩個大組值的差時尤其如此。大組值的通常應(yīng)用例如視頻信號處理，其中使用移動估計技術(shù)以將減率視頻信號編碼(例如MPEG編碼)。在這些應(yīng)用中經(jīng)常需要求兩組數(shù)據(jù)之間絕對差值之和，每組數(shù)據(jù)例如有256個值。在此情況下，需要256個絕對值操作。然后將這些絕對值相加以產(chǎn)生最后SAD結(jié)果。
因此，本發(fā)明的一個目的是提供一個能克服現(xiàn)有技術(shù)限制和缺點的SAD發(fā)生器。
本發(fā)明的另一個目的是提供一個在最后求和步驟之前不需要絕對值操作的SAD發(fā)生器。
本發(fā)明又一個目的是提供一個不論以前結(jié)果的符號如何都保留中間求和結(jié)果幅值的SAD發(fā)生器。
本發(fā)明還有一個目的是提供一個能用于視頻移動估計系統(tǒng)的SAD發(fā)生器。
公開了用于處理絕對差求和(SAD)的設(shè)備。公開了新穎電路，它不需要求中間部分求和結(jié)果的絕對值。只在最后求和階段之后才需要絕對值操作。減法單元求每對待處理值之間的差。減法單元輸出量是第一級雙輸入求和單元的輸入量。如第一級中有多個求和單元，則這些求和單元的輸出量成為第二級求和單元的輸入量。每一級的單元數(shù)是前一級的一半，直至最后一級只具有一個單元。將最后單元的絕對值用作最后SAD結(jié)果。每個求和單元將其兩個輸入量求和，同時保留它們的和的幅值。決定于輸入量的符號，兩個輸入量或彼此相加或彼此相減。檢驗兩個輸入量的符號位以確定是加還是減。此外，本發(fā)明可實施為用于將任何類型的值而不僅是差值求和的絕對值求和(SA)發(fā)生器。SA發(fā)生器同樣地保留部分求和結(jié)果的幅值，因而只在最后求和單元之后需要一個絕對值函數(shù)。
因此根據(jù)本發(fā)明優(yōu)選實施例提供了用于求多個絕對值之和的絕對值求和(SA)發(fā)生器，該發(fā)生器包括多級，每級包括多個求和單元，每個求和單元具有第一和第二輸入端和一個輸出端，第一級內(nèi)每個求和單元的第一和第二輸入端連至多個輸入量中的一個，每個連續(xù)級內(nèi)每兩個減法單元的輸出端連至一個求和單元的第一和第二輸入端，兩個求和單元的輸出端連下一連續(xù)級中的求和單元的第一和第二輸入端，直至有一級只有一個最后求和單元，每個求和單元運行以將其第一和第二輸入端處的值求和并同時保留其幅值而不管其符號如何，以及絕對值發(fā)生器具有一個輸入和一個輸出，最后求和單元的輸出端連至絕對函數(shù)發(fā)生器輸入端，絕對函數(shù)發(fā)生器的輸出形成SA發(fā)生器的輸出。
此外，求和單元包括一個加法/減法器。加法/減法器包括一個加法器，它具有第一和第二輸入，一個輸入進(jìn)位和一個輸出，求和單元的第一輸入端連至加法器第一輸入端，加法器輸出形成求和單元輸出，一個2至1多路轉(zhuǎn)換器具有第一和第二輸入，一個輸出和一個控制輸入，多路轉(zhuǎn)換器的第一輸入連至求和單元第二輸入，一個反相器具有一個輸入和一個輸出，求和單元第二輸入連至反相器輸入，反相器輸出連至多路轉(zhuǎn)換器第二輸入，以及一個XOR門具有兩個輸入和一個輸出，求和單元第一和第二輸入的符號位連至XOR門的輸入，XOR門的輸出連至多路轉(zhuǎn)換器的控制輸入和連至加法器輸入中的進(jìn)位端。
求和單元包括用于不管求和單元第一和第二輸入端的幅值符號如何而將它們求和的裝置。
還根據(jù)本發(fā)明優(yōu)選實施例提供用于將第一組和第二組值的絕對差值求和的絕對差求和(SAD)發(fā)生器，它包括多個減法單元，每個減法單元具有第一和第二輸入和一個輸出，每一組值連至多個減法單元的第一輸入，第二組值連至多個減法單元的第二輸入，多個級中每一級包括多個求和單元，每個求和單元具有第一和第二輸入和一個輸出，第一級內(nèi)每兩個減法單元的輸出連至每個連續(xù)級中求和單元的第一和第二輸入，兩個求和單元的輸出連至下一連續(xù)級中求和單元的第一和第二輸入，直至一個級只有一個最后求和單元，每個求和單元不管其第一和第二輸入的值符號如何都將它們求和并保留其幅值，及一個絕對值發(fā)生器具有一個輸入和一個輸出，最后求和單元的輸出連至絕對函數(shù)發(fā)生器輸入，絕對函數(shù)發(fā)生器輸出形成絕對差求和發(fā)生器的輸出。
此外，減法單元包括一個減法器。減法單元包括用于計算減法單元第一和第二輸入端的值之間的差的裝置。求和單元包括一個具有控制輸入的加法/減法器，及XOR門具有兩個輸入和一個輸出，求和單元的第一和第二輸入量的符號位連至XOR門輸入，XOR門輸出連至加法/減法器的控制輸入。
加法/減法器包括一個加法器，它具有第一和第二輸入，一個輸入進(jìn)位和一個輸出，求和單元第一輸入連至加法器第一輸入，加法器輸出形成求和單元的輸出，一個2至1多路轉(zhuǎn)換器具有第一和第二輸入，一個輸出和一個控制輸入，多路轉(zhuǎn)換器的控制輸入形成加法/減法器的控制輸入，多路轉(zhuǎn)換器的第一輸入連至加法單元第二輸入，及一個反相器具有一個輸入和一個輸出，求和單元第二輸入連至反相器輸入，反相器輸出連至多路轉(zhuǎn)換器第二輸入。
求和單元包括用于不管求和單元第一和第二輸入端的值的符號如何都將它們的幅值求和的裝置。
另外，根據(jù)本發(fā)明優(yōu)選實施例提供一種絕對差求和(SAD)處理系統(tǒng)，該處理系統(tǒng)將第一組和第二組值之間的絕對差值求和，這些值由象素塊導(dǎo)得，該系統(tǒng)包括多個減法單元，每個減法單元具有第一和第二輸入和一個輸出，第一組值連至多個減法單元的第一輸入，第二組值連至多個減法單元的第二輸入，多級中每級包括多個求和單元，每個求和單元具有第一和第二輸入和一個輸出，第一級內(nèi)每兩個減法單元的輸出連至求和單元的第一和第二輸入，每個連續(xù)級內(nèi)兩個求和單元的輸出連至求和單元的第一和第二輸入，直至一個級只具有一個最后求和單元，一個絕對值發(fā)生器具有一個輸入和一個輸出，最后求和單元的輸出連至絕對函數(shù)發(fā)生器的輸入，絕對值發(fā)生器的輸出形成絕對差之和，以及用于從自視頻信號導(dǎo)得的象素塊中確定至少一個SAD結(jié)果的裝置。
至少一個SAD結(jié)果包括來自一塊具有移動向量0,0的象素的絕對差的和；一段象素塊上的最小SAD；或一個對應(yīng)于等于當(dāng)今最小SAD值的當(dāng)今SAD值的零檢測信號。
視頻信號包括一個個別頂域或一個個別底域。
此外，該系統(tǒng)還包括用于確定絕對差結(jié)果之和的裝置，該絕對差結(jié)果來自頂視頻域和底視頻域之絕對差之和的組合。
另外還根據(jù)本發(fā)明優(yōu)選實施例提供一種用于生成第一組和第二組值之間絕對差之和的方法，該方法包括以下步驟自第一組的相應(yīng)值中減去第二組中的值，該減法可能產(chǎn)生正和負(fù)差值兩者；不管其符號如何將差值求和并且保留每個差值幅值；生成一個最后求和結(jié)果；以及確定最后求和結(jié)果的絕對值。
還有，根據(jù)本發(fā)明優(yōu)選實施例提供一種用于生成多個值的絕對值之和的方法，該方法包括以下步驟不管每個個別值的符號如何求多個值之和并且保留每個個別值的幅值，以及確定最后求和結(jié)果的絕對值。
此外，求和單元包括第三輸入，第四輸入和用于根據(jù)第三和第四輸入值確定是將第一輸入加至第二輸入還是自第一輸入中減去第二輸入確定裝置，第三輸入連至求和單元第一輸入量的最高有效位，該求和單元所在的級直接位于現(xiàn)有級之前，它的輸出連至求和單元的第一輸入，第四輸入連至求和單元第一輸入量的最高有效位，該求和單元所在的級直接位于現(xiàn)有級之前，它的輸出連至求和單元的第二輸入，該確定裝置運行以減少現(xiàn)有級內(nèi)求和單元的傳送延遲。
此處參照附圖通過例子說明本發(fā)明，附圖中

圖1是闡述本發(fā)明SAD生成單元的高級框圖；圖2是闡述SAD生成單元的減法單元部分的高級框圖；圖3是闡述SAD生成單元的求和單元部分的高級框圖；圖4是更詳細(xì)地閱述求和單元的加法/減法器部分的高級框圖；圖5是闡述本發(fā)明的SAD處理單元的高級框圖，該處理單元應(yīng)用于一個用于計算兩組256個值之間的絕對差值之和的電路；
圖6是闡述求和單元的選代實施例的高級框圖，該求和單元能夠更快地確定加還是減；圖7是闡述本發(fā)明SA生成單元的高級框圖；圖8是闡述應(yīng)用于移動估計系統(tǒng)的本發(fā)明SAD處理單元的高級框圖；以及圖9是闡述圖5SAD處理單元的高級框圖，該處理單元應(yīng)用于移動估計系統(tǒng)的范圍內(nèi)視頻信號的頂域和底域。
圖1顯示闡述本發(fā)明的一般參照為10的SAD生成單元的高級框圖。絕對差求和(SAD)生成單元的功能是完成成對輸入值的差值計算的求和。為有助于理解本發(fā)明原理，將在例如MPEG的視頻編碼幀中使用的移動估計系統(tǒng)的范圍內(nèi)說明SAD處理器。但這絲毫不限制本發(fā)明應(yīng)用于其它場合。
處理視頻信號以生成MPEG編碼輸出的一項要求是計算連續(xù)信號幀之間的差。只發(fā)送幀間之差而不發(fā)送整幀，可減小很多帶寬。其假設(shè)是通常只有幀的一小部分是真正移動的。因此計算并發(fā)送差值可以顯著地減少編碼信號帶寬。這些差值稱為移動向量。將幀內(nèi)每個16×16象素塊的個別移動向量進(jìn)行計算。本發(fā)明的電路可直接用于計算移動向量值。
圖1中顯示一個根據(jù)本發(fā)明原理構(gòu)成的SAD生成單元的例子。圖1中所示例子能夠計算兩組四個值之間的絕對差之和。當(dāng)然，可利用圖1中闡釋的原理構(gòu)成用于計算任意數(shù)目的值之間的絕對差之和的SAD發(fā)生器。下面將說明，應(yīng)用圖1中所示電路于較大SAD電路以便在兩個16×16象素塊之間計算SAD。
參照圖1,SAD生成單元10包括四個減法單元12，三個求和單元20和一個絕對值發(fā)生器70。減法單元12計算一組輸入值S,U,W和Y與一組輸入值T,V,X和Z之間的差。一組值S和T輸入至第一減法單元，它用于生成差值A(chǔ)。一組值U和V輸入至第二減法單元，它用于生成差值B。一組值W和X輸入至第三減法單元，它用于生成差值C。一組值Y和Z輸入至第四減法單元，它用于生成差值D。
差值A(chǔ)和B輸入至求和單元20，它用于計算α值。差值C和D輸入至第二求和單元，它用于計算β值。α和β兩個值輸入至第三求和單元，它生成最后和值。最后求和單元的輸出然后輸入至絕對值發(fā)生器70。絕對值發(fā)生器70的輸出是最后SAD值。
重要的是應(yīng)該注意，本發(fā)明的SAD電路只在最后求和單元之后需要一個絕對值函數(shù)。不必計算中間和值的絕對值。下面將更詳細(xì)地說明求和單元20。
圖2顯示闡釋SAD生成單元的減法單元部分12的高級框圖。減法單元12包括一個減法器60，它具有表示如A和B的兩個輸入并生成一個表示A-B的輸出。注意到為達(dá)到輸出值的滿量值，輸出值在兩個輸入值A(chǔ)和B的位數(shù)之外必須具有一個附加位。因此，例如，如A和B是八位值，則輸出值必須用九位表示，以便處理可能輸出值的滿量程。
圖3顯示闡釋SAD生成單元的求和單元部分20的高級框圖。求和單元20能夠不管兩個數(shù)的符號如何都求它們幅值之和。求和單元包括一個加法/減法器63，它包括用于確定是加還是減的必要邏輯。一個XOR門68連至加法/減法器63、XOR門的兩個輸入連至加法/減法器輸入的MSB、XOR門的輸出確定加法/減法器是加還是減。此決定基于兩個輸入的符號。重要的是應(yīng)注意，該求和單元的操作不管兩個輸入值的符號如何都保留和值幅值。
圖4顯示闡釋求和單元的加法/減法器部分的高級框圖。求和單元20的加法/減法器部分63包括一個加法器62，一個2至1多路轉(zhuǎn)換器(mux)66和一個反相器64。為明了起見也顯示了XOR門68。
兩個輸入中的一個A輸入至加法器62的輸入端中之一個。兩個輸入中的另一個B輸入至多路轉(zhuǎn)換器66的輸入端中之一個及反相器64的輸入端。反相器64的寬度與輸入B的寬度匹配。因此，如B為八位寬，則反相器亦為八位寬。反相器的輸出為多路轉(zhuǎn)換器的第二輸入。A和B兩者的最高有效位(MSB)為XOR門68的輸入。多路轉(zhuǎn)換器的控制輸入為XOR門的輸出。XOR門的輸出亦為加法器輸入中的進(jìn)位輸入(CIN)。加法器62的輸出形成求和單元20的輸出。
加法/減法器的操作如下。如前所述，加法/減法器單元不管A和B的符號如何都將它們的幅值相加。因此，如A和B為正，則A和B只是簡單相加。如A和B都為負(fù)，則A和B也應(yīng)加在一起，得到負(fù)數(shù)而具有恰當(dāng)幅值。另一方面，如A為正和B為負(fù)，則為保留輸出的正確幅值，必須自A中減去B而不是加至它上面，也即須完成A-B。類似地，如A為負(fù)而B為正，則也應(yīng)自A中減去B以保留加法/減法器輸出的恰當(dāng)幅值。下表闡釋這些關(guān)系。
圖3的求和單元20(即加法/減法器63)完成這些計算。如A為正和B為正，則XOR門輸出為0及非反相B加至A。如A為正和B為負(fù)，則XOR門輸出為1及反相B加至A。為正確地完成減法，必須計算B的補碼。這要求在值的反碼上加‘1’。通過加法器的CIN加上此‘1’，只當(dāng)B值要減去時(即A-B)CIN才為‘1’。如A為負(fù)和B為正，則XOR門輸出為1及反相B加至A以生成A-B。最后，如A為負(fù)和B為負(fù)，則A加至非反相B上。因此，求和單元保留和值幅值，但能根據(jù)輸入值輸出正值或負(fù)值。
求和單元的多級可以彼此相疊以生成任何任意數(shù)目的值的絕對差之和。在所有這些電路中只需要在生成最后值之后一個絕對值操作。這是對的，因當(dāng)和數(shù)從這級到那級傳送時保留了所有部分和值的幅值。
圖5顯示闡釋用于計算兩組256個值之間的絕對差之和的電路所應(yīng)用的本發(fā)明的SAD處理單元的高級框圖。在此電路中，計算各具有256個值的兩個陣列D和R之間的絕對差之和。陣列D中的值表示如D0,D1…D255及陣列R中的值表示如R0,R1…R255。如圖4中最上一行所示，每個陣列中對應(yīng)位置處的值輸入至一個減法單元12，即D0和R0輸入至一個減法單元，D1和R1輸入至另一個減法單元，等等。每兩個減法單元的輸出量輸入至一個求和單元20。因此，128個求和單元形成1級。1級的求和單元的輸出是2級的64個求和單元的輸入。在每個連續(xù)的級上，求和單元的數(shù)量減半，因每個單元自前一級接收兩個輸出。因此，3級包括32個求和單元，4級包括16個求和單元，5級包括8個求和單元，6級包括4個求和單元，7級包括2個求和單元及8級包括一個求和單元。8級中最后求和單元輸出是絕對值函數(shù)70的輸入以生成最后SAD值。注意，與圖1電路類似，圖4電路只需要最后求和單元之后一個絕對值函數(shù)。
圖6顯示闡釋求和單元的選代實施例的高級框圖，該實施例能更快地確定是加還是減。如前所述，圖3的求和單元20利用加法/減法器的兩個輸入的MSB來確定是加還是減。假設(shè)當(dāng)前級之前一級中使用脈動加法器，當(dāng)進(jìn)位位必須由和值的LSB一直傳送至MSB時，出現(xiàn)最壞的時間延遲情況。因此在最壞情況下，當(dāng)前級的兩個輸入的MSB都可能被延遲，其延遲時間為通過前一加法器的整個傳送時間。
觀看上面介紹過的加法器所完成的計算表后，可發(fā)現(xiàn)如輸入A為正則輸出和值亦為正值，不管輸入B符號如何都如此。類似地，如輸入A為負(fù)，則不管輸入B符號如何，輸出和值也總是負(fù)。因此，在當(dāng)前級之前的兩個相鄰級的輸入‘A’的符號位可向前傳送以減少由求和過程造成的傳送延遲。
在圖6中所示例子中，兩個求和單元84和86分別具有輸入A,B和輸入C,D。它們相應(yīng)的輸出連至第三求和單元88的輸入E和輸入F。求和單元84的XOR門68的輸入是輸入A和B的MSB。類似地，求和單元86的XOR門68的輸入是輸入C和D的MSB。求和單元88的XOR門68的輸入是輸入A和C的MSB。將兩個MSB向前送是用于消除求和單元84,86的脈動加法器的傳送延遲。
在一個選代實施例中，本發(fā)明用于計算絕對值之和(SA)而不首先生成差值。換言之，求和單元可用于將任何類型的帶符號輸入值求和，而不僅求差值。圖7顯示闡釋一個一般參照為80的絕對值求和發(fā)生器的高級框圖。圖7的SA發(fā)生器80包括具有輸入A,B,C,D的多個求和單元20和一個單個絕對值函數(shù)70。其操作與圖1的SAD生成單元完全相同，唯一差別是輸入A,B,C,D可為任何值。如同在圖1的SAD生成單元一樣，SA發(fā)生器在最后求和單元之前一直保留部分和值的幅值。只有最后求和單元的結(jié)果輸入至絕對值函數(shù)。
圖8顯示闡釋應(yīng)用于移動估計系統(tǒng)的本發(fā)明的SAD處理單元的高級框圖。在移動估計系統(tǒng)中，使用不同技術(shù)以估計自一幀視頻至下一幀的象素塊的相對移動。這減少傳送視頻信號所需總帶寬。每一幀分為象素塊，通常每塊是16×16象素的陣列。處理算法試圖找到一塊給出最小SAD結(jié)果的塊以找出何處移動了一塊象素。每塊最好匹配塊具有一個相關(guān)移動向量(MV)和一個SAD值，它在所有被搜索的塊中被發(fā)現(xiàn)為最小SAD。該移動向量用于確定下一幀中的新塊相對位置。
編碼過程中使用SAD值生成編碼視頻輸出信號。如前所述，通過一批移動向量完成對每塊的搜索。進(jìn)行搜索以便確定給出最小SAD結(jié)果的移動向量。因此最小SAD是一個有用量。此外，對于編碼算法，知道等于0,0的移動向量的SAD值是有用的。換言之，位于前一幀中完全相同位置處的下一幀的象素塊的SAD。對于編碼算法，知道何時當(dāng)前SAD等于當(dāng)前最小SAD也是有用的。圖8的SAD處理單元30可用于確定所有這些值。
參照圖8,SAD處理單元30包括鎖存器44,32,34和38，減法器42,AND門36和零檢測電路40。此外，控制器46用于生成由SAD處理單元使用的不同時鐘和允許信號。SAD是由使用本發(fā)明原理構(gòu)成的SAD生成單元所生成的。SAD結(jié)果通過時鐘信號CLOCK_2送入鎖存器44。
為了給0,0移動向量生成SAD，由控制器46決定，只當(dāng)鎖存器44中SAD對應(yīng)于0,0移動向量時才通過CLOCK_0將鎖存器44中保持的SAD送入鎖存器32。
將當(dāng)今SAD自當(dāng)今最小SAD中減去，如它小于當(dāng)前最小SAD，則將它存為新的最小值，這樣做即可確定最小SAD。保存于鎖存器34中的當(dāng)今最小SAD是輸入至減法器42的一個輸入。另一個輸入是來自鎖存器44的當(dāng)今SAD。如果由差值的MSB確定減法結(jié)果為負(fù)，則當(dāng)今SAD成為新最小值。減法器輸出量的MSB為AND門36的輸入，及當(dāng)由ENABLE_0允許操作時，它用作鎖存器34的時鐘。注意到，用于包含當(dāng)今最小SAD的鎖存器34最初都用1賦值，以使初始當(dāng)今最小值是最大可能SAD值。顯示出一個PRESET輸入信號輸入至鎖存器34。這是必要的，以便將有效最小SAD值存于鎖存器34內(nèi)。
此外，來自減法器42的差值結(jié)果的MSB用于通知控制器已找到一個新最小SAD。只當(dāng)當(dāng)今SAD小于當(dāng)今最小SAD時該MSB才有效。
為檢測零SAD差，使用CLOCK_1時鐘信號將來自減法器的差值結(jié)果送入并輸入至零檢測電路40。當(dāng)當(dāng)今最小SAD等于鎖存器44中保持的當(dāng)今SAD時(即它們之間差值為零)，零檢測電路輸出一個信號。
圖8的SAD處理單元可用于視頻處理系統(tǒng)，其中為隔行掃描視頻信號的頂域，底域和組合全幀計算SAD。圖9顯示闡釋圖8的SAD處理單元的高級框圖，該處理單元應(yīng)用于移動估計系統(tǒng)范圍內(nèi)的隔行掃描視頻信號。兩個SAD生成單元10為頂域和底域的每個域計算SAD。加法器50將這些結(jié)果組合以生成一個全幀SAD。頂域和底域SAD結(jié)果輸入至SAD處理單元30，后者分別生成頂域和底域SAD結(jié)果。加法器50輸出為用于生成全幀SAD結(jié)果的第三SAD處理單元30的輸入。
雖然結(jié)合了有限數(shù)量實施例說明本發(fā)明，但應(yīng)理解可以做出本發(fā)明的許多變動，修改和其它應(yīng)用。
權(quán)利要求
1．一種用于將多個值的絕對值求和的絕對值求和發(fā)生器，包括多個級，每級包括多個求和單元，每個求和單元具有第一和第二輸入和一個輸出，第一級內(nèi)每個所述求和單元的所述第一和第二輸入連至所述多個輸入中的一個，每兩個所述減法單元的所述輸出連至求和單元的所述第一和第二輸入，在每個連續(xù)級內(nèi)兩個所述求和單元的所述輸出連至下一個連續(xù)級內(nèi)求和單元的所述第一和第二輸入，直至一個級只有一個最后求和單元，每個所述求和單元運行以求其第一和第二輸入端的值之和并不論其符號如何都保留其幅值；以及一個具有一個輸入和一個輸出的絕對值發(fā)生器，所述最后求和單元的所述輸出連至所述絕對函數(shù)發(fā)生器的所述輸入，所述絕對函數(shù)發(fā)生器的所述輸出形成所述絕對值求和發(fā)生器的輸出。
2．根據(jù)權(quán)利要求1的絕對值求和發(fā)生器，其中所述求和單元包括一個加法/減法器。
3．根據(jù)權(quán)利要求2的絕對值求和發(fā)生器，其中所述加法/減法器包括一個具有第一和第二輸入，一個輸入進(jìn)位和一個輸出的加法器，所述求和單元的所述第一輸入連至所述加法器的所述第一輸入，所述加法器的所述輸出形成所述求和單元的輸出；一個具有第一和第二輸入，一個輸出和一個控制輸入的2至1多路轉(zhuǎn)換器，所述多路轉(zhuǎn)換器的所述第一輸入連至所述求和單元的所述第二輸入；一個具有一個輸入和一個輸出的反相器，所述求和單元的所述第二輸入連至所述反相器的所述輸入，所述反相器的所述輸出連至所述多路轉(zhuǎn)換器的所述第二輸入；以及一個具有兩個輸入和一個輸出的XOR門，所述求和單元的所述第一和第二輸入的符號位連至所述XOR門的所述輸入，所述XOR門的所述輸出連至所述多路轉(zhuǎn)換器的所述控制輸入和所述加法器的所述輸入進(jìn)位。
4．根據(jù)權(quán)利要求1的絕對值求和發(fā)生器，其中所述求和單元包括用于不論所述求和單元的所述第一和第二輸入端的值的符號如何都生成所述值的幅值之和的裝置。
5．一種用于將第一組和第二組值之間的絕對差求和的絕對差求和發(fā)生器，包括多個減法單元，每個減法單元具有第一和第二輸入和一個輸出，所述第一組值連至所述多個減法單元的所述第一輸入，所述第二組值連至所述多個減法單元的所述第二輸入；多個級，每級包括多個求和單元，每個求和單元具有第一和第二輸入和一個輸出，在第一級內(nèi)每兩個所述減法單元的所述輸出連至求和單元的所述第一和第二輸入，在每個連續(xù)級內(nèi)兩個所述求和單元的所述輸出連至下一個連續(xù)級內(nèi)求和單元的所述第一和第二輸入，直至一個級只有一個最后求和單元，每個所述求和單元運行以便將第一和第二輸入端的值求和并且不論其符號如何都保留其幅值；以及一個具有一個輸入和一個輸出的絕對值發(fā)生器，所述最后求和單元的所述輸出連至所述絕對函數(shù)發(fā)生器的所述輸入，所述絕對函數(shù)發(fā)生器的所述輸出形成所述絕對差求和發(fā)生器的輸出。
6．根據(jù)權(quán)利要求5的絕對差求和發(fā)生器，其中所述減法單元包括一個減法器。
7．根據(jù)權(quán)利要求5的絕對差求和發(fā)生器，其中所述減法單元包括用于計算所述減法單元的所述第一和第二輸入端的值之間的差的裝置。
8．根據(jù)權(quán)利要求5的絕對差求和發(fā)生器，其中所述求和單元包括一個具有一個控制輸入的加法/減法器；以及一個具有兩個輸入和一個輸出的XOR門，所述求和單元的所述第一和第二輸入的符號位連至所述XOR門的所述輸入，所述XOR門的所述輸出連至所述加法/減法器的所述控制輸入。
9．根據(jù)權(quán)利要求8的絕對差求和發(fā)生器，其中所述加法/減法器包括一個具有第一和第二輸入，一個輸入進(jìn)位和一個輸出的加法器，所述求和單元的所述第一輸入連至所述加法器的所述第一輸入，所述加法器的所述輸出形成所述求和單元的輸出；一個具有第一和第二輸入，一個輸出和一個控制輸入的2至1多路轉(zhuǎn)換器，所述多路轉(zhuǎn)換器的所述控制輸入形成所述加法/減法器的所述控制輸入，所述多路轉(zhuǎn)換器的所述第一輸入連至所述求和單元的所述第二輸入；以及一個具有一個輸入和一個輸出的反相器，所述求和單元的所述第二輸入連至所述反相器的所述輸入，所述反相器的所述輸出連至所述多路轉(zhuǎn)換器的所述第二輸入。
10．根據(jù)權(quán)利要求5的絕對差求和發(fā)生器，其中所述求和單元包括用于不論所述求和單元的所述第一和第二輸入端的值的符號如何都生成所述值的幅值之和的裝置。
11．一種絕對差求和處理系統(tǒng)，所述處理系統(tǒng)將第一組和第二組值之間絕對差求和，所述值自象素塊中導(dǎo)得，所述系統(tǒng)包括多個減法單元，每個減法單元具有第一和第二輸入和一個輸出，所述第一組值連至所述多個減法單元的所述第一輸入，所述第二組值連至所述多個減法單元的所述第二輸入；多個級，每級包括多個求和單元，每個求和單元具有第一和第二輸入和一個輸出，在第一級內(nèi)每兩個所述減法單元的所述輸出連至求和單元的所述第一和第二輸入，在每個連續(xù)級內(nèi)兩個所述求和單元的所述輸出連至求和單元的所述第一和第二輸入，直至一個級只具有一個最后求和單元；一個具有一個輸入和一個輸出的絕對值發(fā)生器，所述最后求和單元的所述輸出連至所述絕對函數(shù)發(fā)生器的所述輸入，所述絕對值發(fā)生器的所述輸出形成絕對差之和；以及用于從自視頻信號導(dǎo)得的象素塊中確定至少一個絕對差求和結(jié)果的裝置。
12．根據(jù)權(quán)利要求11的系統(tǒng)，其中所述至少一個絕對差求和結(jié)果包括具有0,0移動向量的象素塊的絕對差之和。
13．根據(jù)權(quán)利要求11的系統(tǒng)，其中所述至少一個絕對差求和結(jié)果包括一組象素塊內(nèi)的最小絕對差之和。
14．根據(jù)權(quán)利要求11的系統(tǒng)，其中所述至少一個絕對差求和結(jié)果包括一個對應(yīng)于等于當(dāng)今最小絕對差求和值的當(dāng)今絕對差求和值的零檢測信號。
15．根據(jù)權(quán)利要求11的系統(tǒng)，其中所述視頻信號包括一個單獨頂域。
16．根據(jù)權(quán)利要求11的系統(tǒng)，其中所述視頻信號包括一個單獨底域。
17．根據(jù)權(quán)利要求11的系統(tǒng)，其中所述系統(tǒng)還包括用于根據(jù)頂視頻域和底視頻域的絕對差之和的組合以確定絕對差結(jié)果之和的裝置。
18．一種生成第一組和第二組值之間絕對差之和的方法，所述方法包括以下步驟自所述第一組中相應(yīng)值中減去所述第二組中的值，所述減法可能產(chǎn)生正差和負(fù)差兩者；將所述差求和并且不論所述差符號如何都保留每個差的幅值；生成一個最后和值結(jié)果；以及確定所述最后和值結(jié)果的絕對值。
19．一種生成多個值的絕對值之和的方法，所述方法包括以下步驟將所述多個值求和并且不論每個個別值符號如何都保留其幅值；生成一個最后和值結(jié)果；以及確定所述最后和值結(jié)果的絕對值。
20．根據(jù)權(quán)利要求1的絕對值求和發(fā)生器，其中求和單元包括第三輸入，第四輸入以及用于根據(jù)所述第三和第四輸入的值確定是將所述第一輸入加至所述第二輸入還是自所述第一輸入中減去所述第二輸入的確定裝置，所述第三輸入連至直接在當(dāng)前級之前的一級內(nèi)的求和單元第一輸入的最高有效位，而上一級求和單元的輸出連至所述求和單元的所述第一輸入，所述第四輸入連至直接在當(dāng)前級之前的一級內(nèi)的求和單元第一輸入的最高有效位，而上一級求和單元的輸出連至所述求和單元的所述第二輸入，所述確定裝置運行以減少當(dāng)前級內(nèi)所述求和單元的傳送延遲。
全文摘要
公開了一種用于處理絕對差之和(SAD)的設(shè)備(10)。公開了一個新穎電路，它不需要取得中間部分和值結(jié)果的絕對值。只在最后求和級(70)之后才需要絕對值函數(shù)。減法單元(12)取得每對待處理值之間的差。每個求和單元(20)將其兩個輸入求和并保持它們之和的幅值。決定于輸入中的一個的符號，這兩個輸入或彼此相加或彼此相減。檢驗兩個輸入的符號位以確定是加還是減。
文檔編號G06F7/00GK1238845SQ97199956
公開日1999年12月15日 申請日期1997年10月20日 優(yōu)先權(quán)日1996年10月23日
發(fā)明者邁克爾·哈爾萊普, 艾米爾·弗雷塞特, 艾雷茲·思柏林, 吉爾·司高萊茨吉 申請人:薩帕克斯技術(shù)(以色列)有限公司