專利名稱：多處理器系統(tǒng)高速緩沖存儲(chǔ)器的測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高速緩沖存儲(chǔ)器測(cè)試方法，尤其涉及一種用于在每個(gè)處理器都具有一個(gè)高速緩沖存儲(chǔ)器的多處理器系統(tǒng)中對(duì)放置在處理器和通過總線訪問的共享存儲(chǔ)器之間的高速緩沖存儲(chǔ)器的測(cè)試方法。
一般來講，在包含有一個(gè)通過總線訪問的共享存儲(chǔ)器的多處理器系統(tǒng)中，每個(gè)處理器都通過一個(gè)系統(tǒng)總線訪問共享存儲(chǔ)器。這時(shí)，隨著作為主設(shè)備(要求一個(gè)總線)的處理器數(shù)量的增加，對(duì)使用系統(tǒng)總線的權(quán)利之爭(zhēng)會(huì)增加。由于微處理器的處理速度快速增加，諸處理器和系統(tǒng)總線之間的處理速度之差也會(huì)增加。
因此，通常是將高速度的高速緩沖存儲(chǔ)器包括在多處理器系統(tǒng)的每個(gè)處理器中。高速緩沖存儲(chǔ)器是一種放置在處理器和共享存儲(chǔ)器之間的硬件資源，臨時(shí)存儲(chǔ)從共享存儲(chǔ)器獲得的數(shù)據(jù)。高速緩沖存儲(chǔ)器的訪問速度很高。因此，處理器不需要老是通過系統(tǒng)訪問共享存儲(chǔ)器，使用高速緩沖存儲(chǔ)器來減少總線主設(shè)備對(duì)使用系統(tǒng)總線的權(quán)利之爭(zhēng)并提高系統(tǒng)總線的使用效率。在一個(gè)用于執(zhí)行各種不同程序的多處理器系統(tǒng)中，高速緩沖存儲(chǔ)器也存儲(chǔ)各處理器共享的數(shù)據(jù)。這時(shí)，修改高速緩沖存儲(chǔ)器的數(shù)據(jù)必須通知其他處理器，以保持諸高速緩沖存儲(chǔ)器的數(shù)據(jù)一致性。在一個(gè)處理器將共享存儲(chǔ)器的數(shù)據(jù)存入高速緩沖存儲(chǔ)器中并且隨后修改數(shù)據(jù)的情形，該處理器應(yīng)當(dāng)注意到其它處理器是否需要這個(gè)已改變的數(shù)據(jù)。如果另一個(gè)處理器需要這個(gè)改變的數(shù)據(jù)，則已經(jīng)改變這個(gè)數(shù)據(jù)的處理器必須防止別的處理器訪問共享存儲(chǔ)器并隨即在允許其他處理器訪問共享存儲(chǔ)器之前將這個(gè)改變的數(shù)據(jù)寫入共享存儲(chǔ)器。維持高速緩沖存儲(chǔ)器的數(shù)據(jù)一致性需要精確而又穩(wěn)定的操作運(yùn)算。
因此，很重要的是系統(tǒng)穩(wěn)定性和縮短高效率嚴(yán)格測(cè)試高速緩沖存儲(chǔ)器的進(jìn)行時(shí)間。

圖1示出一種多處理器系統(tǒng)的典型結(jié)構(gòu)。這里，多個(gè)處理器模塊100，一個(gè)輸入/輸出處理模塊110和一個(gè)共享存儲(chǔ)器120通過一個(gè)系統(tǒng)總線130相連接。每個(gè)處理器模塊包括一個(gè)中央CPU102和一個(gè)高速緩沖存儲(chǔ)器104。
高速緩沖存儲(chǔ)器104的測(cè)試通常按下法進(jìn)行。從共享存儲(chǔ)器讀出一個(gè)用于測(cè)試高速緩沖存儲(chǔ)器的測(cè)試程序并存儲(chǔ)在高速緩沖存儲(chǔ)器104中。這里，在高速緩沖存儲(chǔ)器104中有一個(gè)存儲(chǔ)測(cè)試程序的代碼區(qū)和另外的諸測(cè)試區(qū)。然后，執(zhí)行測(cè)試程序測(cè)試高速緩沖存儲(chǔ)器。這時(shí)，一方面執(zhí)行測(cè)試程序，一方面可把數(shù)據(jù)寫入存儲(chǔ)測(cè)試程序的代碼區(qū)以沖擊測(cè)試程序。為了重復(fù)測(cè)試高速緩沖存儲(chǔ)器，CPU應(yīng)當(dāng)讀出共享存儲(chǔ)器的測(cè)試程序。這樣，用于測(cè)試高速緩沖存儲(chǔ)器的時(shí)間就拉長(zhǎng)了。另外，對(duì)用于維持高速緩沖存儲(chǔ)器的數(shù)據(jù)一致性的硬件邏輯需要重載，以達(dá)到可靠地測(cè)試高速緩沖存儲(chǔ)器。
為了解決上述問題，本發(fā)明的一個(gè)目的是提供對(duì)具有一個(gè)通過總線訪問的共享存儲(chǔ)器的多處理器系統(tǒng)的高速緩沖存儲(chǔ)器的測(cè)試方法，以便高效而又嚴(yán)格地測(cè)試高速緩沖存儲(chǔ)器。
為了達(dá)到本發(fā)明的上述目的，提供一種用于多處理器系統(tǒng)的高速緩沖存儲(chǔ)器的測(cè)試方法，多處理器系統(tǒng)具有一個(gè)通過總線訪問的共享存儲(chǔ)器結(jié)構(gòu)，包括有各自作為總線的主設(shè)備且各有一個(gè)高速緩沖模塊的多個(gè)處理器模塊，以及一個(gè)用于存儲(chǔ)供各個(gè)處理器模塊共享的數(shù)據(jù)的共享存儲(chǔ)器模塊，方法包括的步驟是將高速緩沖存儲(chǔ)器分成一個(gè)要被測(cè)試的測(cè)試區(qū)和一個(gè)存儲(chǔ)程序的代碼區(qū)；把共享存儲(chǔ)器中的測(cè)試程序放置在一個(gè)對(duì)應(yīng)于高速緩沖存儲(chǔ)器的代碼區(qū)的位置；以及讀出存儲(chǔ)在共享存儲(chǔ)器中的測(cè)試程序并將測(cè)試程序?qū)懺诟咚倬彌_存儲(chǔ)器的代碼區(qū)中以便執(zhí)行測(cè)試程序。
測(cè)試程序包括一個(gè)用于啟動(dòng)測(cè)試程序的程序執(zhí)行模塊；和一個(gè)測(cè)試程序模塊，它滿足維持高速緩沖存儲(chǔ)器的數(shù)據(jù)一致性協(xié)議并生成一個(gè)總線周期，使得最大負(fù)載被根據(jù)高速緩沖存儲(chǔ)器的狀態(tài)而加到高速緩沖存儲(chǔ)器和共享存儲(chǔ)器之間的硬件上，以測(cè)試高速緩沖存儲(chǔ)器。
另外，測(cè)試程序還包括一個(gè)用于確定參與高速緩沖存儲(chǔ)器測(cè)試的處理器模塊的數(shù)目并使各處理器模塊同步以將重載加到高速緩沖存儲(chǔ)器上的同步模塊，以及一個(gè)用于在測(cè)試期間出現(xiàn)錯(cuò)誤時(shí)存儲(chǔ)和控制錯(cuò)誤信息的錯(cuò)誤處理模塊。
最好，在各自作為多處理器系統(tǒng)的總線主設(shè)備的諸“RQ”模塊具有一個(gè)預(yù)定的序號(hào)的情形，由同步模塊執(zhí)行的同步化包括的步驟為將存儲(chǔ)在共享存儲(chǔ)器中的同步標(biāo)志數(shù)值初始化；根據(jù)作為多處理器系統(tǒng)的總線主設(shè)備的“RQ”模塊數(shù)目設(shè)定同步標(biāo)志數(shù)值；以及檢驗(yàn)同步標(biāo)志數(shù)值是否等于指定的“RQ”模塊數(shù)，如果是，則將同步標(biāo)志數(shù)值減少一個(gè)預(yù)定數(shù)值，如果不是，則繼續(xù)檢驗(yàn)同步標(biāo)志數(shù)值，直到同步標(biāo)志數(shù)值等于一個(gè)初始值為止。
本發(fā)明的上述目的和優(yōu)點(diǎn)，通過參照附圖詳細(xì)敘述其一個(gè)優(yōu)選實(shí)施例將變得更為明顯，在附圖中圖1是多處理器系統(tǒng)的一個(gè)典型結(jié)構(gòu)；圖2示出利用映射公式映射在高速緩沖存儲(chǔ)器上的共享存儲(chǔ)器的數(shù)據(jù)；圖3是使用根據(jù)本發(fā)明的用于高速緩沖存儲(chǔ)器的測(cè)試方法的多處理器系統(tǒng)的結(jié)構(gòu)方框圖；圖4示出使用直接映射法的高速緩沖存儲(chǔ)器的區(qū)域分割以及共享存儲(chǔ)器的測(cè)試程序的位置；圖5示出使用2路集合相聯(lián)映射法的高速緩沖存儲(chǔ)器的區(qū)域分割以及共享存儲(chǔ)器的測(cè)試程序的位置；圖6是用于高速緩存測(cè)試的功能塊流程圖；圖7是用戶接口模塊的工作流程圖；以及圖8是同步器的同步工作流程圖。
用于將共享存儲(chǔ)器塊映射到高速緩沖存儲(chǔ)器的功能在高速緩沖存儲(chǔ)器的設(shè)計(jì)中很重要。共享存儲(chǔ)器的數(shù)據(jù)被存儲(chǔ)在高速緩沖存儲(chǔ)器的一個(gè)預(yù)定尺寸的數(shù)據(jù)傳送單元中。數(shù)據(jù)傳送單元是典型的高速緩沖存儲(chǔ)器槽單元。例如，假設(shè)高速緩沖存儲(chǔ)器容量為16kB，共享存儲(chǔ)容量為16MB，并且數(shù)據(jù)傳送單元為4字節(jié)，則高速緩沖存儲(chǔ)器具有4×210(4K)槽并且共享存儲(chǔ)器具有4×220(4M)塊。
因此，需要一種用于將共享存儲(chǔ)器的塊映射到高速緩沖存儲(chǔ)器的槽的算法，并且還應(yīng)當(dāng)確定共享存儲(chǔ)器的哪一個(gè)塊占據(jù)高速緩沖存儲(chǔ)器的槽。
映射被分類為直接映射、相聯(lián)映射或集合相聯(lián)映射。直接映射很簡(jiǎn)單。用直接映射法，共享存儲(chǔ)器的每個(gè)塊僅能被存儲(chǔ)在高速緩沖存儲(chǔ)器的某一槽之中。因而，當(dāng)CPU必須從映射到同一槽的兩個(gè)塊重復(fù)讀出數(shù)據(jù)時(shí)，塊必須在高速緩存中重復(fù)交換，這會(huì)造成高速緩沖存儲(chǔ)器的命中率降低。
相聯(lián)映射是為解決直接映射的問題的一種嘗試。用相聯(lián)映射法，共享存儲(chǔ)器的每一塊都可存儲(chǔ)在任一槽中。因此，很容易在高速緩沖存儲(chǔ)器中將諸塊換為讀一個(gè)新塊。但是，需要有用于并行檢驗(yàn)所有高速緩沖存儲(chǔ)器各槽標(biāo)記的復(fù)雜電路。
集合相聯(lián)映射綜合了直接映射和相聯(lián)映射的優(yōu)點(diǎn)。借助集合相聯(lián)映射法，高速緩沖存儲(chǔ)器包括有幾個(gè)集合，其中集合的數(shù)目等于高速緩存槽的數(shù)目。
一個(gè)用于三種映射的映射公式表示如下(公式1)Lt＝(Ag/L)mod(Sc/L*W)式中“Lt”表示目標(biāo)高速緩存的集合號(hào)數(shù)，“Ag”表示一個(gè)已給的共享存儲(chǔ)器地址，“L”表示一個(gè)行(槽)的尺寸，“Sc”表示一個(gè)高速緩沖存儲(chǔ)器容量，以及“W”表示每一個(gè)集合的槽數(shù)，例如，在直接映射的情形，W＝1。
在圖2中，行的尺寸為64B，高速緩沖存儲(chǔ)器的容量為1KB，并且共享存儲(chǔ)器的容量為8KB。共享存儲(chǔ)器220的黑區(qū)在直接映射的情形具有一個(gè)高速緩沖存儲(chǔ)器映射200，在2路集合相聯(lián)映射(每集合2槽)的情形具有一個(gè)高速緩沖存儲(chǔ)器映射210。
參照?qǐng)D3，處理器模塊、共享存儲(chǔ)器以及輸入/輸出處理器可分別擴(kuò)充到8板、4板和4板。一種用于維持高速緩沖存儲(chǔ)器的數(shù)據(jù)一致性的寫政策使用回寫法。系統(tǒng)總線使用一種未決協(xié)議并且總線周期分為一個(gè)地址周期和一個(gè)數(shù)據(jù)周期。探測(cè)協(xié)議使用一種修改、排他、共享、作廢(MESI)協(xié)議來維持高速緩存的數(shù)據(jù)一致性。一種替代算法使用一種近來極少使用(LRU)的方法。另外，2路集合相聯(lián)映射也被使用。
用本發(fā)明的高速緩沖存儲(chǔ)器測(cè)試法，高速緩沖存儲(chǔ)器被分為一個(gè)要被測(cè)試的測(cè)試區(qū)和一個(gè)存儲(chǔ)高速緩沖存儲(chǔ)器測(cè)試程序的代碼區(qū)。然后，存儲(chǔ)在共享存儲(chǔ)器中的測(cè)試程序被存儲(chǔ)得與高速緩沖存儲(chǔ)器的測(cè)試程序區(qū)相對(duì)應(yīng)。
參照?qǐng)D4，高速緩沖存儲(chǔ)器區(qū)域被分為一個(gè)測(cè)試區(qū)400和一個(gè)代碼區(qū)410。這里，高速緩沖存儲(chǔ)器容量“Sc”＝1MB，代碼空間“Si”＝240KB并且共享存儲(chǔ)器容量“SM”＝1GB。在直接映射的情形，實(shí)際測(cè)試空間“St”＝786KB，代碼空間“Si”＝262KB。
參照?qǐng)D5，測(cè)試條件等于圖4的測(cè)試條件，并且使用2路集合相聯(lián)映射，實(shí)際測(cè)試空間“St”為512KB并且代碼空間“Si”為512KB。當(dāng)高速緩沖存儲(chǔ)器的區(qū)域被分時(shí)，測(cè)試程序被放在共享存儲(chǔ)器中與被分的區(qū)域相對(duì)應(yīng)，高速緩沖存儲(chǔ)器的測(cè)試負(fù)載最大，并且一個(gè)由于測(cè)試高速緩沖存儲(chǔ)器期間的高速緩存注滿而與總線周期相關(guān)的高速緩存也不需要。
同時(shí)，如圖4和5所示，測(cè)試程序放在共享存儲(chǔ)器中，然后從共享存儲(chǔ)器讀出測(cè)試程序并存儲(chǔ)在高速緩沖存儲(chǔ)器的代碼區(qū)。然后，執(zhí)行測(cè)試程序以根據(jù)編程在測(cè)試程序中的測(cè)試步驟測(cè)試高速緩沖存儲(chǔ)器。
詳細(xì)地說，主板執(zhí)行同步，使得其他各板同時(shí)進(jìn)行高速緩沖存儲(chǔ)器測(cè)試。這時(shí)，連接到共享存儲(chǔ)器的所有各板的高速緩存功能都受到測(cè)試。如果在測(cè)試期間產(chǎn)生錯(cuò)誤，則產(chǎn)生錯(cuò)誤的板以預(yù)定的形式將錯(cuò)誤的信息存儲(chǔ)在共享存儲(chǔ)器中。主板在每一個(gè)同步點(diǎn)檢驗(yàn)是否產(chǎn)生了任何錯(cuò)誤，如果已產(chǎn)生，則停止所有各板的測(cè)試，并且隨后將錯(cuò)誤信息顯示在一個(gè)輸出設(shè)備上。
參照?qǐng)D6，用于高速緩存測(cè)試的程序包括一個(gè)用戶接口模塊、一個(gè)測(cè)試程序模塊、一個(gè)同步模塊以及一個(gè)錯(cuò)誤處理模塊。用戶接口模塊包括一個(gè)用于啟動(dòng)測(cè)試程序的程序執(zhí)行器并從用戶接收高速緩存信息以開始測(cè)試(步驟600)。高速緩存信息指出高速緩存容量、行尺寸、高速緩存映射方法以及共享存儲(chǔ)器的開始地址和結(jié)束地址。
現(xiàn)在參照?qǐng)D7更詳細(xì)地?cái)⑹鲞@一步驟。處理器板接收一個(gè)喚醒中斷信號(hào)(步驟700)。隨后，形成一個(gè)安裝處理器模塊的槽結(jié)構(gòu)(步驟710)。選定高速緩存映射方法(步驟720)之后，將測(cè)試碼重新安排在共享存儲(chǔ)器中(步驟730)并設(shè)定一個(gè)測(cè)試區(qū)(步驟740)。確定重復(fù)測(cè)試高速緩沖存儲(chǔ)器的次數(shù)(步驟750)，然后顯示出一個(gè)用于測(cè)試高速緩沖存儲(chǔ)器的菜單(步驟760)。
然后，參照?qǐng)D6，同步模塊確定參與高速緩沖存儲(chǔ)器測(cè)試的模塊數(shù)目(步驟610)，并使各處理器模塊同步以將重載加到高速緩沖存儲(chǔ)器上(步驟630)?，F(xiàn)在參照附圖8更詳細(xì)地?cái)⑹鲞@一步驟。在共享存儲(chǔ)器中設(shè)定一個(gè)預(yù)定區(qū)域存儲(chǔ)指示同步的同步標(biāo)志數(shù)值并使之初始化為零(步驟800)。然后，用于測(cè)試高速緩沖存儲(chǔ)器的主設(shè)備讀出同步標(biāo)志數(shù)值(步驟805)以測(cè)試同步標(biāo)志數(shù)值是否為零(步驟810)。如果不是零，數(shù)值就被當(dāng)作同步錯(cuò)誤處理(步驟815)，如果是零，則主設(shè)備用RQ的數(shù)目設(shè)定同步標(biāo)志數(shù)值(步驟820)。這里，RQ是作為總線主設(shè)備的板，能夠請(qǐng)求使用多處理器系統(tǒng)中的系統(tǒng)總線并且具有連貫的識(shí)別號(hào)。例如，在5個(gè)RQ的情形，RQ的號(hào)為1至5。但是，每個(gè)RQ將自己的識(shí)別號(hào)與同步標(biāo)志數(shù)值比較(步驟825)，如果他們相等(步驟830)，則RQ將同步標(biāo)志數(shù)值減“1”(步驟835)。RQ反復(fù)檢驗(yàn)直到同步標(biāo)志數(shù)值等于“0”為止，以此執(zhí)行同步化(步驟840和845)。
再次參照?qǐng)D6，測(cè)試程序模塊然后滿足用于維持高速緩沖存儲(chǔ)器的數(shù)據(jù)一致性的協(xié)議，并生成一個(gè)總線周期，使得最大負(fù)載根據(jù)高速緩沖存儲(chǔ)器的狀態(tài)被加到高速緩沖存儲(chǔ)器和共享存儲(chǔ)器之間的硬件上以測(cè)試高速緩沖存儲(chǔ)器(步驟620)。
再次執(zhí)行同步化(步驟630)。
錯(cuò)誤處理模塊在測(cè)試過程期間生成錯(cuò)誤(步驟640)時(shí)存儲(chǔ)和控制信息(步驟650)。當(dāng)用測(cè)試程序執(zhí)行測(cè)試時(shí)，所有的處理器均將對(duì)數(shù)據(jù)比較錯(cuò)誤和總線周期錯(cuò)誤執(zhí)行的程序傳送到一個(gè)錯(cuò)誤處理模塊。然后，錯(cuò)誤處理模塊以預(yù)定的形式把錯(cuò)誤的信息存儲(chǔ)在共享存儲(chǔ)器的一個(gè)預(yù)定區(qū)域內(nèi)。
根據(jù)本發(fā)明，高速緩存的總區(qū)域被分成一個(gè)測(cè)試區(qū)和一個(gè)測(cè)試程序區(qū)，于是僅有測(cè)試區(qū)被測(cè)試，從而提高了測(cè)試性能。
另外，在高速緩存和共享存儲(chǔ)器之間生成所有的總線周期，依次與所有參與測(cè)試的板同步，以提高測(cè)試程序的可靠性。
權(quán)利要求
1.一種用于多處理器系統(tǒng)的高速緩沖存儲(chǔ)器的測(cè)試方法，多處理器系統(tǒng)具有一個(gè)通過總線訪問的共享存儲(chǔ)器結(jié)構(gòu)，包括多個(gè)各自作為總線的主設(shè)備且各有一個(gè)高速緩存模塊的處理器模塊，以及一個(gè)用于存儲(chǔ)供各處理器模塊共享的數(shù)據(jù)的共享存儲(chǔ)器，測(cè)試方法包括的步驟是將高速緩沖存儲(chǔ)器分為一個(gè)要被測(cè)試的測(cè)試區(qū)和一個(gè)存儲(chǔ)程序的代碼區(qū)；將共享存儲(chǔ)器中的測(cè)試程序放置在一個(gè)對(duì)應(yīng)于高速緩沖存儲(chǔ)器的代碼區(qū)的位置；以及讀出存儲(chǔ)在共享存儲(chǔ)器中的測(cè)試程序并將測(cè)試程序?qū)懺诟咚倬彌_存儲(chǔ)器的代碼區(qū)以執(zhí)行測(cè)試程序。
2.權(quán)利要求1的測(cè)試方法，其中測(cè)試程序包括一個(gè)用于啟動(dòng)測(cè)試程序的程序執(zhí)行模塊，以及一個(gè)測(cè)試程序模塊，它滿足用于維持高速緩沖存儲(chǔ)器的數(shù)據(jù)一致性協(xié)議并生成一個(gè)總線周期使得最大的負(fù)載被根據(jù)高速緩沖存儲(chǔ)器的狀態(tài)加到高速緩沖存儲(chǔ)器和共享存儲(chǔ)器之間的硬件上，以測(cè)試高速緩沖存儲(chǔ)器。
3.權(quán)利要求2的測(cè)試方法，其中測(cè)試程序還包括一個(gè)用于確定參與高速緩沖存儲(chǔ)器測(cè)試的處理器模塊的數(shù)目并使處理器模塊同步以將重載加到高速緩沖存儲(chǔ)器上的同步模塊。
4.權(quán)利要求2的測(cè)試方法，其中測(cè)試程序還包括一個(gè)用于在測(cè)試期間出現(xiàn)錯(cuò)誤時(shí)存儲(chǔ)和控制錯(cuò)誤信息的錯(cuò)誤處理模塊。
5.權(quán)利要求3的測(cè)試方法，其中測(cè)試程序還包括一個(gè)用于在測(cè)試期間出現(xiàn)錯(cuò)誤時(shí)存儲(chǔ)和控制錯(cuò)誤信息的錯(cuò)誤處理模塊。
6.權(quán)利要求3的測(cè)試方法，其中在各自作為多處理器系統(tǒng)的總線主設(shè)備的諸RQ模塊具有預(yù)定序號(hào)的情形，同步模塊執(zhí)行的同步化包括的步驟是將存儲(chǔ)在共享存儲(chǔ)器中的同步標(biāo)志數(shù)值初始化；根據(jù)作為多處理器系統(tǒng)的總線主設(shè)備的“RQ”模塊的數(shù)目設(shè)定同步標(biāo)志數(shù)值；以及檢驗(yàn)同步標(biāo)志數(shù)值是否等于指定的“RQ”模塊數(shù)，如果是，就將同步標(biāo)志數(shù)值減少一個(gè)預(yù)定數(shù)值，如果不是，則繼續(xù)檢驗(yàn)同步標(biāo)志數(shù)值直到同步標(biāo)志數(shù)值等于初始值為止。
全文摘要
一種用于多處理器系統(tǒng)的高速緩沖存儲(chǔ)器的測(cè)試方法。多處理器系統(tǒng)具有一個(gè)通過總線訪問的共享存儲(chǔ)器結(jié)構(gòu),包括多個(gè)處理器模塊,以及一個(gè)用于存儲(chǔ)各處理器模塊共享的數(shù)據(jù)的共享存儲(chǔ)器模塊。測(cè)試方法包括的步驟是,將高速緩沖存儲(chǔ)器分為一個(gè)要被測(cè)試的測(cè)試區(qū)和一個(gè)存儲(chǔ)程序的代碼區(qū);將共享存儲(chǔ)器中的測(cè)試程序放在對(duì)應(yīng)于高速緩沖存儲(chǔ)器的代碼區(qū)的位置;以及讀出存儲(chǔ)在共享存儲(chǔ)器中的測(cè)試程序并寫入高速緩沖存儲(chǔ)器的代碼區(qū)以便執(zhí)行測(cè)試程序。
文檔編號(hào)G06F12/08GK1200513SQ98105549
公開日1998年12月2日 申請(qǐng)日期1998年3月12日 優(yōu)先權(quán)日1997年5月28日
發(fā)明者朱奭晚, 許賢奎 申請(qǐng)人:三星電子株式會(huì)社