專利名稱：擴展卡及其控制方法和存有計算機可讀取程序的存儲介質(zhì)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及擴展卡，它連接到計算機設(shè)備的預(yù)定總線上，在給定的時鐘同步作用下，執(zhí)行預(yù)定的擴展功能，還涉及擴展卡的控制方法，以及一種存儲介質(zhì)，其中存儲了可由計算機讀出的程序。
迄今為止，以擴展總線來擴展功能的方法應(yīng)用于諸如個人計算機及其類似的設(shè)備。連接于擴展總線的卡被稱為擴展卡。
這種擴展卡通過擴展總線上的信號線(主要是地址/數(shù)據(jù)線，控制信號線，等等)，向計算機主機傳輸和接收數(shù)據(jù)，因此為計算機提供了擴展功能。
作為采用擴展總線的數(shù)據(jù)傳輸系統(tǒng)，有異步數(shù)據(jù)傳輸系統(tǒng)和同步數(shù)據(jù)傳輸系統(tǒng)；異步傳輸系統(tǒng)是這樣一個系統(tǒng)，數(shù)據(jù)利用控制信號進行信號交換傳輸，且在數(shù)據(jù)傳輸時不使用公共時鐘信號，并用相對低速的擴展總線。
另一方面，同步傳輸系統(tǒng)是這樣一個系統(tǒng)，數(shù)據(jù)通過用公共傳輸時鐘信號來傳輸，且數(shù)據(jù)傳輸速率較異步傳輸系統(tǒng)要高。
連接于同步傳輸系統(tǒng)擴展總線的擴展卡，其基準操作時鐘的產(chǎn)生，存在著兩種系統(tǒng)一種系統(tǒng)是通過計算機主機擴展總線來提供的數(shù)據(jù)傳輸時鐘信號，產(chǎn)生這種操作時鐘并使整個電路工作，如圖7所示時序，上述兩組時鐘是同步的；而另一個系統(tǒng)，通過向擴展卡提供一組完全獨立的操作時鐘發(fā)生器，卡的整個電路與數(shù)據(jù)傳輸時鐘異步操作，其時序關(guān)系如圖8所示。
然而，擴展卡整個電路是基于來自計算機主機提供的數(shù)據(jù)傳輸時鐘工作的，當擴展總線是一種其時鐘信號頻率可由計算機主機任意設(shè)定的擴展總線，例如PCI，在此情況下，擴展卡運行速度受擴展總線傳輸時鐘的頻率影響，這樣一來當傳輸時鐘頻率減慢時就帶來問題，使擴展卡效能變差。
對于整個電路運行是基于完全獨立時鐘信號的擴展卡，當兩種時鐘信號頻率和相位的差異被吸收時，就會發(fā)生額外開銷以及傳輸速率下降，同時還存在著這樣一個問題，即需要一個FIFO存儲器或其它器件來匹配這樣的同步，其匹配電路的規(guī)模會較龐大或者相當。
本發(fā)明即用于解決上述問題，本發(fā)明的目的是提供一種擴展卡，其中根據(jù)擴展總線提供的數(shù)據(jù)傳輸時鐘波動，通過可改變地設(shè)置參照時鐘頻率，實現(xiàn)了數(shù)據(jù)處理的高性能，而產(chǎn)生規(guī)定頻率的參考時鐘，不受擴展總線提供的數(shù)據(jù)傳輸時鐘頻率波動的影響，而且還提供了一種擴展卡的控制方法和一種存儲介質(zhì)，其中存儲了可由計算機讀出的程序。
根據(jù)本發(fā)明的實施例，擴展卡包括信號發(fā)生裝置，連接于預(yù)定擴展總線，產(chǎn)生與擴展總線所提供的數(shù)據(jù)傳輸時鐘相同步的參照時鐘；測量裝置，測量數(shù)據(jù)傳輸時鐘的頻率；設(shè)置裝置，根據(jù)測量裝置所測量的頻率、設(shè)定信號產(chǎn)生裝置所產(chǎn)生參考時鐘的頻率。
附圖的描述概要

圖1為一擴展卡結(jié)構(gòu)的方框圖，表示了本發(fā)明的一個實施例；圖2為圖1所示PLL電路結(jié)構(gòu)的方框圖；圖3為時序圖，表示了圖1所示擴展卡存取控制信號之時序；圖4為表示圖2中每個分頻器的分頻比與每個時鐘之間關(guān)系的圖；圖5為流程圖，展示了本發(fā)明擴展卡存取控制過程的例子；圖6表示了存儲介質(zhì)的存儲映象，存儲了本發(fā)明中擴展卡要讀出的不同數(shù)據(jù)處理程序；圖7為一常規(guī)技術(shù)說明圖；圖8為一常規(guī)技術(shù)說明圖。
〔實施例一〕圖1表示了擴展卡結(jié)構(gòu)框圖，說明了本發(fā)明一個實施例。
在圖中，標號1為擴展卡主體；2是PLL電路，產(chǎn)生與擴展總線輸入時鐘任意頻率同步的時鐘信號b；3是時序產(chǎn)生器，根據(jù)從PLL電路2得到的時鐘信號b產(chǎn)生RAS信號c和CAS信號d，作為對DRAM(動態(tài)隨機存儲器)電路4的存取信號，地址鎖存器5的時序控制信號e，以及類似的信號。
標號6表示一單片微計算機，其中具有CPU，RAM，ROM，時序電路，計數(shù)器電路，以及類似電路(未示出)。擴展總線的時鐘信號a輸入微計算機6的計數(shù)器(未示出)；由此得到時鐘信號a的計數(shù)值。
微計算機6的控制信號f連接到PLL電路2；PLL電路2和類似的電路中分頻器的分頻比設(shè)置，可被控制；進一步說，中斷信號g和等待信號h可由微計算機6輸出到擴展總線。
標號4表示了DRAM(動態(tài)隨機存儲器)電路由許多RAM芯片組成；標號5表示地址鎖存器，鎖存來自擴展總線地址/數(shù)據(jù)信號i，提供給DRAM電路4，其功用是擴展總線和DRAM電路4的數(shù)據(jù)信號的緩沖器電路。
標號7表示了一地址譯碼器，通過擴展總線的地址/數(shù)據(jù)信號i或類似信號檢測對DRAM電路4的訪問，將檢測結(jié)果作為存取信號j提供給時序產(chǎn)生器3。
圖2為表示圖1中PLL電路2具體結(jié)構(gòu)的框圖，其中同圖1的組成部件，標號亦相同。
圖中標號10為相位檢測器(PD)；11為低通濾波器(LPF)；12為壓控振蕩器(VCO)；13和14為分頻器；15為鎖定檢測器(LD)，用于根據(jù)相位檢測器10的輸出β產(chǎn)生PLL電路2的鎖定信號k。
下面說明圖2中PLL電路2的運行。
輸入時鐘，即來自擴展總線數(shù)據(jù)傳輸時鐘的相位，通過相位檢測器10與分頻器14輸出α相位相比較，產(chǎn)生相位差信號β；低通濾波器11根據(jù)相位差將相位差信號β轉(zhuǎn)換為電壓信號γ；電壓信號γ輸入到壓控振蕩器12中。
VCO12的振蕩輸出(輸出時鐘δ)輸入到分頻器14；通過這一反饋環(huán)路，輸入時鐘a的相位和分頻器14輸出a的相位，即VCO12的輸出時鐘δ受到控制，它們之間的相位總是保持同步。
VCO12的輸出時鐘δ輸入到分頻器13；此時假設(shè)輸出時鐘b的頻率為Fout，頻率Fout與輸入時鐘a的頻率Fin之間的關(guān)系為(Fout＝N÷M×Fin)，當假設(shè)分頻器13分頻比設(shè)置為“M”而分頻器14分頻比設(shè)置為“N”時，它們的相位就總會保持在同步狀態(tài)。
進一步說，分頻器13和14的分頻比率可以由外部信號ε和ξ來設(shè)置，即來自于微計算機6控制信號f。
參照圖1和2等將實施例的結(jié)構(gòu)特點描述如下。
上述擴展卡結(jié)構(gòu)具有信號產(chǎn)生裝置(PLL電路2)連接到規(guī)定的擴展總線上，用于通過對來自擴展總線的數(shù)據(jù)傳輸時鐘的分頻，產(chǎn)生與數(shù)據(jù)傳輸時鐘相同步的參考時鐘(輸出時鐘b)；測量裝置(由微計算機6內(nèi)部的時序器組成)用于測量數(shù)據(jù)傳輸時鐘的頻率；設(shè)置裝置，用于根據(jù)測量裝置測量的頻率，設(shè)置由信號產(chǎn)生裝置所產(chǎn)生的參考時鐘的頻率，(如依據(jù)圖4所示微計算機6中ROM或其它存儲源中存儲表，下面將會詳述，通過控制信號f設(shè)置分頻器13和14的分頻比率)，從而產(chǎn)生規(guī)定頻率的參考時鐘，不受來自擴展總線的數(shù)據(jù)傳輸時鐘頻率波動的影響，得到高性能的數(shù)據(jù)處理。
由于擴展卡具有定時信號產(chǎn)生裝置(時序發(fā)生器3)，根據(jù)輸出時鐘b對預(yù)定存儲器(DRAM電路4或其它存儲源)產(chǎn)生存取定時信號，實現(xiàn)了存儲器的存取基于規(guī)定頻率的參考時鐘，不受來自擴展總線傳輸時鐘頻率波動的影響。
下面參考圖3和4對每一部分詳加描述。
圖3為時序圖，表示了圖1所示擴展卡的存儲器存取控制信號的時序情況；圖4表示圖2中設(shè)置在分頻器13和14分頻比率及每個時鐘間的關(guān)系。
來自擴展卡的輸入時鐘a輸入到微計算機6中；微計算機6把輸入時鐘a提供給內(nèi)部的計數(shù)電路(未示出)，在預(yù)定時間內(nèi)計算輸入時鐘a的頻率計算值，并把計算值設(shè)置為頻率Fin。
作為存取訪問的定時信號，RAS信號c和CAS信號d由時序發(fā)生器3輸入到DRAM電路4，其時序由圖3所示；例如，現(xiàn)假定當DRAM電路4的輸出時鐘頻率等于33MHz，DRAM電路4的存取時間設(shè)置為最高速率；為了由輸入時鐘a形成DRAM電路4最高速率時序，微計算機通過PLL電路2設(shè)置控制信號f，這樣使得輸出時鐘b的頻率等于33MHz。
特別要說明的是，圖4所示分頻器13的分頻比設(shè)置為M，分頻器14的分頻比設(shè)置為N；例如，當輸入時鐘a的頻率在66MHz至60MHz范圍內(nèi)時，分頻比率M和N分別設(shè)置為“2”和“1”，則得到輸出時鐘b為33MHz或30MHz；當輸入時鐘a的頻率在60MHz至50MHz范圍內(nèi)時，分頻比率M和N分別設(shè)置為“9”和“5”，則得到輸出時鐘b為33MHz或28MHz。
當分頻比被設(shè)置了，頻率也即被設(shè)定了。
PLL電路2鎖定之前，微計算機6處于等待；PLL電路2被鎖定的狀態(tài)表示了輸入時鐘a和輸出時鐘b處于完全同步的狀態(tài)，如圖3所示，這些信號的上升沿是同時出現(xiàn)的。
在圖2中，鎖定信號k由PLL電路2的相位檢測器10中相位信號β通過鎖定檢測器15而得到；鎖定信號k連接到微計算機6的輸入端口；當它檢測到鎖定狀態(tài)持續(xù)到預(yù)定時間，微計算機6即確定可以訪問DRAM電路4，輸出存取就緒信號l送往時序發(fā)生器3。
時序發(fā)生器3工作過程如下。
當PLL電路2沒鎖定即當不能存取DRAM電路4的狀態(tài)下，來自微計算機6的存取就緒信號l為“無效”狀態(tài)；在此情況下，地址檢測器7檢測來自擴展總線訪問；當存取信號j被激活時，時序發(fā)生器3為擴展總線激活存取重試信號m，請求擴展總線再試存?。换蛘邥r序發(fā)生器3也可以使放棄信號n為有效；如果需要也可能激活等待信號o允許擴展總線來等待。
當PLL電路2鎖定即當DRAM電路4可以存取的狀態(tài)下，來自微計算機6的存取信號l處于“激活”狀態(tài)；因此如果由地址檢測器7產(chǎn)生的表示擴展總線存取的存取信號j處于“激活”，就產(chǎn)生對地址鎖存器5和DRAM電路4的時序信號，正常存取過操作得以執(zhí)行。
下面敘述這樣一種情況，來自擴展總線的數(shù)據(jù)傳輸時鐘信號a的頻率突然改變情況下的工作過程。
當時鐘信號a的頻率Fin突然改變時，PLL電路2的同步即被釋放；這樣一來鎖定信號k為“無效”并且微計算機6檢測到失步狀態(tài)；當檢測到失步狀態(tài)時，微計算機6再次開始對傳輸時鐘即輸入時鐘a頻率的測量過程，并控制PLL電路2，以便輸出時鐘b設(shè)置到最佳頻率上。
由于鎖定信號k也輸入到時序發(fā)生器3中，設(shè)備會馬上被設(shè)置到對擴展總線來的訪問為“不可能”狀態(tài)；這樣由微計算機處理延時造成的非法存取情況能夠避免。
其后的操作與電源接通時相同；當輸入時鐘a與輸出時鐘b同步，且鎖定信號k被設(shè)置為在預(yù)定時間內(nèi)為“激活”時，存取就緒信號l被設(shè)置為“激活”，設(shè)備進入正常的操作狀態(tài)。
由于偶然原因如噪聲或其它等引起的同步被釋放情況的操作，同輸入時鐘信號頻率發(fā)生突然改變情況的操作也是類似的，。
進一步說，當PLL電路在預(yù)定時間內(nèi)沒有鎖住的情況時，應(yīng)視為硬件出現(xiàn)故障，給到擴展總線的中斷信號g被激活，故障情況可通過給計算機(未示出)。
根據(jù)本發(fā)明的擴展卡存取控制方法，參照圖5所示流程圖敘述如下。
圖5表示了根據(jù)本發(fā)明擴展卡存取控制過程一例的流程圖，對應(yīng)于圖1微計算機6數(shù)據(jù)處理過程，標號(1)至(13)分別表示處理步驟。
首先，微計算機6設(shè)置一預(yù)定時間給內(nèi)部定時器(1)，將輸入時鐘a輸入到內(nèi)部計數(shù)電路(未示出)中，使計數(shù)操作開始(2)，當預(yù)定時間的計數(shù)操作完成時(3)，從計數(shù)值(4)計算出輸入時鐘a頻率。
隨后，參照存儲在微計算機6的ROM或其它存儲源中的用于設(shè)置分頻比率M和N的表，如圖4(5)所示，通過控制信號f(6)和(7)來設(shè)置與分頻器13和14相對應(yīng)的值；用于計時預(yù)定時間的內(nèi)部計時器開始啟動(8)；當定時器完成預(yù)定時間的計時操作時(9)，則檢查PLL電路2是否已被鎖定；例如如果沒有，使中斷信號g有效的中斷處于激活狀態(tài)(13)，該狀態(tài)被通知給主CPU，處理過程結(jié)束。
當在步驟(10)確定PLL電路2已被鎖定，存取就緒信號l被“激活”，由此進入設(shè)置DRAM電路4存取就緒狀態(tài)(12)，允許對DRAM電路4的存取操作開始運行。
接下來，檢查PLL電路2的鎖定狀態(tài)是否已經(jīng)解鎖(12)；當被解鎖，即為“是”時，操作流程返回至步驟(1)，重復(fù)相同過程。
〔實施例二〕實施例一講的是，PLL電路2中分頻器13和14利用微計算機6的控制信號f設(shè)置分頻比率為M和N的情況，然而上述過程并不限于使用微計算機6，也可以用硬件邏輯來組成。
進一步說，安裝于擴展卡上的存儲電路不僅限于DRAM電路4，而且還可以采用SRAM電路或圖象處理邏輯電路或其它類似的非存儲器電路。
本發(fā)明擴展卡可讀出的數(shù)據(jù)處理程序的結(jié)構(gòu)，將參照圖6所示存儲圖描述如下。
圖6表示了存儲介質(zhì)的存儲圖，其中存儲本發(fā)明所述擴展卡可讀出的多種數(shù)據(jù)處理程序。
盡管沒有特別示出，用于管理存儲于存儲介質(zhì)中程序的管理信息，例如版本信息、作者信息以及其它信息也被存儲起來；也有這種情況，即依賴于讀出側(cè)OS或類似的程序的信息，例如識別和顯示程序的圖標等也存儲。
進一步說，屬于不同程序的數(shù)據(jù)也在目錄中被管理；也有這樣情況，把各種程序安裝到計算機中的程序，在安裝程序被壓縮的情況下，譯碼程序的程序和類似的程序，也被存儲起來。
本實施例中圖5表示的功能，可由主計算機從外部安裝的程序來執(zhí)行；在這種情況下，本發(fā)明甚至可以應(yīng)用到包括從CD-ROM、閃存、FD等提供到外設(shè)或通過網(wǎng)絡(luò)從其它外存介質(zhì)提供的程序的信息組。
如上所述，顯然可以理解，本發(fā)明目的的實現(xiàn)是通過這樣的方法，存儲有實現(xiàn)上述實施例功能的軟件程序碼的存儲介質(zhì)，提供給一個系統(tǒng)或一個設(shè)備，和計算機(或CPU或MPU)，系統(tǒng)和設(shè)備讀出，存儲在存儲介質(zhì)中的程序碼并執(zhí)行。
在此情況下，從存儲介質(zhì)中讀出程序碼自身，實現(xiàn)本發(fā)明新的功能，已存程序碼的存儲介質(zhì)實現(xiàn)了本發(fā)明。
作為提供程序碼的存儲介質(zhì)，可以是諸如軟盤、硬盤、光盤、CD-ROM、CD-R、磁帶、永久存儲卡、ROM、EEPROM，等等。
同時顯而易見，不僅上述實施例功能通過由計算機讀出程序碼執(zhí)行得以實現(xiàn)，而且在基于程序碼的指令，OS(操作系統(tǒng))等控制計算機運行一部分或全部實際過程，上述實施例功能由這些過程實現(xiàn)。
進一步說，顯而易見，存儲介質(zhì)中讀出的程序碼寫入到插入計算機的功能擴展卡或連接于計算機的功能擴展單元中之后，在基于程序碼的指令，功能擴展卡或功能擴展單元等的CPU執(zhí)行一部分和全部實際過程，上述實施例功能由這些過程實現(xiàn)。
根據(jù)上述本發(fā)明，由于擴展卡具有信號產(chǎn)生裝置，連接在預(yù)定擴展總線上，產(chǎn)生與擴展總線提供的數(shù)據(jù)傳輸時鐘同步的參考時鐘；測量數(shù)據(jù)傳輸時鐘頻率的測量裝置；設(shè)置參考時鐘頻率的設(shè)置裝置，參考時鐘由測量裝置在測量頻率基礎(chǔ)上由信號發(fā)生裝置產(chǎn)生；所以，產(chǎn)生預(yù)定頻率的參考時鐘不受來自擴展總線傳輸時鐘波動影響，高性能數(shù)據(jù)處理得以實現(xiàn)。
由于擴展卡也有定時信號產(chǎn)生裝置，它在參考時鐘基礎(chǔ)上產(chǎn)生規(guī)定存儲器的存取定時信號，所以可以實現(xiàn)在預(yù)定頻率的參考時鐘基礎(chǔ)上，不受來自擴展總線數(shù)據(jù)傳輸時鐘頻率波動影響的存儲器訪問。
這里也提供了擴展卡存取控制方法，該卡帶有信號產(chǎn)生裝置，連接于預(yù)定擴展總線，產(chǎn)生與來自擴展總線數(shù)據(jù)傳輸時鐘同步的參考時鐘；更進一步提供了存儲介質(zhì)，其中存有可由計算機讀出并控制具有信號產(chǎn)生裝置的擴展卡的存取的程序，信號產(chǎn)生裝置連接到預(yù)定擴展總線上，產(chǎn)生與來擴展總線數(shù)據(jù)傳輸時鐘同步的參考時鐘，其中程序具有測量數(shù)據(jù)傳輸時鐘頻率的測量步驟；在測量頻率基礎(chǔ)上設(shè)置由信號產(chǎn)生裝置產(chǎn)生參考時鐘頻率的設(shè)置步驟；這樣，在產(chǎn)生預(yù)定頻率的參考時鐘不受來自擴展總線數(shù)據(jù)傳輸時鐘頻率波動影響的情況下，獲得了數(shù)據(jù)處理的高性能。
權(quán)利要求
1.一種擴展卡，包括信號產(chǎn)生裝置，連接于預(yù)定擴展總線上，用于產(chǎn)生與來自擴展總線數(shù)據(jù)傳輸時鐘同步的參考時鐘；測量裝置，用于測量數(shù)據(jù)傳輸時鐘的頻率；設(shè)置裝置，根據(jù)所說測量裝置測量的頻率，設(shè)置由所說信號產(chǎn)生裝置所產(chǎn)生的參考時鐘的頻率。
2.如權(quán)利要求1所述的卡，更進一步包括定時信號產(chǎn)生裝置，用于根據(jù)參考時鐘、產(chǎn)生規(guī)定存儲器的存取定時信號。
3.一種擴展卡存取控制方法，該擴展卡具有信號產(chǎn)生裝置，信號產(chǎn)生裝置連接到預(yù)定擴展總線上，產(chǎn)生與來自擴展總線數(shù)據(jù)傳輸時鐘同步的參考時鐘，包括步驟測量數(shù)據(jù)傳輸時鐘頻率的測量步驟；在測量頻率基礎(chǔ)上，設(shè)置信號產(chǎn)生裝置所產(chǎn)生參考時鐘頻率的設(shè)置步驟。
4.一種計算機可讀介質(zhì)，其中編碼有程序，用以控制擴展卡的存取，該擴展卡具有信號產(chǎn)生裝置，信號產(chǎn)生裝置連接到預(yù)定擴展總線上，產(chǎn)生與來自擴展總線數(shù)據(jù)傳輸時鐘同步的參考時鐘，所說程序包括測量數(shù)據(jù)傳輸時鐘頻率的測量步驟；在測量頻率基礎(chǔ)上，設(shè)置信號產(chǎn)生裝置所產(chǎn)生參考時鐘頻率的設(shè)置步驟。
全文摘要
產(chǎn)生預(yù)定頻率的參考時鐘不受擴展總線數(shù)據(jù)傳輸時鐘頻率波動影響,實現(xiàn)高性能數(shù)據(jù)處理;微計算機測量數(shù)據(jù)傳輸時鐘頻率,并在測量頻率的基礎(chǔ)上,設(shè)置PLL電路產(chǎn)生的參考時鐘的頻率。
文檔編號G06F13/36GK1193137SQ98106029
公開日1998年9月16日 申請日期1998年3月5日 優(yōu)先權(quán)日1997年3月6日
發(fā)明者浜田博志 申請人:佳能株式會社