專利名稱：向一組大容量總線添加插入諸單元時(shí)隙的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在插入單元和機(jī)架系統(tǒng)中的一組數(shù)據(jù)傳輸總線，在上述系統(tǒng)中，當(dāng)將部件推入機(jī)架時(shí)，諸插入單元就被連接到該總線，使得諸插入單元通過該總線可以互相建立數(shù)據(jù)傳輸連接。
相當(dāng)復(fù)雜的分布式設(shè)備環(huán)境，諸如遠(yuǎn)程通信和計(jì)算機(jī)系統(tǒng)，使用不同的背板總線，其目的是從電氣方面和機(jī)械方面將不同的各單元互相連接起來，并且允許在各單元之間進(jìn)行迅速的通信。諸總線可以是無源總線，或者它們也可以是有源總線，其中，外部邏輯電路加速在總線中電壓電平的變化，并且因此使得該總線工作得更快。
背板總線也可以應(yīng)用于由若干硬件機(jī)架形成的系統(tǒng)中，例如在一個(gè)數(shù)字遠(yuǎn)程通信系統(tǒng)的節(jié)點(diǎn)設(shè)備中，在那里，必須在諸硬件機(jī)架之間傳輸數(shù)據(jù)和時(shí)鐘信號(hào)。就定時(shí)而言，各種數(shù)字系統(tǒng)需要通常稱為時(shí)鐘的各種同步信號(hào)。例如，在這樣的背板總線系統(tǒng)中，需要精確地同時(shí)的定時(shí)信息。時(shí)鐘的分配按照

圖1所示的方式，即，通過建造一個(gè)含有若干等長的并行傳輸線11的星狀傳輸線網(wǎng)絡(luò)來實(shí)行。對于每一條傳輸線來說，都有該傳輸線本身的發(fā)射機(jī)12，從所有傳輸線所共有的一個(gè)時(shí)鐘源13向該發(fā)射機(jī)提供時(shí)鐘信號(hào)。在每一條傳輸線的終點(diǎn)處都有該傳輸線本身的接收機(jī)14，用于接收該時(shí)鐘信號(hào)。此類解決方案的缺點(diǎn)(由若干并行的發(fā)射機(jī)/接收機(jī)對所引起)是相當(dāng)高的成本，以及在其他設(shè)備中難以實(shí)現(xiàn)，例如在發(fā)生變化的情況下缺乏靈活性。例如，在實(shí)踐中，由于不可能把電纜拉到任何地方，使得諸傳輸線將是等長的，所以一部具體的發(fā)射機(jī)的位置根本不能被移動(dòng)。
若精確地同時(shí)的定時(shí)信息不是一個(gè)必要的特征，則總線收發(fā)器邏輯(BTL)電路已經(jīng)被應(yīng)用于背板總線中，例如在一種根據(jù)未來總線標(biāo)準(zhǔn)的結(jié)構(gòu)中，一部發(fā)射機(jī)向連接有多部接收機(jī)的公共總線提供信號(hào)。這種解決方案的一個(gè)首要缺點(diǎn)就是傳播延時(shí)因不同的接收機(jī)而不同。在這種環(huán)境下，對所有應(yīng)用來說，定時(shí)信息不是充分地精確，但是這個(gè)解決方案僅對那些精確地同時(shí)的定時(shí)信息不是一個(gè)必要特征的情形來說是合適的。此外，由于在該總線兩端的并聯(lián)終端負(fù)載，使得在該系統(tǒng)中的功率損耗很高。
由于不斷增加的時(shí)鐘頻率以及日益增長的設(shè)備復(fù)雜性，各種背板總線已經(jīng)成為限制系統(tǒng)性能的主要因素。若對背板總線來說顯得很重要的那些參數(shù)，即，延時(shí)、噪聲以及噪聲容限，被預(yù)告為很差，則將無法得到為該系統(tǒng)所確定的性能。背板總線的特性阻抗是影響著系統(tǒng)性能與設(shè)計(jì)的一個(gè)重要因素。它影響到各種重要的參數(shù)，諸如傳播延時(shí)、噪聲容限、連接噪聲、內(nèi)部電容和串話。在理論上，特性阻抗不會(huì)影響在總線上傳播的信號(hào)的傳播延時(shí)，但是要考慮被連接到總線的設(shè)備的各種電容，它們跟特性阻抗并聯(lián)，并因此使總的阻抗增加，這將導(dǎo)致一種較慢的總線運(yùn)作。
伴隨著降低了的特性阻抗，內(nèi)部總線電容將增加，由此使得信號(hào)上升時(shí)間增加。因此，上升時(shí)間的延遲主要是由背板總線引起的，但它也是由連接到背板總線的插入單元控制器的充電延時(shí)所引起的，這也使背板總線的總延時(shí)增加。
圖2表示一組總線B，它位于一部設(shè)備機(jī)箱的后背部分，并且有N個(gè)插入單元通過發(fā)射機(jī)/接收機(jī)模塊被連接到該機(jī)箱。在該總線的末端安裝了一個(gè)插入單元，它向該總線提供這樣一組主時(shí)鐘信號(hào)，用以同步該總線的其他插入單元。由于上述理由，該總線具有一定的時(shí)鐘頻率，因此，在超過這個(gè)頻率的諸頻率上，各種延時(shí)將大大增加，使得位于該總線的另一端并且位于另一端的單元A在其發(fā)送時(shí)隙內(nèi)向它發(fā)送一組信號(hào)的單元C接收該信號(hào)是如此之遲，以致該信號(hào)的一部分或整個(gè)信號(hào)將偏移到接收時(shí)隙以外。
借助于使用在諸插入單元中的一個(gè)快速總線接口，即所謂GTL技術(shù)，可以在某種程度上提高總線的時(shí)鐘頻率。已經(jīng)專門地開發(fā)出使用低電壓擺幅(LVS)的CMOS晶體三極管的耿寧(Gunning)收發(fā)器邏輯(GTL)，它允許將發(fā)射機(jī)/接收機(jī)集成到超大規(guī)模集成電路(VLSI)和專用集成電路(ASIC)中去，代替在傳統(tǒng)的諸插入單元中作為一個(gè)單獨(dú)模塊的發(fā)射機(jī)/接收機(jī)。通過使用GTL技術(shù)，最多可達(dá)10個(gè)插入單元可以被連接到位于設(shè)備機(jī)箱后背部分的無源總線B。
當(dāng)使用GTL技術(shù)時(shí)，插入單元的發(fā)射機(jī)/接收機(jī)電容約為10-15pF。若再增加插入單元使得它們的數(shù)目多于10個(gè)，則其結(jié)果是總線阻抗將在25和80Ω之間發(fā)生變化，使得該總線永遠(yuǎn)不能充分地適配。其結(jié)果是，當(dāng)時(shí)鐘脈沖幅度已經(jīng)上升時(shí)，由于信號(hào)中的干擾將產(chǎn)生振蕩，并且諸單元將必須等待，直到振蕩已經(jīng)消失為止。
還應(yīng)當(dāng)注意的是，位于總線一端的主時(shí)鐘將引起時(shí)鐘信號(hào)在長總線上的相位偏移。
在本申請人的芬蘭專利申請F(tuán)I-953010(發(fā)明人是沃提萊南馬梯)中，提出了由傳輸延時(shí)引起的各種問題的一種解決方案。其思路是通過一個(gè)適配器電路向該總線提供一種無階梯的、實(shí)質(zhì)上為正弦的波形，上述適配器電路除了將正在傳播的波形的電平適配于所需的電平以外，還吸收從傳輸線返回的反射波，并且同時(shí)防止多次反射。這樣就在傳輸線中得到一種類似于駐波的波形，它由正在傳播的波形以及一次反射波形之和來形成，并且可以被用來作為系統(tǒng)定時(shí)和信息傳輸。在實(shí)踐中用這種方法有可能差不多全部消除由傳播延時(shí)而引起的在不同接收機(jī)之間的定時(shí)差異。
圖3以最簡單的實(shí)施例的形式來表示一個(gè)根據(jù)上述專利申請的系統(tǒng)。串聯(lián)電阻R1被連接到正弦波發(fā)生器31的低輸出阻抗輸出端，它的另一端被連接到傳輸線32，各具體的設(shè)備單元的諸接收機(jī)33被連接到該傳輸線的不同的諸點(diǎn)上。由于各種設(shè)備單元可以是各種各樣的不同類型，以及由于設(shè)備單元的結(jié)構(gòu)不屬于本發(fā)明的范圍之內(nèi)，所以在各種具體的設(shè)備單元(例如在各種插入背板的單元)中，該圖僅表示該接收機(jī)。串聯(lián)電阻R1的數(shù)值基本上與傳輸線的有效阻抗相同，即，在負(fù)荷狀態(tài)下的傳輸線阻抗(諸接收機(jī)電路被連接到該傳輸線)。該傳輸線的終端為開路，此外，傳輸線的長度短于四分之一波長。在最有利的情況下，傳輸線的長度大約等于波長的八分之一。不管諸接收機(jī)位于傳輸線上的什么位置，它們總是處于傳輸線信號(hào)幅度接近于其最大值的一個(gè)區(qū)域。若傳輸線的長度接近于波長的四分之一，則最接近于輸入端的接收機(jī)最好位于離開輸入點(diǎn)一個(gè)足夠的距離的地方(位于接近八分之一波長的一個(gè)距離上)，使得在所述點(diǎn)上的信號(hào)幅度足夠大。
還可以用不同方法來補(bǔ)償時(shí)鐘信號(hào)的傳播延時(shí)。有可能提高待使用的時(shí)鐘頻率。授予格羅沃的加拿大專利CA-1 301 261描述了一種方法，該方法對被連接到總線的每一個(gè)插入單元或模塊獨(dú)立地進(jìn)行補(bǔ)償。每一個(gè)模塊都含有一個(gè)時(shí)鐘發(fā)生器，后者用一種模擬的鎖相環(huán)(PLL)電路來實(shí)現(xiàn)，并且全部鎖定于相同的參考時(shí)間。具體安排如下位于總線一端的一個(gè)主時(shí)鐘向輸出線發(fā)出諸時(shí)鐘脈沖。一條返回線與該線平行。遠(yuǎn)離主時(shí)鐘的該線的諸末端互相組合在一起，并且位于主時(shí)鐘一側(cè)的返回線的那一端被連接到終端電阻，因此，不會(huì)發(fā)生反射。每一個(gè)模塊都被連接到輸出線以及返回線的同一點(diǎn)上。當(dāng)主時(shí)鐘向輸出線發(fā)出一個(gè)時(shí)鐘脈沖并到達(dá)該模塊時(shí)，該模塊將識(shí)別該脈沖的前沿。該脈沖傳播到輸出線的末端，并沿著返回線回到主時(shí)鐘。當(dāng)該脈沖(再次)到達(dá)該模塊時(shí)，該模塊識(shí)別返回脈沖的前沿?，F(xiàn)在該模塊知道介于輸出脈沖與返回脈沖之間的準(zhǔn)確時(shí)間。這個(gè)時(shí)間的一半等于該模塊離開諸線的末端的時(shí)間距離。因此，每一個(gè)模塊都知道它離開諸線的末端的時(shí)間距離。當(dāng)一個(gè)新的時(shí)鐘脈沖通過每一個(gè)模塊時(shí)，它們將響應(yīng)于該時(shí)鐘脈沖，精確地在議論中的該模塊所測得的時(shí)間的一半之后，為它們各自的時(shí)鐘電路產(chǎn)生一個(gè)同步脈沖。該時(shí)鐘脈沖已經(jīng)傳播到輸出線的末端。這樣，每一個(gè)模塊都在同一瞬間精確地產(chǎn)生一個(gè)同步脈沖。每一個(gè)模塊的時(shí)鐘將被鎖定于相同的參考時(shí)間上，該參考時(shí)間就是主時(shí)鐘的時(shí)鐘脈沖已經(jīng)傳播到輸出線的末端的那一瞬間。
當(dāng)時(shí)鐘脈沖沿著返回線返回時(shí)，該模塊測量介于輸出脈沖和返回脈沖之間的時(shí)間，并且在這個(gè)時(shí)間的一半之后，它再次產(chǎn)生一個(gè)同步脈沖，并且從下一個(gè)時(shí)鐘脈沖已經(jīng)通過該模塊的那一瞬間開始測量該時(shí)間。上述過程繼續(xù)不斷地重復(fù)著，由此，當(dāng)主時(shí)鐘脈沖已經(jīng)傳播到輸出線的末端時(shí)，該模塊的時(shí)鐘電路的同步脈沖總要被更新。
這種補(bǔ)償方法工作得很好，但不足的是它們需要額外的布線和時(shí)間測量。這就使成本增加，在許多情況下這是不能接受的。通過將總線變?yōu)橛性吹?，可以得到提高了的速度，但它工作于一種有麻煩的狀態(tài)之中，這是一個(gè)缺點(diǎn)倘若有一個(gè)有源部件損壞，則必須更換全部總線。
本發(fā)明瞄準(zhǔn)這樣一種背板總線，特別是針對各種設(shè)備機(jī)箱，使之有可能增加無源總線的傳輸容量，并且以這種方式來增加被連接到總線的插入單元的數(shù)目，而不采用任何增加成本的傳播延時(shí)的補(bǔ)償方法。
按照在獨(dú)立權(quán)利要求中所給出的規(guī)定，達(dá)到了所確定的目的。
一組無源的背板總線從物理上被劃分為兩組總線，最好是在總線的中點(diǎn)處分開。諸總線被組合以便通過橋接來形成一組邏輯總線，但是按照這種方式，不是在總線上實(shí)現(xiàn)橋接功能，而是在一個(gè)插入單元中實(shí)現(xiàn)橋接功能，并且在斷點(diǎn)處將插入單元連接到該總線。插入單元確信，當(dāng)一個(gè)位于該總線的第1個(gè)半部的插入單元向一個(gè)位于該總線的第2個(gè)半部的插入單元發(fā)送數(shù)據(jù)時(shí)，該傳輸時(shí)隙將被適當(dāng)?shù)赜成涞教幱诘?個(gè)半部的插入單元的傳輸時(shí)隙之中，反之亦然。處于第1個(gè)半部的時(shí)隙以及處于第2個(gè)半部的目標(biāo)時(shí)隙將形成一條邏輯通道，按照相同的原理，它可以被配置為一條單時(shí)隙的通道。
為了不浪費(fèi)僅僅存在于橋接功能之中的插入單元諸時(shí)隙，將各種橋接功能定位于一個(gè)主單元上將是有利的，該主單元是遠(yuǎn)程通信單元，它執(zhí)行一種向總線提供主時(shí)鐘的有源功能。特別有利的是，將橋接功能定位于兩個(gè)插入單元之中，由此，若一個(gè)失效，則另一個(gè)插入單元能夠執(zhí)行橋接功能，以確保該總線在沒有任何中斷的情況下工作。
雖然橋接在不同的兩半部之間的通信中產(chǎn)生延時(shí)，但這是無害的，因?yàn)檫@種延時(shí)對所有連接來說都是相似的。
下面將參照諸附圖，對本發(fā)明進(jìn)行說明，其中圖1表示在一條星狀線上諸時(shí)鐘的分布；圖2表示一組總線，它位于一個(gè)設(shè)備機(jī)箱的后背部分；圖3表示在總線上一組駐波的產(chǎn)生；圖4表示一組已被分開的總線；圖5表示諸時(shí)隙的交織；圖6表示諸時(shí)隙的另一種交織；圖7表示在一幀之內(nèi)的交叉連接。
圖4表示一組總線，它位于在一個(gè)設(shè)備機(jī)箱的后背部分，并且其物理長度略短于機(jī)箱的寬度。諸電路單元A1，…，B7以一種已知的方式被連接到該總線。根據(jù)本發(fā)明，該物理總線被劃分為兩個(gè)物理上獨(dú)立的部分總線A和總線B。因此每一部分都可以連接一定數(shù)目的電路單元。待連接到總線A的諸電路單元通常由參考數(shù)字A來表示，而待連接到總線B的諸電路單元通常由參考數(shù)字B來表示。在各獨(dú)立的總線中，每一個(gè)總線連接器在其每一端都以終端阻抗R的方式進(jìn)行終端連接，通過這種方式使諸連接器獲得電壓，在圖中為一個(gè)1.2V的電壓。終端電阻可以是例如一個(gè)50Ω電阻。
在它們的接合部中，總線的各部分有些重疊，使得待插入接合部并且起到橋接作用的諸插入單元4A和4B被連接到每一組總線。通過這些插入單元將接收它們的主時(shí)鐘?？梢赃@樣來安排，使得插入單元4A向總線A提供時(shí)鐘，并且插入單元4B相應(yīng)地向總線B提供時(shí)鐘，或者反過來，使得相同的插入單元(4A或4B)向兩組總線提供時(shí)鐘。若兩個(gè)總線部分都使用一個(gè)公共的時(shí)鐘，則時(shí)鐘的偏離(skew)將成為一個(gè)限制因素，倘若時(shí)鐘是在所使用的駐波的幫助下形成的，則偏離不成為問題。在使用諸獨(dú)立時(shí)鐘時(shí)，在數(shù)據(jù)傳輸中的延時(shí)將成為一個(gè)限制因素，并且，下列事實(shí)也將成為一個(gè)附加的缺點(diǎn)，即，諸插入單元的專用集成電路將需要更多的引腳。
諸插入單元4A和4B的最重要的責(zé)任就是在各總線部分A和B之間執(zhí)行橋接功能。諸插入單元有利地可以是執(zhí)行一種有源遠(yuǎn)程通信操作的常規(guī)插入單元，并且其中的一個(gè)或兩個(gè)向總線提供主時(shí)鐘。因此，為了建立橋接，不需要浪費(fèi)插入單元的時(shí)隙。被添加到諸插入單元的正常功能中去的橋接功能，確信待發(fā)送的數(shù)據(jù)將根據(jù)管道(pipeline)原理從一個(gè)總線部分傳送到另一部分。橋接的實(shí)現(xiàn)在業(yè)界中是人所共知的事情，并且用于這種用途的電路都是現(xiàn)成的，例如各種專用集成電路。在這里，使用兩個(gè)插入單元來實(shí)施橋接，但是也可以僅用一個(gè)插入單元。通過使用兩個(gè)具有相同表格的插入單元可以得到下列好處，即，即使一個(gè)插入單元出現(xiàn)故障，該總線仍然可以使用，因?yàn)榱硪粋€(gè)插入單元能夠獨(dú)自執(zhí)行橋接功能，并且向兩個(gè)總線部分提供主時(shí)鐘。然而，在根據(jù)本發(fā)明的方法中，重要的是由一個(gè)獨(dú)立于無源總線之外的有源部件來執(zhí)行橋接功能。
當(dāng)處于一個(gè)總線部分之中的一個(gè)插入單元想向處于另一個(gè)總線部分之中的插入單元發(fā)送數(shù)據(jù)時(shí)，它將在它本身的發(fā)送時(shí)隙N中進(jìn)行發(fā)送。執(zhí)行橋接功能的插入單元(插入單元4A或4B)接收該數(shù)據(jù)并將其送往管道。當(dāng)然，插入單元不可能在同一時(shí)隙N中立刻建立橋接并向另一個(gè)總線部分發(fā)送數(shù)據(jù)，它必須等待下一個(gè)時(shí)隙N+1。當(dāng)這個(gè)時(shí)隙到來時(shí)，已橋接的插入單元向前輸送數(shù)據(jù)。在介于各總線部分之間傳輸數(shù)據(jù)時(shí)，橋接將引起至少一個(gè)時(shí)隙的延時(shí)，由此在一個(gè)總線部分的時(shí)隙中的數(shù)據(jù)，將在推遲一個(gè)時(shí)隙之后出現(xiàn)在另一個(gè)總線部分之中。因此，一個(gè)總線部分(例如總線部分A)的物理時(shí)隙N以及另一個(gè)總線部分(例如總線部分B)的物理時(shí)隙N+1將形成一個(gè)邏輯時(shí)隙，它可以按照與諸物理時(shí)隙相同的原理被配置。
至少可以用兩種方法來實(shí)現(xiàn)從一個(gè)總線部分到另一個(gè)總線部分的數(shù)據(jù)橋接通過將介于這兩個(gè)總線部分的諸時(shí)隙加以交織，以及通過使用一種交叉連接功能。
圖5概略地說明諸時(shí)隙的交織。圖的上半部表示總線部分A的諸時(shí)隙，圖的下半部表示總線部分B的諸時(shí)隙。在每一個(gè)時(shí)隙的開始，從插入單元A或B向諸總線發(fā)送一個(gè)時(shí)鐘脈沖。時(shí)鐘脈沖準(zhǔn)確地在同一瞬間到達(dá)，所以兩組總線的諸時(shí)隙被同步。由于該橋接功能必然引起一段延時(shí)，所以諸總線的諸發(fā)送時(shí)隙不可能是同時(shí)的。當(dāng)該延時(shí)只有一個(gè)時(shí)隙的最小值時(shí)，其結(jié)果是被連接到總線A的諸單元只能在用一塊相同的白色區(qū)域來表示的諸時(shí)隙中進(jìn)行發(fā)送，并且它們僅能在標(biāo)有斜線的諸時(shí)隙中進(jìn)行接收。相應(yīng)地，被連接到總線B的諸單元只能在標(biāo)有斜線的諸時(shí)隙中進(jìn)行發(fā)送，并且只能在用一塊相同的白色區(qū)域來表示的諸時(shí)隙中進(jìn)行接收。
下面我們將考察連續(xù)的諸時(shí)隙N，N+1，N+2和N+3。時(shí)隙N是用于總線A和總線B二者的設(shè)備的傳輸時(shí)隙。在時(shí)隙N中，一部被連接到總線A的設(shè)備向總線B的設(shè)備發(fā)送數(shù)據(jù)。橋接的插入單元4A(或4B)接收在該時(shí)隙中發(fā)送的數(shù)據(jù)，并將其傳送到管道中去。當(dāng)時(shí)隙N+1開始時(shí)，橋接的插入單元將這組數(shù)據(jù)送往總線B，并且被連接到這組總線的目標(biāo)單元接收該數(shù)據(jù)。按照類似的方式，在時(shí)隙N中，被連接到總線B的一個(gè)單元向總線A發(fā)送數(shù)據(jù)，該橋接單元接收此數(shù)據(jù)，并在下一個(gè)時(shí)隙N+1將其送往總線A，該目標(biāo)單元從總線A檢出該數(shù)據(jù)。在諸時(shí)隙N+2和N+3將執(zhí)行類似的功能。
這樣一來，邏輯總線的容量被均等地劃分到每一個(gè)總線部分。這種安排的數(shù)據(jù)傳輸率等于時(shí)鐘頻率，并且，向該系統(tǒng)的每一個(gè)總線部分提供的數(shù)據(jù)的速率為時(shí)鐘頻率的一半。
在前面的例子中，依次地為各總線部分的諸時(shí)隙進(jìn)行交織。當(dāng)然，也可以通過在一個(gè)方向上給出多于另一個(gè)方向的容量來完成交織。因此，在圖6中的例子表示這樣一種情況，即，從總線A到總線B的傳輸容量高于相反的方向。以這樣一種方式來劃分總?cè)萘浚沟酶骺偩€的容量之比為1∶3?？偩€A的諸單元可以在3個(gè)連續(xù)的時(shí)隙中進(jìn)行發(fā)送，這3個(gè)時(shí)隙就是圖中的諸時(shí)隙N，N+1，N+2，因此，它們從該單元接收總線B在時(shí)隙N+3中發(fā)送、并且隨后在下面3個(gè)時(shí)隙中再次發(fā)送的諸數(shù)據(jù)。相應(yīng)地，總線B的一個(gè)單元可以在時(shí)隙N進(jìn)行發(fā)送，并且在隨后的3個(gè)連續(xù)的時(shí)隙中，它將從總線A的諸單元處接收數(shù)據(jù)。
在該圖所示的設(shè)計(jì)安排中，從總線A到總線B的橋接單元延時(shí)必須是一個(gè)時(shí)隙，但是從總線B到總線A的延時(shí)為3個(gè)時(shí)隙在時(shí)隙N發(fā)送的數(shù)據(jù)僅在時(shí)隙N+3才出現(xiàn)在總線A上。
在橋接中也可以使用交叉連接功能。在圖4中，諸單元4A和4B具有相似的交叉連接表。交叉連接單元可以從兩個(gè)數(shù)據(jù)塊逐步改變到在時(shí)隙水平上的完全的交叉連接。當(dāng)總線幀被劃分為依賴于傳輸要求的兩部分時(shí)，兩個(gè)數(shù)據(jù)塊的交叉連接是十分簡單的，并且在容量分配上不受約束。其缺點(diǎn)是在某些情況下它可能使延時(shí)增加。
若在時(shí)隙水平上實(shí)現(xiàn)各總線部分之間的交叉連接，則在總線容量的分配上將獲得充分的自由度，但隨之而來的是需要更多的存儲(chǔ)容量，這是一個(gè)缺點(diǎn)。例如，若總線幀具有8192個(gè)時(shí)隙，并且頻率為65.536MHz，則為了在各總線部分之間定義各種交叉連接，將需要16384比特(的存儲(chǔ)容量)。
圖7表示在待分配的數(shù)據(jù)塊的大小為63字節(jié)的情況下的交叉連接。該數(shù)據(jù)塊被劃分為3部分。在數(shù)據(jù)塊的第1部分，被連接到總線部分A的諸單元被允許發(fā)送，并且在數(shù)據(jù)塊的最后部分，被連接到總線部分B的諸單元被允許發(fā)送。在總線幀的中間，被允許的諸區(qū)域互相重疊，并且在這個(gè)區(qū)域，不允許從一個(gè)總線部分向另一個(gè)總線部分傳送數(shù)據(jù)，只允許在同一個(gè)總線部分之內(nèi)從一個(gè)單元向另一個(gè)單元傳送數(shù)據(jù)。
使用介于各總線部分之間的交叉連接將在某種程度上增加系統(tǒng)的復(fù)雜性。此外，在交叉連接表中，必須考慮在管道中的延時(shí)，介于發(fā)送與接收諸單元之間，該延時(shí)為一個(gè)時(shí)隙。例如，若總線部分A的一個(gè)單元在時(shí)隙N進(jìn)行發(fā)送，則必須將時(shí)隙N+1定義為被連接到總線部分B的一個(gè)單元的接收時(shí)隙。
根據(jù)本發(fā)明的安排，其中一組總線被劃分為兩個(gè)總線部分，具有下列缺點(diǎn)，即，它需要一個(gè)附加的插入單元，該單元被連接到兩組總線并且執(zhí)行一種橋接功能。但是，與通常的只有一組總線的情況相比，它有可能使用被連接到背板總線的數(shù)目更多的插入單元。當(dāng)在各插入單元的發(fā)射機(jī)/接收機(jī)中使用被稱為GTL的發(fā)射機(jī)時(shí)，背板總線的時(shí)鐘頻率可以提高。諸發(fā)射機(jī)被指定使用一個(gè)高達(dá)80MHz的時(shí)鐘頻率。由于GTL發(fā)射機(jī)屬于漏極開路類型，所以幾個(gè)單元可以在同一時(shí)隙中進(jìn)行發(fā)送，并且通過采用一種適當(dāng)?shù)目偩€協(xié)議，可使任何沖突都得以解決。
權(quán)利要求
1.在一組大容量的、跟與之連接的諸插入單元互相組合在一起的無源總線中，增加插入單元的方法，其特征在于該總線以這樣的方式被劃分為至少兩個(gè)物理上獨(dú)立的總線部分，使得在分界點(diǎn)上，各總線部分的連接器將在一定距離上并行地運(yùn)行，至少有一個(gè)插入單元插槽位于分界點(diǎn)上，一個(gè)電路單元位于該插入單元插槽上，以便按照一種管道型的方式，在各總線部分之間執(zhí)行一種橋接功能，由此物理上獨(dú)立的各總線部分將形成一組邏輯總線。
2.如權(quán)利要求1所定義的方法，其特征在于，該總線是時(shí)分的，并且通過使用諸時(shí)隙的交織來實(shí)現(xiàn)橋接功能，其中，在一個(gè)第1時(shí)隙中從一個(gè)第1總線部分接收的數(shù)據(jù)被發(fā)送到一個(gè)第2總線部分，并進(jìn)入一個(gè)第2時(shí)隙，第2時(shí)隙遲于第1時(shí)隙，由此第1時(shí)隙和第2時(shí)隙將形成一條邏輯通道。
3.如權(quán)利要求2所定義的方法，其特征在于，在第1時(shí)隙(N)中從第1總線部分接收的數(shù)據(jù)被發(fā)送到第2總線部分，并進(jìn)入第2時(shí)隙(N+1)，它是一個(gè)緊跟在第1時(shí)隙之后的時(shí)隙，由此該邏輯總線容量被均等地劃分到每一個(gè)總線部分。
4.如權(quán)利要求1所定義的方法，其特征在于，通過使用交叉連接來實(shí)現(xiàn)橋接功能。
5.如權(quán)利要求4所定義的方法，其特征在于形成一個(gè)總線幀，并且在該總線幀中保留一個(gè)第1部分，用于被連接到第1總線部分的諸插入單元的傳輸，還保留一個(gè)第2部分，用于被連接到第2總線部分的諸插入單元的傳輸，由此該第1和第2部分在時(shí)間上部分地重疊。僅在第1和第2部分不重疊的那段時(shí)間內(nèi)該橋接功能才在各總線部分之間轉(zhuǎn)發(fā)數(shù)據(jù)。
6.如權(quán)利要求1所定義的方法，其特征在于，有兩個(gè)電路單元位于分界點(diǎn)上，其中的每一個(gè)都能執(zhí)行橋接功能，由此若在一個(gè)單元中發(fā)生故障，則另一個(gè)將執(zhí)行橋接功能。
7.如權(quán)利要求1或6所定義的方法，其特征在于，位于分界點(diǎn)上的電路單元向每一個(gè)總線部分提供一個(gè)主時(shí)鐘。
8.如權(quán)利要求6所定義的方法，其特征在于，第1電路單元向第1總線部分提供一個(gè)主時(shí)鐘，同時(shí)第2電路單元向第2總線部分提供一個(gè)主時(shí)鐘。
9.如權(quán)利要求1所定義的方法，其特征在于，這樣一個(gè)電路單元被定位于分界點(diǎn)上，在此處，向待連接到該總線并進(jìn)行遠(yuǎn)程通信的普通的插入單元添加一種橋接功能。
10.一種跟與之連接的諸插入單元互相組合在一起的總線設(shè)計(jì)安排，其特征在于它包括由至少兩組物理上獨(dú)立的無源總線部分(A和B)以這樣一種方式形成一組總線，使得各該總線部分的連接器將在一定距離上并行地運(yùn)行，至少有一個(gè)電路單元(4A，4B)處于各該總線部分的連接器以并行方式運(yùn)行的一點(diǎn)處，該電路單元按照一種管道型的方式，在各總線部分之間執(zhí)行一種橋接功能，使得物理上獨(dú)立的各總線部分形成一組邏輯總線。
11.如權(quán)利要求10所定義的總線設(shè)計(jì)安排，其特征在于，該電路單元向兩個(gè)總線部分提供一組主時(shí)鐘(信號(hào))。
12.如權(quán)利要求10所定義的總線設(shè)計(jì)安排，其特征在于，它包括兩個(gè)電路單元(4A，4B)，其中的每一個(gè)向其本身的總線部分提供一組主時(shí)鐘(信號(hào))。
13.如權(quán)利要求12所定義的總線設(shè)計(jì)安排，其特征在于，每一個(gè)電路單元都能夠獨(dú)立地執(zhí)行橋接功能。
14.如權(quán)利要求10所定義的總線設(shè)計(jì)安排，其特征在于，該電路單元是一個(gè)普通的插入單元，它有待于被連接到議論中的總線并進(jìn)行各種遠(yuǎn)程通信，并且已經(jīng)將一種橋接功能添加于其上。
全文摘要
本發(fā)明的目標(biāo)是一組專門用于設(shè)備機(jī)箱的背板總線,它允許增加總線的傳輸容量,并且通過這種方式使被連接到該總線的諸插入單元的數(shù)目大為增加。該總線從物理上劃分為兩個(gè)總線部分A和B。通過橋接使這兩部分被組合為一組邏輯總線。但是橋接功能并不是在總線上實(shí)現(xiàn)的,而是通過一個(gè)插入單元(4A,4B)來實(shí)現(xiàn)的,該插入單元在分界點(diǎn)上被連接到該總線并執(zhí)行各種橋接功能。該插入單元確信,當(dāng)位于該總線的第1個(gè)半部的一個(gè)插入單元正在向位于該總線的第2個(gè)半部進(jìn)行發(fā)送時(shí),該發(fā)送時(shí)隙將被適當(dāng)?shù)赜成涞皆诘?個(gè)半部的目標(biāo)插入單元中的接收時(shí)隙,反之亦然。由此,在第1個(gè)半部中的時(shí)隙以及在第2半部的目標(biāo)時(shí)隙將形成一條邏輯通道,根據(jù)相同的原理,它可以被配置為一條單時(shí)隙通道。
文檔編號(hào)G06F13/40GK1253642SQ98804462
公開日2000年5月17日 申請日期1998年4月20日 優(yōu)先權(quán)日1997年4月22日
發(fā)明者帕斯·萬塞恩, 亞歷克斯·格里高魯克 申請人:諾基亞網(wǎng)絡(luò)有限公司