專利名稱：對(duì)指令緩沖器進(jìn)行裝入的方法和設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及用于數(shù)據(jù)處理的方法和設(shè)備，尤其涉及用于對(duì)指令緩沖器進(jìn)行裝入的方法和設(shè)備。更具體地，本發(fā)明涉及對(duì)能不按序發(fā)出指令的超標(biāo)量處理機(jī)的指令緩沖器進(jìn)行裝入的方法和設(shè)備。
即使不是全部，大部分的超標(biāo)量處理機(jī)能夠執(zhí)行不按序地發(fā)出指令。雖然存在許多用于不按序發(fā)出指令的實(shí)現(xiàn)方法，所有這些方法的關(guān)鍵因素是一個(gè)發(fā)出隊(duì)列(或發(fā)出邏輯)，它根據(jù)對(duì)數(shù)據(jù)相關(guān)性的求解以及執(zhí)行資源的可使用性，以代替程序中出現(xiàn)的順序，確定實(shí)際的執(zhí)行順序。
然而，典型地是把指令按照程序次序存儲(chǔ)在處理機(jī)的指令超高速緩存(I-超高速緩存)內(nèi)的超高速緩存線上。此外，每次對(duì)指令超高速緩存訪問的單位通常大于一條指令。例如，對(duì)于具有四字節(jié)指令長度的處理機(jī)體系結(jié)構(gòu)，每次指令超高速緩存訪問可能是32字節(jié)寬，這相當(dāng)于每次指令超高速緩存訪問總共為八條指令。即使在最簡(jiǎn)單的指令超高速緩存設(shè)計(jì)下，在發(fā)送到發(fā)出隊(duì)列之前，必須把這些指令多路傳送到具有八個(gè)或更少的隙的指令緩沖器中。
順著上述的例子，接著從該指令超高速緩存讀出八條指令。然后利用第一條指令的取地址控制一個(gè)8對(duì)1的多路復(fù)用器以把前四條指令選通到一個(gè)具有四個(gè)隙的指令緩沖器中。該取地址還用于從八條指令中選擇一條目標(biāo)指令以及隨后的三條指令以選通到該指示緩沖器中。以替代程序次序的執(zhí)行次序把全部四條指令選通到指令緩沖器。在這種結(jié)構(gòu)下，當(dāng)取地址是一條(預(yù)測(cè)的或?qū)嶋H的)轉(zhuǎn)移指令的結(jié)果時(shí)，選通到指令緩沖器中的第一條指令可能是八條指令中的任一條。從而，如果轉(zhuǎn)移指令的目標(biāo)地址指向指令超高速緩存訪問的最后一條指令、倒數(shù)第二條指令或者甚至倒數(shù)第三條指令時(shí)，則不會(huì)全部填滿指令緩沖器內(nèi)的全部四個(gè)隙，這造成損失調(diào)度帶寬。因此，需要提供一種改進(jìn)的方法和設(shè)備，用于在不損失調(diào)度帶寬或超高速緩存效率下對(duì)指令緩沖器進(jìn)行裝入。
鑒于上述，本發(fā)明的一個(gè)目的是提供一種用于數(shù)據(jù)處理的改進(jìn)型方法和設(shè)備。
本發(fā)明的另一個(gè)目的是提供一種改進(jìn)型的方法和設(shè)備，用于裝入指令緩沖器。
本發(fā)明的再一個(gè)目的是提供一種改進(jìn)型的方法和設(shè)備，用于對(duì)能不按序發(fā)出指令的超標(biāo)量處理機(jī)的指令緩沖器進(jìn)行裝入。
根據(jù)本發(fā)明的方法和設(shè)備，一種能不按序發(fā)出指令的處理機(jī)包括一個(gè)具有多條超高速緩存線的指令超高速緩存。經(jīng)過一個(gè)多路復(fù)用器該指令超高速緩存和一個(gè)指令緩沖器連接。該指令緩沖器包括幾個(gè)隙，在該多路復(fù)用器的監(jiān)督下用來自該指令超高速緩存的指令順序地填這些隙。第一指令所駐留的隙是由取地址確定的。如果第一指令不駐留在該指令緩沖器的第一個(gè)隙內(nèi)時(shí)，將用來自該指令超高速緩存的相繼超高速緩存線的指令填指令緩沖器中的任何空隙。
本發(fā)明的所有目的、特征和優(yōu)點(diǎn)將在下述詳細(xì)書面說明中變?yōu)榍逦?br> 通過連帶著附圖一起閱讀示范實(shí)施方式的下述詳細(xì)說明會(huì)最好地理解本發(fā)明本身、最佳使用方式、其他目的及優(yōu)點(diǎn)，附圖是

圖1是根據(jù)本發(fā)明的一種最佳實(shí)施方式的能夠不按序發(fā)出指令的處理機(jī)的方塊圖；圖2是用于圖1的處理機(jī)的不按序發(fā)出指令的機(jī)制的方塊圖；圖3是一種根據(jù)本發(fā)明的一種最佳實(shí)施方式用于向指令緩沖器裝入指令的設(shè)備；以及圖4是一個(gè)邏輯電路圖，表示根據(jù)本發(fā)明的一種最佳實(shí)施方式的用以分析指令緩沖器中指令間相關(guān)性的所需邏輯。
可以在各種超標(biāo)量處理機(jī)中實(shí)施本發(fā)明。出于說明的目的，本發(fā)明如下面所說明的一種最佳實(shí)施方式是在國際商用機(jī)器公司制造的PowerPCTM類處理機(jī)中實(shí)施的。另外，雖然下面說明的最佳實(shí)施方式是和根據(jù)精簡(jiǎn)指令集計(jì)算機(jī)(RISC)體系結(jié)構(gòu)的定長指令集有關(guān)的，所示的原理仍可應(yīng)用于任何類型的指令集體系結(jié)構(gòu)。
現(xiàn)參照附圖尤其圖1，圖1示出一種根據(jù)本發(fā)明的一種實(shí)施方式的能夠不按序發(fā)出指令的處理機(jī)的方塊圖。在處理機(jī)10內(nèi)，總線接口部件12和數(shù)據(jù)超高速緩存13及指令超高速緩存14連接。數(shù)據(jù)超高速緩存13以及指令超高速緩存14都是高速緩沖存儲(chǔ)器，它們使處理機(jī)10能對(duì)事先從主存儲(chǔ)器(未示出)傳送的數(shù)據(jù)的或者指令的子集達(dá)到相對(duì)快的訪問時(shí)間。指令超高速緩存14還和指令部件11連接，后者可以從指令超高速緩存14取指令。
處理機(jī)10包括三個(gè)執(zhí)行部件，即，整數(shù)部件15，裝入/存儲(chǔ)部件16以及浮點(diǎn)部件17。每個(gè)執(zhí)行部件15-17可以執(zhí)行一類或多類的指令，在每個(gè)處理機(jī)周期內(nèi)，所有的執(zhí)行部件15-17并發(fā)地運(yùn)行。在終止執(zhí)行后，取決于指令類型，執(zhí)行部件15-17把數(shù)據(jù)結(jié)果存儲(chǔ)到更名緩沖器。接著，任一個(gè)執(zhí)行部件15-17通知完成部件20已經(jīng)結(jié)束一條指令的執(zhí)行。最后，通過從各個(gè)更名緩沖器分別向通用寄存器18或浮點(diǎn)寄存器19傳送結(jié)果數(shù)據(jù)按照程序的次序完成各條指令。
現(xiàn)參照?qǐng)D2，其中示出用于圖1的處理機(jī)10的不按序發(fā)出指令的機(jī)制的方塊圖。如圖所示，取指令器21生成從指令超高速緩存14(從圖1)取某指令的地址。然后從指令超高速緩存14把取出的指令組(如前面所述，典型地從指令超高速緩存中取出多于一條的指令)鎖存到指令緩沖器23。逐個(gè)地分析指令緩沖器23內(nèi)的指令，以確定它們對(duì)應(yīng)的源地址和目標(biāo)地址、所需的執(zhí)行部件的類型以及任何其它實(shí)際執(zhí)行這些指令所需的信息。那些擁有寄存器目標(biāo)的指令必須使它們的寄存器目標(biāo)更名。還必須確定寄存器操作數(shù)源的更名后的名。在寄存器更名緩沖器24內(nèi)執(zhí)行上述二個(gè)操作。
另外，指令緩沖器23中的指令可能具有相關(guān)性。例如，指令緩沖器23中的指令2可能使用由指令1存儲(chǔ)的寄存器目標(biāo)。由指令相關(guān)性分析部件25分析指令緩沖器23內(nèi)的指令之間的這些相關(guān)性，該部件25的輸出修改寄存器更名緩沖器24內(nèi)的更名邏輯的行為。由于寄存器更名緩沖器24尚未具有有關(guān)指令緩沖器23內(nèi)各指令的信息，這樣做是需要的。接著把分析過的指令數(shù)據(jù)和帶有更名寄存器信息的正文移入發(fā)出隊(duì)列26中。發(fā)出隊(duì)列26經(jīng)過狀態(tài)線27從對(duì)應(yīng)的一個(gè)執(zhí)行部件28(即，圖1的執(zhí)行部件15-17)接收信息以確定發(fā)出隊(duì)列26內(nèi)某已具有執(zhí)行所需的全部數(shù)據(jù)的指令。這樣的指令被認(rèn)為是“準(zhǔn)備好發(fā)出的”，并且可被發(fā)送到當(dāng)前“自由的”一個(gè)執(zhí)行部件28中。圖2中所描述的部件除了指令超高速緩存14和執(zhí)行部件28之外，最好都駐留在圖1的指令部件11內(nèi)。
現(xiàn)參照?qǐng)D3，圖中示出一種根據(jù)本發(fā)明的一種實(shí)施方式的用于對(duì)指令緩沖器裝入指令的設(shè)備。在該實(shí)現(xiàn)中，最好把指令超高速緩存14(圖2)劃分成偶單元陣列31和奇單元陣列32，以保持最大面密度所需的正方幾何形狀。偶單元陣列31和奇單元陣列32分別和單元陣列輸出寄存器33和34連接。二個(gè)輸出寄存器33和34都和四個(gè)2對(duì)1的多路復(fù)用器36a-36d連接。每個(gè)多路復(fù)用器36a-36d獨(dú)立地和指令緩沖器23內(nèi)的一個(gè)隙連接。
由取指令器21(圖2)生成的用于取指令的有效地址(EA)典型地為一個(gè)EA以及一個(gè)EA+訪問寬度的形式。這意味著，如果一次指令超高速緩存訪問為每條指令為四字節(jié)下的四條指令，則產(chǎn)生一個(gè)EA以及一個(gè)EA+16(假定采用字節(jié)尋址方式)?？梢岳斫鈱?duì)于該操作不需要附加的邏輯(運(yùn)算)，它可以簡(jiǎn)單地通過移位地址的譯碼以選擇指令超高緩存內(nèi)的一條相鄰字線(或超高速緩存線)來實(shí)現(xiàn)。該增量以字線的尺寸取模，以考慮到讀出寬度。若生成的地址是偶數(shù)，則把生成的地址饋入偶單元陣列31并且把增量地址將用于奇單元陣列32。若生成的地址是奇數(shù)，則把生成的地址饋入奇單元陣列32并且把增量地址用于偶單元陣列31。以這種方式，從指令超高速緩存中讀出相繼程序次序下的二組的四條指令，并且分別置于輸出寄存器33和34中。利用被請(qǐng)求指令的二個(gè)低位位(在該四字節(jié)情況下，以指令長度取模)并且利用所使用的起始EA是偶數(shù)還是奇數(shù)(以訪問寬度取模)控制多路復(fù)用器36a-36d，以把指令的位組引導(dǎo)到指令緩沖器23中。
如所示，指令緩沖器23內(nèi)的每個(gè)隙順序地標(biāo)記成I0至I3。此外，還把輸出寄存器33、34內(nèi)的隙標(biāo)記為用于來自偶單元陣列31的各超高速緩存線的E0至E3以及用于來自奇單元陣列32的各超高速緩存線的O0至O3。在被請(qǐng)求指令的二個(gè)低位位為二進(jìn)制的“00”并且該被請(qǐng)求指令的EA是偶數(shù)的情況下，則按如下裝入指令緩沖器23I0=E0,I1=E1,I2=E2和I3=E3，其中E0是該被請(qǐng)求的指令。結(jié)果，以程序次序把各指令裝入到指令緩沖器23。然而，若被請(qǐng)求的二個(gè)低位位是二進(jìn)制的“10”并且該被請(qǐng)求的指令的EA是奇數(shù)，則按如下裝入指令緩沖器23I0=E0,I1=E1,I2=O2,I3=O3，其中E0是該被請(qǐng)求的指令。結(jié)果，不按程序次序地把指令裝入到指令緩沖器23中。事實(shí)上，裝入到指令緩沖器23的正確的程序次序是I2、I3、I0、I1。表Ⅰ中綜合了是否應(yīng)按程序次序把指令裝入到指令緩沖器的所有不同情況。
表Ⅰ
在現(xiàn)有技術(shù)中，指令相關(guān)性分析部件25(圖2)利用指令緩沖器23內(nèi)的指令已經(jīng)按程序次序的事實(shí)，從而為分析指令之間的相關(guān)性只需要一組比較器。在本發(fā)明中，指令緩沖器23中的指令并非總是按程序次序的。當(dāng)指令緩沖器23中的指令不按程序次序時(shí)，指令相關(guān)性分析部件25將不能正確地確定指令間的相關(guān)性。從而，作為本發(fā)明的一種最佳實(shí)施方式，采用一個(gè)譯碼器37以幫助指令相關(guān)性分析部件25定位指令緩沖器23內(nèi)的第一指令。如圖所示，譯碼器37具有四個(gè)“與”門，一些“與”門具有負(fù)輸入端。譯碼器37的輸入來自圖2的取指令器21，并且是按照程序次序的指令緩沖器23內(nèi)第一條指令的取地址。譯碼器37對(duì)指令緩沖器23內(nèi)按程序次序的第一條指令(它可能位于四個(gè)隙中的任一隙內(nèi))的二個(gè)低位位譯碼。譯碼器37的輸出通向圖4中所示的邏輯電路。四種可能的輸出用A、B、C、D標(biāo)記。
現(xiàn)參照?qǐng)D4，圖中示出根據(jù)本發(fā)明的一種最佳實(shí)施方式的邏輯電路圖，其表示為分析指令緩沖器23中指令間的相關(guān)性所需的邏輯電路。最好把該邏輯電路包含在指令相關(guān)性分析部件25中。為了說明該邏輯電路，假設(shè)一種RISC指令集，其中各條指令具有一個(gè)操作碼、一個(gè)源寄存器A、一個(gè)源寄存器B、一個(gè)目標(biāo)寄存器以及另一項(xiàng)的形式，如在指令41-44中所描述，它們分別縮寫為OP、RA、RB、RT和O。
如圖所示，示范性指令緩沖器23含有四條必須對(duì)相關(guān)性進(jìn)行分析的指令41-44，并且分析結(jié)果將由寄存器更名緩沖器24(圖2)使用。該相關(guān)性分析部分是由一組比較器46執(zhí)行的，它們從指令41-44取出相關(guān)字段，并對(duì)各個(gè)對(duì)應(yīng)的源及目標(biāo)的寄存器標(biāo)志進(jìn)行比較。和現(xiàn)有技術(shù)不同，本發(fā)明的寄存器相關(guān)性分析必須考慮到這個(gè)事實(shí)，即指令緩沖器23內(nèi)的指令41-44可能不按程序次序。例如，正被分析的某指令左側(cè)的指令實(shí)際上在程序次序上可能在它的前面或后面。從而，若指令43的目標(biāo)操作數(shù)字段RT2等于源操作數(shù)字段中的一個(gè)，例如等于指令42的RB1，這會(huì)由某個(gè)比較器46的輸出為“真”指示，如果在程序次序中指令42位于指令43之后，指令42的RB1的更名標(biāo)記的值應(yīng)為指令43的RT2的目標(biāo)寄存器標(biāo)記的值。與此相反，如果在程序次序中指令43在指令42的后面，則應(yīng)采用另一個(gè)值，該值是由寄存器更名邏輯電路24確定的。
譯碼器37(圖3)生成的四個(gè)輸出信號(hào)用于選通每個(gè)比較器46的輸出，這些比較器46把各條指令中的目標(biāo)寄存器號(hào)和所有可能也使用該目標(biāo)寄存器的源寄存器號(hào)進(jìn)行比較。若存在匹配并且在程序次序中該目標(biāo)指令位于采用該源操作數(shù)的指令的前面，則必須用更名目標(biāo)寄存器標(biāo)記代替源標(biāo)記。每個(gè)“與”門47和一個(gè)比較器46并且和來自譯碼器37(圖3)的至少一個(gè)輸出信號(hào)連接。各輸出信號(hào)之間的“+”符號(hào)表示邏輯“或”運(yùn)算。僅當(dāng)源操作數(shù)使用之前目標(biāo)指令出現(xiàn)相等比較(按程序次序)時(shí)，各“與”門47選通可能相等的比較信號(hào)。例如，如果取地址的低位位等于“11”，利用信號(hào)45a通知寄存器更名緩沖器24為指令43的源寄存器標(biāo)記RB2使用指令44中的用于目標(biāo)寄存器的更名寄存器標(biāo)記，因?yàn)椤?1”意味著指令43邏輯上(按程序次序)位于指令44之后。
從而可以以任何次序把指令緩沖器23中的帶有更名寄存器標(biāo)記的指令傳送到發(fā)出隊(duì)列26(圖2)中。發(fā)出隊(duì)列26將只利用更名寄存器標(biāo)記判定何時(shí)指令準(zhǔn)備好以發(fā)出，而且這些標(biāo)記已如上述得到適當(dāng)?shù)男薷姆从持噶罹彌_器23內(nèi)各指令的恰當(dāng)次序。
如已說明，本發(fā)明提供一種改進(jìn)型的方法和設(shè)備，用于對(duì)能夠不按序發(fā)出指令的超標(biāo)量處理機(jī)內(nèi)的指令緩沖器進(jìn)行裝入。本發(fā)明的一個(gè)特點(diǎn)是在已知指令可能不按程序次序下允許指令相關(guān)性分析部件分析指令緩沖器內(nèi)的各指令。本發(fā)明的另一個(gè)特點(diǎn)是利用發(fā)出隊(duì)列以及利用能夠不按序發(fā)出指令的所有超標(biāo)量處理機(jī)中都能得到的其它不按序指令的排序硬件來解決甚至指令緩沖器內(nèi)的指令不按正常程序次序下的指令次序(問題)。
通過允許以不同于程序次序的順序把指令存儲(chǔ)到指令緩沖器內(nèi)，改進(jìn)了指令超高速緩存的有效帶寬，并且減少了指令超高速緩存和指令緩沖器之間的以及指令緩沖器和發(fā)出隊(duì)列之間的多路復(fù)用量。適用于本發(fā)明的發(fā)出隊(duì)列可以為任何類型，只要它僅根據(jù)解出的數(shù)據(jù)相關(guān)性以及執(zhí)行部件的可使用性確定“準(zhǔn)備好發(fā)出”。
雖然參照一種最佳實(shí)施方式具體地顯示并說明了本發(fā)明，熟練的技術(shù)人員可以理解在不背離本發(fā)明的精神和范圍下能對(duì)其在形式上以及細(xì)節(jié)上做出各種修改。
權(quán)利要求
1．一種用于對(duì)能夠不按序發(fā)出指令的處理機(jī)的指令緩沖器進(jìn)行裝入的方法，其中所述處理機(jī)包括一個(gè)具有多條超高速緩存線的指令超高速緩存，所述方法特征在于包括步驟利用一個(gè)多路復(fù)用器把所述指令超高速緩存和所述指令緩沖器相連接，其中所述指令緩沖器包括多個(gè)隙；在所述多路復(fù)用器的監(jiān)視下順序地把來自所述指令超高速緩存的指令填到所述指令緩沖器的所述多個(gè)隙中，其中用取地址確定駐留著第一指令的某個(gè)隙；以及然后，若第一指令未駐留在所述指令緩沖器的第一隙，用來自所述指令超高速緩存的指令填所述指令緩沖器的任何空隙。
2．根據(jù)權(quán)利要求1的對(duì)能夠不按序發(fā)出指令的處理機(jī)的指令緩沖器進(jìn)行裝入的方法，其中所述方法還包括一個(gè)通過指令相關(guān)性分析部件確定駐留在所述指令緩沖器內(nèi)的各指令的實(shí)際程序次序的步驟。
3．根據(jù)權(quán)利要求2的對(duì)能夠不按序發(fā)出指令的處理機(jī)的指令緩沖器進(jìn)行裝入的方法，其中所述方法還包括一個(gè)通過所述指令相關(guān)性分析部件接收指示在其中駐留第一指令的某所述指令緩沖器的隙的信號(hào)的步驟。
4．根據(jù)權(quán)利要求3的對(duì)能夠不按序發(fā)出指令的處理機(jī)的指令緩沖器進(jìn)行裝入的方法，其中所述方法還包括一個(gè)通過把所述取地址作為輸入的譯碼器生成所述信號(hào)的步驟。
5．根據(jù)權(quán)利要求4的對(duì)能夠不按序發(fā)出指令的處理機(jī)的指令緩沖器進(jìn)行裝入的方法，其中所述生成步驟還包括通過具有多個(gè)“與”門的譯碼器生成所述信號(hào)的步驟。
6．一種用于對(duì)能夠不按序發(fā)出指令的處理機(jī)的指令緩沖器進(jìn)行裝入的設(shè)備，其中所述處理機(jī)包括一個(gè)具有多條超高速緩存線的指令超高速緩存，所述設(shè)備特征在于包括一個(gè)連接在所述指令超高速緩存和所述指令緩沖器之間的多路復(fù)用器，其中所述指令緩沖器包括多個(gè)隙；一個(gè)填入裝置，用于在所述多路復(fù)用器的監(jiān)視下順序地用來自所述指令超高速緩存的指令填所述指令緩沖器的所述多個(gè)隙，其中用取地址確定駐留著第一指令的某個(gè)隙，其中若第一指令未駐留在所述指令緩沖器的第一隙所述填入裝置繼續(xù)用來自所述指令超高速緩存的指令填所述指令緩沖器的任何空隙。
7．根據(jù)權(quán)利要求6的用于對(duì)能夠不按序發(fā)出指令的處理機(jī)的指令緩沖器進(jìn)行裝入的設(shè)備，其中所述設(shè)備還包括一個(gè)指令相關(guān)性分析部件，用于對(duì)駐留在所述指令緩沖器內(nèi)的指令確定實(shí)際的程序次序。
8．根據(jù)權(quán)利要求7的用于對(duì)能夠不按序發(fā)出指令的處理機(jī)的指令緩沖器進(jìn)行裝入的設(shè)備，其中所述指令相關(guān)性分析部件接收指示在其中駐留第一指令的某所述指令緩沖器的隙的信號(hào)。
9．根據(jù)權(quán)利要求8的用于對(duì)能夠不按序發(fā)出指令的處理機(jī)的指令緩沖器進(jìn)行裝入的設(shè)備，其中所述信號(hào)是由一個(gè)把所述取地址作為輸入的譯碼器生成的。
10．根據(jù)權(quán)利要求9的用于對(duì)能夠不按序發(fā)出指令的處理機(jī)的指令緩沖器進(jìn)行裝入的設(shè)備，其中所述譯碼器包括多個(gè)“與”門。
11．一個(gè)能夠不按序發(fā)出指令的處理機(jī)，包括具有多條超高速緩存線的指令超高速緩存；和所述指令超高速緩存連接的并具有一個(gè)指令緩沖器的指令部件；連接在所述指令超高速緩存和所述指令緩沖器之間的多路復(fù)用器，其中所述指令緩沖器包括多個(gè)隙；和填入裝置，用于在所述多路復(fù)用器的監(jiān)視下順序地用來自所述指令超高速緩存的指令填所述指令緩沖器的所述多個(gè)隙，其中用取地址確定駐留著第一指令的某個(gè)隙，其中若第一指令未駐留在所述指令緩沖器的第一隙所述填入裝置繼續(xù)用來自所述指令超高速緩存的指令填所述指令緩沖器的任何空隙。
12．根據(jù)權(quán)利要求11的能夠不按序發(fā)出指令的處理機(jī)，其中所述指令部件還包括一個(gè)指令相關(guān)性分析部件，用于對(duì)駐留在所述指令緩沖器內(nèi)的指令確定實(shí)際的程序次序。
13．根據(jù)權(quán)利要求12的能夠不按序發(fā)出指令的處理機(jī)，其中所述指令相關(guān)性分析部件接收在其中駐留第一指令的某所述指令緩沖器的隙的信號(hào)。
14．根據(jù)權(quán)利要求13的能夠不按序發(fā)出指令的處理機(jī)，其中所述信號(hào)是由一個(gè)把所述取地址作為輸入的譯碼器生成的。
15．根據(jù)權(quán)利要求14的能夠不按序發(fā)出指令的處理機(jī)，其中所述譯碼器包括多個(gè)“與”門。
全文摘要
公開一種用于對(duì)能夠不按序發(fā)出指令的處理機(jī)的指令緩沖器進(jìn)行裝入的方法和設(shè)備。該能夠不按序發(fā)出指令的處理機(jī)包括一個(gè)具有多條超高速緩存線的指令超高速緩存。經(jīng)過一個(gè)多路復(fù)用器該指令超高速緩存和一個(gè)指令緩沖器連接。該指令緩沖器具有若干隙,在該多路復(fù)用器的監(jiān)視下順序地用來自指令超高速緩存的指令填這些隙。用取地址確定在其中駐留著第一指令的隙。
文檔編號(hào)G06F9/32GK1226024SQ99101610
公開日1999年8月18日 申請(qǐng)日期1999年1月28日 優(yōu)先權(quán)日1998年2月9日
發(fā)明者戴維·梅茨爾, 朱爾·阿布拉漢·西爾伯曼 申請(qǐng)人:國際商業(yè)機(jī)器公司