專利名稱：通訊連接端口測(cè)試模塊及其測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種通訊連接端口測(cè)試模塊及其測(cè)試方法，用于測(cè)試計(jì)算機(jī)的外接通訊端口是否有不良開(kāi)路，特別關(guān)于用于連接打印機(jī)所用的并行端口的測(cè)試模塊及其測(cè)試方法。
在計(jì)算機(jī)上，為了和各種外設(shè)，如鼠標(biāo)器、鍵盤(pán)等相連接，在計(jì)算機(jī)上設(shè)有端口(port)以和前述外設(shè)相連，而各端口的形狀則又依各外設(shè)的規(guī)格而有不同的形態(tài)。但不論何種形態(tài)的端口設(shè)計(jì)，最重要的一點(diǎn)就是要確定其上的各個(gè)插針(pin)沒(méi)有因接觸不良，或是斷線等因素所造成的開(kāi)路(open circuit)現(xiàn)象。若是有開(kāi)路的情形，則該端口便不能接收到完整的數(shù)據(jù)而使計(jì)算機(jī)操作錯(cuò)誤。


圖1所示一計(jì)算機(jī)上用以連接打印機(jī)所用的打印機(jī)連接端口(一種并行端口)10，其共有25個(gè)插針。包含有8根地線(ground，GND)，及17根傳輸線。該17根傳輸線可再分為8根數(shù)據(jù)線D0-D7以及9根控制、通訊線。其依特性又可再分為12根‘輸出插針’及5根‘接收插針’，其分類如下表表1
公知的測(cè)試方法，其連線如圖1中所示。其原理為‘由輸出插針輸出一信號(hào)至接收插針，若是接收到的信號(hào)與所輸出的相同，則該組連線的兩個(gè)插針便無(wú)開(kāi)路的問(wèn)題’。于是在圖1中，用公知技術(shù)選出5根輸出插針，分別連接至5根接收插針用以測(cè)試這10根插針(pin)是否有斷線的問(wèn)題。
然而，從前面的描述中可知，公知技術(shù)在總數(shù)為17根的插針中，只能對(duì)其中10根進(jìn)行測(cè)試，不能涵蓋全部。因此不能對(duì)全部的插針作檢測(cè)而可能造成將劣質(zhì)品出售的問(wèn)題。
本發(fā)明的目的在于提供一種計(jì)算機(jī)外接通訊端口所用的測(cè)試模塊，根據(jù)本發(fā)明所揭示的技術(shù)，將可以對(duì)插針(pin)開(kāi)路(open)的測(cè)試，涵蓋到除了地線之外的所有插針。
本發(fā)明所揭露的測(cè)試模塊，其特性類似于一選擇器，包含有一邏輯電路，其上有至少一個(gè)的“選擇線”、至少一個(gè)“數(shù)據(jù)線”，以及至少一個(gè)的“輸出線”。其與通訊連接端口(port)的連接方式為將選擇線及數(shù)據(jù)線與通訊連接端口(port)的輸出插針(output pin)相連，而將輸出線與通訊連接端口(port)的接收插針(input pin)連接。然后，利用選擇線來(lái)選出特定的數(shù)據(jù)線，而使其上的數(shù)據(jù)得以傳送至輸出線上。
測(cè)試插針時(shí)，于計(jì)算機(jī)上發(fā)出信號(hào)(高或低)至其通訊連接端口(port)上的各輸出插針，本發(fā)明的測(cè)試模塊便將計(jì)算機(jī)所輸出的信號(hào)(相連至測(cè)試模塊的選擇線上的信號(hào))作為其選擇信號(hào)而選擇出一數(shù)據(jù)線(要進(jìn)行測(cè)試的線)，并將信號(hào)傳至測(cè)試模塊的輸出線，再由此輸出線傳回至通訊連接端口(port)上的接收插針(input pin)，而由之將信號(hào)回饋給計(jì)算機(jī)。
由于測(cè)試模塊內(nèi)的邏輯電路的運(yùn)算過(guò)程(真值表)為已知，因此計(jì)算機(jī)可以依其邏輯，以及其所發(fā)出的信號(hào)，推出所應(yīng)得的信號(hào)。因此預(yù)計(jì)的信號(hào)與接收插針?biāo)邮盏男盘?hào)進(jìn)行比較，若兩者相同則表示所欲測(cè)試的插針并無(wú)開(kāi)路，能正確地傳輸數(shù)據(jù)；反之，則表示可能有問(wèn)題。
簡(jiǎn)而言之，本發(fā)明的原理為‘若欲測(cè)試的線路無(wú)誤，則計(jì)算機(jī)所得到的信號(hào)將與所預(yù)計(jì)的信號(hào)相同。反之則表示線路有誤’。而后依此原則配合各種通訊連接端口(port)而生成適用的測(cè)試模塊。
圖1是打印機(jī)并行端口及公知測(cè)試的連線。
圖2是實(shí)施例的測(cè)試模塊邏輯電路圖。
圖3是實(shí)施例的模塊內(nèi)的單元電路設(shè)計(jì)。
圖4是實(shí)施例的邏輯判斷流程。
圖5是實(shí)施例的測(cè)試范例。
請(qǐng)參考圖2，其為本發(fā)明所揭示用以測(cè)試通訊連接端口(如打印機(jī)連接端口)的測(cè)試模塊20(testing module)，其可以涵蓋除8根地線(GND)之外所有插針(pin)的開(kāi)路(open)測(cè)試。測(cè)試模塊20包含有四個(gè)單元(cell)21，22，23，24。設(shè)計(jì)上共包含有4條選擇線和8條數(shù)據(jù)線，接至打印機(jī)連接端口上的12個(gè)輸出插針(請(qǐng)參考圖1及‘表1’)。測(cè)試模塊20另有4個(gè)輸出線而接至打印機(jī)連接端口51上的5個(gè)輸入插針(請(qǐng)參考圖1及‘表1’)。其中8根地線(GND)在計(jì)算機(jī)內(nèi)部已相連在一起，所以在此實(shí)施例中并未做區(qū)分。
表2
圖3為單元(cell)21、22、23、24的功能方塊圖。其中包括有第一選通門(mén)31(簡(jiǎn)稱G1)及第二選通門(mén)32(簡(jiǎn)稱G2)，均為可控選通門(mén)(gate)。第一插針33(簡(jiǎn)稱PIN1)和第三插針35(簡(jiǎn)稱PIN3)各自接至前述G1及G2上。第二插針34(簡(jiǎn)稱PIN2)是前述G1，G2的控制線。另外第四插針36(簡(jiǎn)稱PIN4)是前述G1，G2的輸出線。該邏輯線路的真值表如下表三
當(dāng)PIN2為low時(shí)，PIN4＝PIN3，而當(dāng)PIN2為high時(shí)，PIN4＝PIN1。
為了使得在有插針出現(xiàn)開(kāi)路時(shí)，電路輸出仍能呈穩(wěn)定，故在PIN1上加上一上拉電阻(pull up resistor)37。在PIN2及PIN3上，則是各自加上一下拉電阻(pull down resistor)38，39。也就是說(shuō)，當(dāng)PIN1開(kāi)路(open)時(shí)，G1的輸入仍維持high。當(dāng)PIN3開(kāi)路時(shí)，G2的輸入為low。
而當(dāng)PIN2開(kāi)路時(shí)，G1，G2控制線維持low，使G2通而G1斷，邏輯狀態(tài)PIN4＝PIN3.
測(cè)試的過(guò)程如下請(qǐng)參考圖4，在此一實(shí)施例中，由于其他PIN的狀態(tài)均由PIN4決定，因此，在判定流程中，需先判斷PIN4是否有開(kāi)路的問(wèn)題(也就是PIN4是否正常)。其步驟包括a.置PIN1＝1，PIN2＝0，PIN3＝0；b.判斷PIN4是否為0？若為是則進(jìn)行下一步驟，若為否則判定PIN4為開(kāi)路(open)；c.置PIN1＝1，PIN2＝1，PIN3＝0；d.判斷PIN4是否為1？若為是則進(jìn)行下一步驟，若為否則判定PIN2為開(kāi)路(open)；e.置PIN1＝0，PIN2＝1，PIN3＝0；f.判斷PIN4是否為0？若為是則進(jìn)行下一步驟，若為否則判定PIN1為開(kāi)路(open)；g.置PIN1＝0，PIN2＝0，PIN3＝1；h.判斷PIN4是否為1？若為是則代表全部的插針(PIN)正常，若為否則判定PIN3為開(kāi)路(open)。
以上步驟詳細(xì)說(shuō)明如下置PIN1＝1，PIN2＝0，PIN3＝0，此時(shí)G2通而G1斷，電路運(yùn)算結(jié)果應(yīng)為0。所以如果PIN4＝PIN3＝0，則代表PIN4是正常的。若PIN4呈1，則表示其為開(kāi)路。(這是因?yàn)樵谝话愕那闆r中，如果線路斷線，則其信號(hào)會(huì)呈high的狀態(tài)。)若在測(cè)試PIN4時(shí)，PIN1-PIN3中已有一個(gè)以上是呈開(kāi)路時(shí)，前述的上拉電阻37或下拉電阻38，39就會(huì)發(fā)揮其功能。當(dāng)PIN1開(kāi)路時(shí)(open)時(shí)，上拉電阻37會(huì)使其電壓＝Vcc(high)。當(dāng)PIN3或PIN2開(kāi)路時(shí)，下拉電阻38，39則使其電壓＝ground(low)。所以不論P(yáng)IN1，PIN2，PIN3如何開(kāi)路，其上的訊信皆是會(huì)呈‘PIN1＝1，PIN2＝0，PIN3＝0’的狀態(tài)。因此PIN4的測(cè)試將可獨(dú)立于其他PIN的狀態(tài)，而確知其是否開(kāi)路。
然后，PIN2作為一選擇線，應(yīng)首先測(cè)試。首先，使PIN1＝1，PIN3＝0，同樣，由于上拉電阻及下拉電阻的作用，其狀態(tài)不受開(kāi)路的影響。置PIN2＝1，此時(shí)G1通而G2斷，電路運(yùn)算結(jié)果為1。故如果PIN4＝1則表示PIN2正常。反之PIN2為開(kāi)路。
接下來(lái)，置PIN1＝0，PIN2＝1，PIN3＝0。此時(shí)G1通而G2斷，電路運(yùn)算結(jié)果為0。若PIN4＝0，則表示PIN1正常。反之若PIN4＝1，若PIN1開(kāi)路(因?yàn)镻IN1開(kāi)路時(shí)，其電壓因?yàn)樯侠娮璧淖饔枚鵀閔igh)。
最后，置PIN1＝0，PIN2＝0，PIN3＝1。此時(shí)G1斷而G2通，電路運(yùn)算結(jié)果為1。若PIN4＝1，則表示PIN3正常。反之若PIN4＝0，表示PIN3開(kāi)路(因?yàn)镻IN3開(kāi)路時(shí)，其電壓因?yàn)橄吕娮璧淖饔枚鵀閘ow)。
因此通過(guò)上述的測(cè)試步驟就可以確知哪條插針有開(kāi)路的情況。若有多個(gè)PIN開(kāi)路，則必需排除前一次判斷為開(kāi)路的那根插針，然后再測(cè)試，直至全部通過(guò)。
在圖1中，打印機(jī)連接端口51共有12根輸出插針及5根輸入插針。因此在圖2中，四個(gè)單元(cell)21、22、23、24的電路涵蓋了12根輸出插針，而在輸出線244上設(shè)有兩個(gè)接收插針，以將之完全包含。由于兩根接在輸出線244上的接收插針都是打印機(jī)連接端口51上的輸入線，因此彼此間不會(huì)互相干擾。只需將該輸出線244視作為兩根PIN4，重復(fù)作兩次測(cè)試便可分別確定此二根插針是否開(kāi)路了。
圖5為本發(fā)明的實(shí)際測(cè)試?yán)?，其中將本發(fā)明的測(cè)試模塊60與待測(cè)計(jì)算機(jī)50的打印機(jī)連接端口51相連。各接線的對(duì)應(yīng)連接關(guān)系如表4所示。
表四
假設(shè)D0線511為開(kāi)路。在一般正常的情況下，D0線和511通過(guò)打印機(jī)連接端口51通過(guò)電纜連接至測(cè)試模塊60上的PIN1 61上。測(cè)試時(shí)置D0線511＝0，-STR線＝1，D1線＝0，運(yùn)算結(jié)果為0，因此-ERROR讀值應(yīng)為0。
然而由于D0系為開(kāi)路，造成打印機(jī)連接端口51的D0線浮空，也就是D0線開(kāi)路，則D0線被上拉電阻將電壓升高，相當(dāng)于D0＝1。因此，-ERROR的讀值將會(huì)是1，而非預(yù)期的0。結(jié)果不正確表示D0開(kāi)路。
基本上，設(shè)定測(cè)試時(shí)的技巧在于將所欲測(cè)試的插針上加載上不同于其電路設(shè)定值(上拉或下拉電阻)的信號(hào)。如此，一旦該線開(kāi)路時(shí)，便會(huì)讀到不同于運(yùn)算值的信號(hào)，從而將之區(qū)別開(kāi)來(lái)。
在一般的設(shè)計(jì)中，線路開(kāi)路時(shí)的信號(hào)為high，但亦可將之設(shè)計(jì)為low。然后如本說(shuō)明書(shū)中所揭示的，此時(shí)只需將邏輯反相即可。
本發(fā)明中的測(cè)試模塊的選擇線及輸出線是接入該待測(cè)的通訊連接端口中，可以利用該待測(cè)計(jì)算機(jī)本身的運(yùn)算功能來(lái)進(jìn)行比對(duì)判斷的過(guò)程。然而，該比較判斷過(guò)程并非必須在該待測(cè)計(jì)算機(jī)中進(jìn)行。也可將選擇線或輸出線外接，由其他的邏輯判斷器來(lái)進(jìn)行比較判斷的測(cè)試，本發(fā)明對(duì)此并不加以限制。
本發(fā)明利用一功能近似于選擇器的邏輯電路，分別將待測(cè)端口上的輸出線及輸入線連接至該邏輯電路上；利用比較運(yùn)算結(jié)果及接收結(jié)果間的異同，來(lái)判定電路是否正常工作，進(jìn)而得知各插針是否有開(kāi)路的問(wèn)題；可改進(jìn)公知技術(shù)中僅能測(cè)試部分插針的問(wèn)題，進(jìn)一步提高通訊連接端口的測(cè)試正確率。
權(quán)利要求
1.一種通訊連接端口測(cè)試模塊，其與該通訊連接端口的插針組相連接，以測(cè)試該通訊連接端口的各插針是否有不正常的開(kāi)路，該測(cè)試模塊包含有一個(gè)選擇線組，包含至少一條選擇線；一個(gè)數(shù)據(jù)線組，包含至少一條數(shù)據(jù)線；一個(gè)輸出線組，包含一條以上的輸出線；該選擇線組及該數(shù)據(jù)線組皆連接于該通訊連接端口的該插針組中的輸出插針組；該輸出線組連接于該通訊連接端口的該插針組中的輸入插針組；從該輸出插針組輸出特定的信號(hào)至該選擇線，使該數(shù)據(jù)線中被選出的數(shù)據(jù)線組所載的信號(hào)經(jīng)由該輸出線組傳至該通訊連接端口，通過(guò)比較運(yùn)算值及接收值的異同，來(lái)判定該通訊連接端口的該插針組是否有不正常的開(kāi)路問(wèn)題。
2.如權(quán)利要求1所述的通訊連接端口測(cè)試模塊，該測(cè)試模塊由多個(gè)邏輯單元組成。
3.如權(quán)利要求2所述的通訊連接端口測(cè)試模塊，其中該邏輯單元為一選擇器。
4.如權(quán)利要求1所述的通訊連接端口測(cè)試模塊，其中所述通訊連接端口為打印機(jī)并行端口。
5.如權(quán)利要求1所述的通訊連接端口測(cè)試模塊，其中所述通訊連接端口包含有多個(gè)輸出插針；以及多個(gè)接收插針。
6.如權(quán)利要求5所述的通訊連接端口測(cè)試模塊，其中該輸出插針多于該接收插針。
7.如權(quán)利要求1所述的測(cè)試模塊，該測(cè)試模塊的該輸出線與該通訊連接端口的該輸入插針以非一對(duì)一的方式相連。
8.一種通訊連接端口的測(cè)試方法，包含有1)提供一選擇器，該選擇器包含有至少一個(gè)選擇線的選擇線組，至少一個(gè)數(shù)據(jù)線的數(shù)據(jù)線組及至少一個(gè)輸出線的輸出線組；2)輸入一信號(hào)組至該選擇線組及該數(shù)據(jù)線組上，以使該選擇器將被選定的數(shù)據(jù)線上的信號(hào)傳向該輸出線組，成為一讀值信號(hào)；3)將該信號(hào)組的邏輯運(yùn)算值與該讀值信號(hào)相比較，以判斷線路是否正常。
9.如權(quán)利要求8所述通訊連接端口的測(cè)試方法，其中該選擇器由多個(gè)邏輯單元組成。
10.如權(quán)利要求8所述通訊連接端口的測(cè)試方法，其中所述通訊連接端口為打印機(jī)并行端口。
11.如權(quán)利要求8所述通訊連接端口的測(cè)試方法，其中在該步驟3)中若該邏輯運(yùn)算值與該讀值信號(hào)相同，則判斷該通訊連接端口為正常，若兩者不同，則判斷該通訊連接端口為不正常。
12.一種應(yīng)用于測(cè)試計(jì)算機(jī)的外接通訊端口是否有開(kāi)路的邏輯單元，其包含有第一選通門(mén)，其上有第一數(shù)據(jù)輸入端，第一輸出端，第一控制端；第二選通門(mén)，其上有第二數(shù)據(jù)輸入端，第二輸出端，第二控制端；一反相器，連接于該第二控制端；第一插針，連接于該第一數(shù)據(jù)輸入端；第二插針，連接于該第一控制端及該反相器；第三插針，連接于該第二數(shù)據(jù)輸入端；以及第四插針，連接于該第一輸出端及第二輸出端。
13.如權(quán)利要求12所述的邏輯單元，其中該反相器也可接于該第一控制端。
14.如權(quán)利要求12所述的邏輯單元，可選擇性地于該第一插針上連接一上拉電阻，用以穩(wěn)定其開(kāi)路時(shí)的電壓。
15.如權(quán)利要求12所述的邏輯單元，可選擇性地于該第二插針上連接一上拉電阻，用以穩(wěn)定其開(kāi)路時(shí)的電壓。
16.如權(quán)利要求12所述的邏輯單元，可選擇性地于該第三插針上連接一上拉電阻，用以穩(wěn)定其開(kāi)路時(shí)的電壓。
17.如權(quán)利要求12所述的邏輯單元，可選擇性地于該第一插針上連接一下拉電阻，用以穩(wěn)定其開(kāi)路時(shí)的電壓。
18.如權(quán)利要求12所述的邏輯單元，可選擇性地于該第二插針上連接一下拉電阻，用以穩(wěn)定其開(kāi)路時(shí)的電壓。
19.如權(quán)利要求12所述的邏輯單元，可選擇性地于該第三插針上連接一下拉電阻，用以穩(wěn)定其開(kāi)路時(shí)的電壓。
全文摘要
本發(fā)明為一種通訊連接端口測(cè)試模塊及其測(cè)試方法,可測(cè)試連接端口的插針是否為開(kāi)路,用以判定通訊連接端口中各插針是否可正常工作,用本發(fā)明所揭示的方法可改進(jìn)公知技術(shù)中僅能測(cè)試部分插針的問(wèn)題;本發(fā)明利用一功能近似于選擇器的邏輯電路,分別將待測(cè)端口上的輸出線及輸入線連接至該邏輯電路上;利用比較運(yùn)算結(jié)果及接收結(jié)果間的異同,來(lái)判定電路是否正常工作,進(jìn)而得知各插針是否有開(kāi)路的問(wèn)題。
文檔編號(hào)G06F11/22GK1274116SQ9910664
公開(kāi)日2000年11月22日 申請(qǐng)日期1999年5月17日 優(yōu)先權(quán)日1999年5月17日
發(fā)明者張有權(quán), 任學(xué)寧 申請(qǐng)人:英業(yè)達(dá)股份有限公司