專利名稱：電壓檢測電路的制作方法
迄今，本發(fā)明涉及一種電壓檢測電路，特別是涉及適合內(nèi)置在單片機、ROM或者RAM等半導體存儲器、或者數(shù)字信號處理器(DSP)內(nèi)的電壓檢測電路。
迄今，內(nèi)置在單片機中的低電壓檢測電路是為了檢測出施加到單片機上的電源電壓比基準電壓低的電壓。
為此，設計單片機時，幾乎所有的電路構(gòu)成都相同而只有電源電壓不同，例如當基準電壓設定為4V時，上述低電壓檢測電路，對于電源電壓設定為5V的單片機而言，當電源電壓低于4V時可以檢測出來，而對于電源電壓設定為3V的單片機，即使單片機內(nèi)的其它電路均正常動作，由于檢測出低電壓，認為CPU(中央處理器)的電源電壓低下，使得為防止誤動作的復位處理措施動作，結(jié)果單片機內(nèi)的其它電路也無法工作。
為了避免這種情況，可以考慮采用以下二種方法。
(1)在制造時作為掩膜選擇，根據(jù)單片機的電源電壓，選擇將低電壓檢測電路設定為可動作狀態(tài)，或者設定為恒定停止動作狀態(tài)。
在上述例中，在制造電源電壓設定為5V的單片機時，作為掩膜選擇將低電壓檢測電路設定為可動作狀態(tài)，而制造電源電壓設定為3V的單片機時，作為掩膜選擇將低電壓檢測電路設定為恒定停止動作狀態(tài)。
(2)在制造單片機時將低電壓檢測電路的初始狀態(tài)設定為恒定停止動作狀態(tài)，而在使用單片機時，根據(jù)其電源電壓可以通過CPU的指令來許可低電壓檢測電路的動作，或者保持不許可狀態(tài)。在上述例中，在使用電源電壓設定為5V的單片機時，低電壓檢測電路由CPU的指令許可其動作，而使用電源電壓設定為3V的單片機時，由CPU的指令不許可其動作，保持恒定停止動作狀態(tài)。
但是，上述已有的(1)的方法的缺點在于，雖然對于將程序等以掩膜ROM的形式寫入到掩膜ROM型的單片機等可以指定掩膜選擇的單片機的情況，可以有效地使用，而對于通用性高，程序是由各個用戶在使用時寫入到EPROM的EPROM型單片機等不能指定掩膜選擇的單片機的情況，就不能有效地使用。
另一方面，上述已有的(2)的方法的缺點在于，要根據(jù)單片機的電源電壓由CPU的命令許可或者不許可低電壓檢測電路的動作，必須根據(jù)不同的電源電壓變更程序，使得程序不能通用化。
為此，本發(fā)明正是針對上述問題的發(fā)明，即目的是提供一種即使在單片機本體制造之后，也可以根據(jù)設定的電源電壓控制低電壓檢測電路的動作狀態(tài)，使程序相同化的電壓檢測電路。
為了解決上述課題，上述第一發(fā)明的電壓檢測電路的特征是，包括檢測電源電壓降低到預先設定的至少一個基準低電壓以下并輸出至少一個低電壓檢測信號的至少一個低電壓檢測電路；檢測上述電源電壓處在比預先設定的上述至少一個基準低電壓要高的至少一個基準高電壓以上并輸出至少一個高電壓檢測信號的至少一個高電壓檢測電路；根據(jù)上述至少一個高電壓檢測信號將上述至少一個低電壓檢測電路設定為可動作狀態(tài)或者停止動作狀態(tài)的動作狀態(tài)設定裝置。
上述第二發(fā)明的電壓檢測電路的特征是，包括檢測電源電壓降低到預先設定的基準低電壓以下并輸出低電壓檢測信號的低電壓檢測電路；檢測上述電源電壓處在比預先設定的上述基準低電壓要高的基準高電壓以上并輸出高電壓檢測信號的高電壓檢測電路；根據(jù)上述高電壓檢測信號將上述低電壓檢測電路設定為可動作狀態(tài)或者停止動作狀態(tài)的動作狀態(tài)設定裝置。
上述第三發(fā)明的電壓檢測電路的特征是，包括檢測電源電壓降低到預先設定的第一基準低電壓以下并輸出第一低電壓檢測信號的第一低電壓檢測電路；檢測上述電源電壓降低到預先設定的比第一基準低電壓要低的第二基準電壓以下并輸出第二低電壓檢測信號的第二低電壓檢測電路；檢測上述電源電壓處在比預先設定的上述第一基準低電壓要高的基準高電壓以上并輸出高電壓檢測信號的高電壓檢測電路；根據(jù)上述高電壓檢測信號將上述第一和第二低電壓檢測電路分別設定為可動作狀態(tài)及停止動作狀態(tài)或者停止動作狀態(tài)及可動作狀態(tài)的動作狀態(tài)設定裝置。
上述第四發(fā)明是包括上述第一至第三發(fā)明任一項所述的電壓檢測電路，其特征是包括根據(jù)上述至少一個低電壓檢測信號、上述低電壓檢測信號、或者上述第一和第二低電壓檢測信號，生成為促成復位處理的復位信號的復位信號生成電路。
上述第五發(fā)明是包括上述第一至第三發(fā)明任一項所述的電壓檢測電路，其特征是包括根據(jù)上述至少一個低電壓檢測信號、上述低電壓檢測信號、或者上述第一和第二低電壓檢測信號，生成為促成中斷處理的中斷請求信號的中斷請求信號生成電路。
上述第六發(fā)明是包括上述第一至第三發(fā)明任一項所述的電壓檢測電路，其特征是包括由上述至少一個低電壓檢測信號、上述低電壓檢測信號、或者上述第一和第二低電壓檢測信號所設置，由指令可以讀取的標志位。
上述第七發(fā)明是包括上述第一至第三發(fā)明任一項所述的電壓檢測電路，其特征是包括根據(jù)上述至少一個低電壓檢測信號、上述低電壓檢測信號、或者上述第一和第二低電壓檢測信號、生成為促成復位處理的復位信號的復位信號生成電路；由上述至少一個低電壓檢測信號、上述低電壓檢測信號、或者上述第一和第二低電壓檢測信號所設置、由指令可以讀取的標志位；上述復位信號生成電路和上述標志位中的任一方的使用可以由指令選擇。
上述第八項發(fā)明是包括上述第一至第三發(fā)明任一項所述的電壓檢測電路，其特征是包括根據(jù)上述至少一個低電壓檢測信號、上述低電壓檢測信號、或者上述第一和第二低電壓檢測信號、生成為促成中斷處理的中斷請求信號的中斷請求信號生成電路；由上述至少一個低電壓檢測信號、上述低電壓檢測信號、或者上述第一和第二低電壓檢測信號所設置、由指令可以讀取的標志位；上述中斷請求信號生成電路和上述標志位中的任一方的使用可以由指令選擇。
上述第九發(fā)明是包括上述第一至第八發(fā)明任一項所述的電壓檢測電路，其特征是內(nèi)置在微處理器、半導體存儲器或者電子電路內(nèi)。
依據(jù)本發(fā)明的構(gòu)成，即使在單片機本體制造之后，也可以根據(jù)設定的電源電壓控制低電壓檢測電路的動作狀態(tài)，使程序通用化。
以下對附圖及其主要符號作簡單說明。
圖1為表示本發(fā)明實施例1的電壓檢測電路的電路構(gòu)成的概略電路圖。
圖2為表示本發(fā)明實施例2的電壓檢測電路的電路構(gòu)成的概略電路圖。
在上述附圖中，1、11、12—低電壓檢測電路，2、13—高電壓檢測電路，3、14—鎖存器(動作狀態(tài)設定裝置)，4、16—寄存器，5、17—門電路，6、18—與門(復位信號生成電路)，7、19—標志位，15—選擇器。
以下參照附圖具體地說明本發(fā)明實施例。
實施例1首先說明實施例1。
圖1為表示本發(fā)明實施例1的電壓檢測電路的電路構(gòu)成的概略電路圖。
本例的電壓檢測電路置于單片機內(nèi)，大致由低電壓檢測電路1、高電壓檢測電路2、鎖存器3、寄存器4、門電路5、與門6、標志位7和內(nèi)部總線8所構(gòu)成。
低電壓檢測電路1，其一端施加電源電壓VDD，另一端接地，在檢測到當電源電壓VDD在預先設定的第一基準電壓VREF1以下時，輸出“H”電平的檢測信號SD1。高電壓檢測電路2，其一端施加電源電壓VDD，另一端接地，在檢測到當電源電壓VDD在比預先設定的第一基準電壓VREF1要高的第二基準電壓VREF2以上時，輸出“H”電平的檢測信號SD2。
鎖存器3暫時保存檢測信號SD2并作為數(shù)據(jù)DT2輸出給低電壓檢測電路1，一旦當檢測信號SD2變?yōu)椤癏”電平時，將一直保存該信號。低電壓檢測電路1，在數(shù)據(jù)DT2為“H”電平時設定為可動作狀態(tài)，而在數(shù)據(jù)DT2為“L”電平時設定為停止動作狀態(tài)。寄存器4，其輸入端與內(nèi)部總線8相連，由通過內(nèi)部數(shù)據(jù)總線8由圖中未畫出的CPU核心所提供的指令將其內(nèi)容設定為“H”電平或“L”電平中的任一個。
門電路5，其第一輸入端輸入檢測信號SD1，第2輸入端反相輸入寄存器4的輸出信號，對檢測信號SD1和寄存器4的輸出信號的反相信號取邏輯與，當其結(jié)果為“H”電平時，則將標志位7設置為“H”電平。與門6，其第一輸入端輸入檢測信號SD1，第二輸入端輸入寄存器4的輸出信號，對檢測信號SD1和寄存器4的輸出信號取邏輯與，其結(jié)果作為內(nèi)部復位信號SR輸出。
標志位7，例如為設置·復位型雙穩(wěn)態(tài)電路等構(gòu)成，由門電路5的“H”電平輸出信號設置為“H”電平，由通過內(nèi)部數(shù)據(jù)總線8由圖中未畫出的CPU核心所提供的指令復位為“L”電平。還有，標志位7的內(nèi)容，可以通過內(nèi)部數(shù)據(jù)總線8由圖中未畫出的CPU核心所提供的指令讀出。
以下說明上述構(gòu)成的電壓檢測電路的動作。在以下的說明中，動作模式分為初始電源電壓VDDB設定在第二基準電壓VREF2以上的第一模式和初始電源電壓VDDB設定在第二基準電壓VREF2以下的第二模式，并分別對其進行說明。
(a)第一模式①第一初始狀態(tài)首先說明，作為初始狀態(tài)，鎖存器3的數(shù)據(jù)DT2設定為“L”電平，低電壓檢測電路1處于停止動作狀態(tài)，還有，由通過內(nèi)部數(shù)據(jù)總線8由圖中未畫出的CPU核心所提供的指令將標志位7復位為“L”電平，同時將寄存器4的內(nèi)容設定為“L”電平的情況。
首先，當初始電源電壓VDDB設定在第二基準電壓VREF2以上時，高電壓檢測電路2將其檢測出來并輸出“H”電平的檢測信號SD2，鎖存器3暫時保存“H”電平的檢測信號SD2并作為“H”電平的數(shù)據(jù)DT2提供給低電壓檢測電路1。這樣，低電壓檢測電路1被設定為可動作狀態(tài)。
然后，電源電壓VDD從初始電源電壓VDDB開始下降，當降低到第二基準電壓VREF2以下時，雖然高電壓檢測電路2將其檢測出來并輸出“L”電平的檢測信號SD2，鎖存器3在檢測信號SD一旦變?yōu)椤癏”電平時將其持續(xù)保存，因而繼續(xù)向低電壓檢測電路1提供“H”電平的數(shù)據(jù)DT2。
進一步，電源電壓VDD繼續(xù)下降，當降低到第1基準電壓VREF1以下時，低電壓檢測電路1將其檢測出來并輸出“H”電平的檢測信號SD1，“H”電平的檢測信號SD1通過門電路5將標志位7設置為“H”電平。因此，圖中未畫出的CPU核心通過內(nèi)部數(shù)據(jù)總線8由指令將標志位7的內(nèi)容讀出，可以識別到電源電壓VDD降低。為此，圖中未畫出的CPU核心可以采取為防止誤動作的復位處理等措施。
還有，作為初始狀態(tài)，由于寄存器4的內(nèi)容設定為“L”電平，“H”電平的檢測信號SD1不會通過與門6，因而內(nèi)部復位信號SR將保持在“L”電平狀態(tài)。
②第二初始狀態(tài)其次說明，作為初始狀態(tài)，鎖存器3的數(shù)據(jù)DT2設定為“L”電平，低電壓檢測電路1處于停止動作狀態(tài)，還有，由通過內(nèi)部數(shù)據(jù)總線8由圖中未畫出的CPU核心所提供的指令將標志位7復位為“L”電平，同時將寄存器4的內(nèi)容設定為“H”電平的情況。
還有，電源電壓VDD從所設定的初始電源電壓VDDB下降到第二基準電壓VREF2以下時動作與上述第一初始狀態(tài)的情況大致相同，在此省略其說明。
然后，電源電壓VDD進一步下降，當降低到第一基準電壓VREF1以下時，低電壓檢測電路1將其檢測出來并輸出“H”電平的檢測信號SD1，“H”電平的檢測信號SD1通過與門6輸出“H”電平的內(nèi)部復位信號SR。因此，圖中未畫出的CPU核心和單片機內(nèi)部的其它電路，根據(jù)“H”電平的內(nèi)部復位信號SR，可以識別到電源電壓VDD降低，可以采取為防止誤動作的復位處理等措施。
還有，作為初始狀態(tài)，由于寄存器4的內(nèi)容設定為“H”電平，“H”電平的檢測信號SD1不會通過門電路5，標志位7將保持在“L”電平狀態(tài)。
(b)第二模式作為初始狀態(tài)，鎖存器3的數(shù)據(jù)DT2設定為“L”電平，低電壓檢測電路1處于停止動作狀態(tài)，還有，由通過內(nèi)部數(shù)據(jù)總線8由圖中未畫出的CPU核心所提供的指令將標志位7復位為“L”電平的情況。
首先，當初始電源電壓VDDB設定在第2基準電壓VREF2以下時，高電壓檢測電路2將其檢測出來并輸出“L”電平的檢測信號SD2，鎖存器3將初始狀態(tài)的“L”電平的數(shù)據(jù)DT2提供給低電壓檢測電路1。這樣，低電壓檢測電路1被設定為停止動作狀態(tài)。
在這種狀態(tài)下，電源電壓VDD下降，即使降低到第一基準電壓VREF1以下，由于低電壓檢測電路1處于被設定的停止動作狀態(tài)，低電壓檢測電路1不會檢測出電源電壓VDD下降到第1基準電壓VREF1以下的狀況。
因此，無論寄存器4設定為什么樣的內(nèi)容，標志位7都保持復位在“L”電平的狀態(tài)，內(nèi)部復位信號SR保持在“L”電平，圖中未畫出的CPU核心無論在硬件上還是在軟件上都不能識別電源電壓VDD下降的狀態(tài)，因而不會采取復位處理等措施。這樣，單片機內(nèi)部的其它電路繼續(xù)正常動作。
這樣，依據(jù)該例的構(gòu)成，通過將初始電源電壓VDDB設定在第二基準電壓VREF2以上或者以下，可以將低電壓檢測電路1設定為可動作狀態(tài)或者停止動作狀態(tài)。
為此，由于即使是在單片機制造以后，也可以將低電壓檢測電路1設定為可動作狀態(tài)或者停止動作狀態(tài)，不僅對于掩膜ROM型單片機等可以進行掩膜選擇指定的單片機，而且對于EPROM型單片機等不能進行掩膜選擇指定的單片機，都可有效地使用本電路。
還有，依據(jù)該例的構(gòu)成，由于程序不參與低電壓檢測電路1的可動作狀態(tài)或者停止動作狀態(tài)的設定，在不同電源電壓的單片機中，均可采用通用的程序。
實施例2下面說明實施例2。
圖2為表示本發(fā)明實施例2的電壓檢測電路的電路構(gòu)成的概略電路圖。
本例的電壓檢測電路置于單片機內(nèi)，大致由低電壓檢測電路11和12、高電壓檢測電路13、鎖存器14、選擇器15、寄存器16、門電路17、與門18、標志位19和內(nèi)部總線20所構(gòu)成。
低電壓檢測電路11，其一端施加電源電壓VDD，另一端接地，在檢測到當電源電壓VDD在比預先設定的第一基準電壓VREF1以下時，輸出“H”電平的檢測信號SD1。低電壓檢測電路12，其一端施加電源電壓VDD，另一端接地，在檢測到當電源電壓VDD在比預先設定的第一基準電壓VREF1要低的第二基準電壓VREF2以下時，輸出“H”電平的檢測信號SD2。高電壓檢測電路13，其一端施加電源電壓VDD，另一端接地，在檢測到當電源電壓VDD在比預先設定第一基準電壓VREF1要高的第三基準電壓VREF3以上時，輸出“H”電平的檢測信號SD3。
鎖存器14暫時保存檢測信號SD3并作為數(shù)據(jù)DT3輸出給低電壓檢測電路11和12以及選擇器15，一旦當檢測信號SD3變?yōu)椤癏”電平時，將持續(xù)保持該信號。低電壓檢測電路11，在數(shù)據(jù)DT3為“H”電平時設定為可動作狀態(tài)，而在數(shù)據(jù)DT3為“L”電平時設定為停止動作狀態(tài)。另一方面，低電壓檢測電路12，由于數(shù)據(jù)DT3反相后輸入，則在數(shù)據(jù)DT3為“H”電平時設定為停止動作狀態(tài)，而在數(shù)據(jù)DT3為“L”電平時設定為可動作狀態(tài)。選擇器15，其第一輸入端輸入檢測信號SD1，第二輸入端輸入檢測信號SD2，當輸入到控制端的數(shù)據(jù)DT3為“H”電平時選擇輸出檢測信號SD1，當數(shù)據(jù)DT3為“L”電平時選擇輸出檢測信號SD2。
寄存器16，其輸入端與內(nèi)部總線20相連，通過內(nèi)部數(shù)據(jù)總線20由圖中未畫出的CPU核心所提供的指令將其內(nèi)容設定為“H”電平或“L”電平中的任一個。門電路17，其第一輸入端輸入選擇器15的輸出信號，第二輸入端反相輸入寄存器16的輸出信號，對選擇器15的輸出信號和寄存器16的輸出信號的反相信號取邏輯與，當其結(jié)果為“H”電平時，則將標志位19設置為“H”電平。
與門18，其第一輸入端輸入選擇器15的輸出信號，第二輸入端輸入寄存器16的輸出信號，對選擇器15的輸出信號和寄存器16的輸出信號取邏輯與，其結(jié)果作為內(nèi)部復位信號SR輸出。
標志位19，例如為設置與復位型雙穩(wěn)態(tài)電路構(gòu)成，由門電路17的“H”電平輸出信號設置為“H”電平，通過內(nèi)部數(shù)據(jù)總線20由圖中未畫出的CPU核心所提供的指令復位為“L”電平。還有，標志位19的內(nèi)容，可以通過內(nèi)部數(shù)據(jù)總線20由圖中未畫出的CPU核心所提供的指令讀出。
以下說明上述構(gòu)成的電壓檢測電路的動作。在以下的說明中，動作模式分為初始電源電壓VDDB設定在第三基準電壓VREF3以上的第一模式和初始電源電壓VDDB設定在第三基準電壓VREF3以下的第二模式進行說明。
(a)第一模式①第一初始狀態(tài)首先說明，作為初始狀態(tài)，鎖存器14的數(shù)據(jù)DT3設定為“L”電平，低電壓檢測電路11處于停止動作狀態(tài)，而低電壓檢測電路12處于可動作狀態(tài)，還有，由通過內(nèi)部數(shù)據(jù)總線20由圖中未畫出的CPU核心所提供的指令將標志位19復位為“L”電平，同時將寄存器16的內(nèi)容設定為“L”電平的情況。
首先，當初始電源電壓VDDB設定在第三基準電壓VREF3以上時，高電壓檢測電路13將其檢測出來并輸出“H”電平的檢測信號SD3，鎖存器14暫時保存“H”電平的檢測信號SD3并作為“H”電平的數(shù)據(jù)DT3提供給低電壓檢測電路11和12以及選擇器15。這樣，低電壓檢測電路11被設定為可動作狀態(tài)，而低電壓檢測電路12被設定為停止動作狀態(tài)。而選擇器15根據(jù)“H”電平的數(shù)據(jù)DT3處于選擇輸出檢測信號SD1的狀態(tài)。
然后，電源電壓VDD從初始電源電壓VDDB開始下降，當降低到第三基準電壓VREF3以下時，雖然高電壓檢測電路13將其檢測出來并輸出“L”電平的檢測信號SD3，鎖存器14在檢測信號SD3一旦變?yōu)椤癏”電平時將其持續(xù)保存，因而繼續(xù)向低電壓檢測電路11和12以及選擇器15提供“H”電平的數(shù)據(jù)DT3。
進一步，電源電壓VDD繼續(xù)下降，當降低到第一基準電壓VREF1以下時，低電壓檢測電路11將其檢測出來并輸出“H”電平的檢測信號SD1，“H”電平的檢測信號SD1通過選擇器15和門電路17將標志位19設置為“H”電平。因此，圖中未畫出的CPU核心通過內(nèi)部數(shù)據(jù)總線20由指令將標志位19的內(nèi)容讀出，可以識別到電源電壓VDD降低。為此，圖中未畫出的CPU核心可以采取為防止誤動作的復位處理等措施。
還有，作為初始狀態(tài)，由于寄存器16的內(nèi)容設定為“L”電平，“H”電平的檢測信號SD1不會通過與門18，因而內(nèi)部復位信號SR將保持在“L”電平狀態(tài)。
②第二初始狀態(tài)其次說明，作為初始狀態(tài)，鎖存器14的數(shù)據(jù)DT3設定為“L”電平，低電壓檢測電路11處于停止動作狀態(tài)，而低電壓檢測電路12處于可動作狀態(tài)，還有，由通過內(nèi)部數(shù)據(jù)總線20由圖中未畫出的CPU核心所提供的指令將標志位19復位為“L”電平，同時將寄存器16的內(nèi)容設定為“H”電平的情況。
還有，電源電壓VDD從所設定的初始電源電壓VDDB下降到第三基準電壓VREF3以下時的動作與上述第一初始狀態(tài)的情況大致相同，在此省略其說明。
然后，電源電壓VDD進一步下降，當降低到第一基準電壓VREF1以下時，低電壓檢測電路11將其檢測出來并輸出“H”電平的檢測信號SD1，“H”電平的檢測信號SD1通過選擇器15和與門18輸出“H”電平的內(nèi)部復位信號SR。因此，圖中未畫出的CPU核心和單片機內(nèi)部的其它電路，根據(jù)“H”電平的內(nèi)部復位信號SR，可以識別到電源電壓VDD降低，可以采取為防止誤動作的復位處理等措施。
還有，作為初始狀態(tài)，由于寄存器16的內(nèi)容設定為“H”電平，“H”電平的檢測信號SD1不會通過門電路17，標志位19將保持在“L”電平狀態(tài)。
(b)第二模式①第一初始狀態(tài)首先說明，作為初始狀態(tài)，鎖存器14的數(shù)據(jù)DT3設定為“L”電平，低電壓檢測電路11處于停止動作狀態(tài)，而低電壓檢測電路12處于可動作狀態(tài)，還有，由通過內(nèi)部數(shù)據(jù)總線20由圖中未畫出的CPU核心所提供的指令將標志位19復位為“L”電平，同時將寄存器16的內(nèi)容設定為“L”電平的情況。
首先，當初始電源電壓VDDB設定在第三基準電壓VREF3以下時，高電壓檢測電路13將其檢測出來并輸出“L”電平的檢測信號SD3，鎖存器14繼續(xù)向低電壓檢測電路11和12以及選擇器15提供初始狀態(tài)的“L”電平的數(shù)據(jù)DT3。這樣，低電壓檢測電路11保持在被設定的停止動作狀態(tài)，而低電壓檢測電路12保持在被設定的可動作狀態(tài)。而選擇器15根據(jù)“L”電平的數(shù)據(jù)DT3處于選擇輸出檢測信號SD2的狀態(tài)。
然后，電源電壓VDD從初始電源電壓VDDB開始下降，當降低到第一基準電壓VREF1以下，而在第二基準電壓VREF2以上時，由于低電壓檢測電路11保持在被設定的停止動作狀態(tài)，不會檢測出電源電壓VDD已在第一基準電壓VREF1以下的狀態(tài)。還有，雖然低電壓檢測電路12處于被設定的可動作狀態(tài)，由于電源電壓VDD在第二基準電壓VREF1以上，將繼續(xù)輸出“L”電平的檢測信號。
進一步，電源電壓VDD繼續(xù)下降，當降低到第二基準電壓VREF2以下時，低電壓檢測電路12將其檢測出來并輸出“H”電平的檢測信號SD2，“H”電平的檢測信號SD1通過選擇器15和門電路17將標志位19設置為“H”電平。因此，圖中未畫出的CPU核心通過內(nèi)部數(shù)據(jù)總線20由指令將標志位19的內(nèi)容讀出，可以識別到電源電壓VDD降低。為此，圖中未畫出的CPU核心可以采取為防止誤動作的復位處理等措施。
還有，作為初始狀態(tài)，由于寄存器16的內(nèi)容設定為“L”電平，“H”電平的檢測信號SD2不會通過與門18，因而內(nèi)部復位信號SR將保持在“L”電平狀態(tài)。
②第二初始狀態(tài)其次說明，作為初始狀態(tài)，鎖存器14的數(shù)據(jù)DT3設定為“L”電平，低電壓檢測電路11處于停止動作狀態(tài)，而低電壓檢測電路12處于可動作狀態(tài)，還有，由通過內(nèi)部數(shù)據(jù)總線20由圖中未畫出的CPU核心所提供的指令將標志位19復位為“L”電平，同時將寄存器16的內(nèi)容設定為“H”電平的情況。
還有，電源電壓VDD從所設定的初始電源電壓VDDB下降到第一基準電壓VREF1以下，而在第二基準電壓VREF2以上時的動作與上述第一初始狀態(tài)的情況大致相同，在此省略其說明。
然后，電源電壓VDD進一步下降，當降低到第二基準電壓VREF2以下時，低電壓檢測電路12將其檢測出來并輸出“H”電平的檢測信號SD2，“H”電平的檢測信號SD2通過選擇器15和與門18輸出“H”電平的內(nèi)部復位信號SR。因此，圖中未畫出的CPU核心和單片機內(nèi)部的其它電路，根據(jù)“H”電平的內(nèi)部復位信號SR，可以識別到電源電壓VDD降低，可以采取為防止誤動作的復位處理等措施。
還有，作為初始狀態(tài)，由于寄存器16的內(nèi)容設定為“H”電平，“H”電平的檢測信號SD2不會通過門電路17，標志位19將保持在“L”電平狀態(tài)。
這樣，依據(jù)該例的構(gòu)成，通過將初始電源電壓VDDB設定在第三基準電壓VREF3以上或者以下，可以將低電壓檢測電路11和12設定為可動作狀態(tài)或者停止動作狀態(tài)。
為此，在上述實施例1的效果的基礎上，即使在將初始電源電壓VDDB設定在第三基準電壓VREF3以下的情況下，由于也可以檢測到電源電壓VDD下降到第二基準電壓VREF2以下的狀況，圖中未畫出的CPU核心和單片機內(nèi)部的其它電路，也可以識別到電源電壓VDD降低，這時，可以采取為防止誤動作的復位處理等措施。
以上，雖然是參照


了本發(fā)明的實施例，但具體構(gòu)成并不限定于這些實施例，只要不脫離本發(fā)明的要點所進行的設計變更都包含在本發(fā)明內(nèi)。
例如，在上述各實施例中，在上述實施例2中，雖然只示出了設置低電壓檢測器電路11和12，以及高電壓檢測電路13的例子，但并不限定于此，也可以設置三個以上的低電壓檢測電路，二個以上的高電壓檢測電路。依據(jù)這樣的構(gòu)成，更容易實現(xiàn)電源電路以外的電路的通用化和程序的通用化，同時通過一個高電壓檢測電路的檢測信號檢測出電路的異常高電壓，根據(jù)該檢測信號，構(gòu)成防止電路破壞的裝置，可以提高安全性。
進一步，在上述實施例中，雖然是采用與門6和18的輸出信號作為內(nèi)部復位信號SR，但并不限定于此，也可以將該信號作為中斷信號，不僅對圖中未畫出的CPU核心采取防止誤動作的措施，而且可以作為執(zhí)行其它中斷處理。
還有，在上述實施例中，有關該發(fā)明的電壓檢測電路雖然是以置于單片機內(nèi)為例進行了說明，但并不限定于此，也可以內(nèi)置到RAM或者ROM等半導體存儲器、數(shù)字信號處理器(DSP)等電子電路中。依據(jù)這樣的構(gòu)成，在這些電路中，可以實現(xiàn)電源電路以外的電路的通用化和程序的通用化。
如上所述，依據(jù)本發(fā)明的構(gòu)成，即使是在單片機等本體制造以后，也可以根據(jù)所設定的電源電壓，控制低電壓檢測電路的動作狀態(tài)，實現(xiàn)程序的通用化。
因此，本發(fā)明可以適用于EPROM型單片機等不能進行掩膜選擇指定的單片機，半導體存儲器或者電子電路中，同時對于不同電源電壓的單片機或者電子電路，也可以實現(xiàn)程序的通用化。
權(quán)利要求
1.一種電壓檢測電路，其特征是包括檢測電源電壓降低到預先設定的至少一個基準低電壓以下并輸出至少一個低電壓檢測信號的至少一個低電壓檢測電路；檢測所述電源電壓處在比預先設定的所述至少一個基準低電壓要高的至少一個基準高電壓以上并輸出至少一個高電壓檢測信號的至少一個高電壓檢測電路；根據(jù)所述至少一個高電壓檢測信號將所述至少一個低電壓檢測電路設定為可動作狀態(tài)或者停止動作狀態(tài)的動作狀態(tài)設定裝置。
2.一種電壓檢測電路，其特征是包括檢測電源電壓降低到預先設定的基準低電壓以下并輸出低電壓檢測信號的低電壓檢測電路；檢測所述電源電壓處在比預先設定的所述基準低電壓要高的基準高電壓以上并輸出高電壓檢測信號的高電壓檢測電路；根據(jù)所述高電壓檢測信號將所述低電壓檢測電路設定為可動作狀態(tài)或者停止動作狀態(tài)的動作狀態(tài)設定裝置。
3.一種電壓檢測電路，其特征是包括檢測電源電壓降低到預先設定的第一基準低電壓以下并輸出第一低電壓檢測信號的第一低電壓檢測電路；檢測所述電源電壓降低到預先設定的比第一基準低電壓要低的第二基準電壓以下并輸出第二低電壓檢測信號的第二低電壓檢測電路；檢測所述電源電壓處在比預先設定的所述第一基準低電壓要高的基準高電壓以上并輸出高電壓檢測信號的高電壓檢測電路；根據(jù)所述高電壓檢測信號將所述第一和第二低電壓檢測電路分別設定為可動作狀態(tài)及停止動作狀態(tài)或者停止動作狀態(tài)及可動作狀態(tài)的動作狀態(tài)設定裝置。
4.根據(jù)權(quán)利要求1-3任一項權(quán)利要求所述的電壓檢測電路，其特征是包括根據(jù)所述至少一個低電壓檢測信號、所述低電壓檢測信號、或者所述第一和第二低電壓檢測信號，生成為促成復位處理的復位信號的復位信號生成電路。
5.根據(jù)權(quán)利要求1-3任一項權(quán)利要求所述的電壓檢測電路，其特征是包括根據(jù)所述至少一個低電壓檢測信號、所述低電壓檢測信號、或者所述第一和第二低電壓檢測信號，生成為促成中斷處理的中斷請求信號的中斷請求信號生成電路。
6.根據(jù)權(quán)利要求1-3任一項權(quán)利要求所述的電壓檢測電路，其特征是包括由所述至少一個低電壓檢測信號、所述低電壓檢測信號、或者所述第一和第二低電壓檢測信號所設置，由指令可以讀取的標志位。
7.根據(jù)權(quán)利要求1-3任一項權(quán)利要求所述的電壓檢測電路，其特征是包括根據(jù)所述至少一個低電壓檢測信號、所述低電壓檢測信號、或者所述第一和第二低電壓檢測信號；生成為促成復位處理的復位信號的復位信號生成電路；由所述至少一個低電壓檢測信號、所述低電壓檢測信號、或者所述第一和第二低電壓檢測信號所設置、由指令可以讀取的標志位；所述復位信號生成電路和所述標志位中的任一方的使用可以由命令選擇。
8.根據(jù)權(quán)利要求1-3任一項所述的電壓檢測電路，其特征是包括根據(jù)所述至少一個低電壓檢測信號、所述低電壓檢測信號、或者所述第一和第二低電壓檢測信號；生成為促成中斷處理的中斷請求信號的中斷請求信號生成電路；由所述至少一個低電壓檢測信號、所述低電壓檢測信號、或者所述第一和第二低電壓檢測信號所設置、由命令可以讀取的標志位；所述中斷請求信號生成電路和所述標志位中的任一方的使用可以由指令選擇。
9.根據(jù)權(quán)利要求1-8任一項權(quán)利要求所述的電壓檢測電路，其特征是內(nèi)置在微處理器、半導體存儲器或者電子電路內(nèi)。
全文摘要
一種電壓檢測電路包括:在檢測到當電源電壓VDD下降到預先設定的第一基準電壓以下時輸出檢測信號SD1的低電壓檢測電路1;檢測到當電源電壓VDD處于比預先設定的第一基準電壓要高的第二基準電壓以上時輸出檢測信號SD2的高電壓檢測電路2;暫時保存檢測信號SD2并作為數(shù)據(jù)DT2供給低電壓檢測電路1,將低電壓檢測電路1設定為可動作狀態(tài)或者停止動作狀態(tài)的鎖存器3。該電路可實現(xiàn)程序的通用化。
文檔編號G06F1/28GK1254873SQ9912397
公開日2000年5月31日 申請日期1999年11月22日 優(yōu)先權(quán)日1998年11月20日
發(fā)明者近藤千晶 申請人:日本電氣株式會社