一種降低emi風(fēng)險(xiǎn)的有源晶振布線方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電磁兼容設(shè)計(jì)領(lǐng)域，具體涉及一種降低EMI風(fēng)險(xiǎn)的有源晶振布線方法。
【背景技術(shù)】
[0002]EMI即電磁干擾。電磁干擾分為傳導(dǎo)電磁干擾(Conducted EMI)和輻射電磁干擾(Radiated EMI)。其中，傳導(dǎo)電磁干擾噪聲在火線、中線與地線間傳播，包括火線與地線、中線與地線間的共模噪聲(Common-mode Noise),以及火線與中線間的差模噪聲(Differential-mode Noise)。福射電磁干擾噪聲以福射電磁場(chǎng)的形式在空間傳播，包括由于非良好接地或接地反射電位不為零引起的共模噪聲，以及由于沒有很好控制的大信號(hào)環(huán)路引起的差模噪聲。此外，無論是多么復(fù)雜的電子設(shè)備或系統(tǒng)，產(chǎn)生電磁干擾需要同時(shí)具備以下三個(gè)條件，即電磁干擾三要素:干擾源、干擾傳播途徑(或傳輸通道)以及敏感設(shè)備。干擾源是指產(chǎn)生電磁干擾的電子設(shè)備或系統(tǒng)，干擾傳播途徑(或傳輸通道)包括線纜，空間等，敏感設(shè)備是指易受電磁干擾影響的電子設(shè)備或系統(tǒng)。
[0003]隨著無線通信設(shè)備的增多，以及人們認(rèn)識(shí)水平的擴(kuò)大，電磁污染及電磁干擾問題越來越引起人們的關(guān)注。如何保證設(shè)計(jì)的產(chǎn)品不會(huì)干擾到其他產(chǎn)品的性能，且能夠抵抗住外界及自身干擾的影響，成為越來越重要的問題。由于造成電磁兼容問題的因素很多，并且在電磁兼容設(shè)計(jì)的后期，需要投入的人力、物力也會(huì)越大，但成效往往較差。因此，通過前期設(shè)計(jì)，將可能會(huì)造成電磁兼容問題的因素解決或降低風(fēng)險(xiǎn)是至關(guān)重要的。
[0004]晶振的作用是為板卡提供穩(wěn)定的時(shí)序，使其正常工作，是每個(gè)板卡所必需的器件。但晶振諧波的能量較高，很容易通過空間傳播，干擾到周圍的電路或直接輻射到空間中去。因此，晶振電路的設(shè)計(jì)好壞，能夠很大程度地降低板卡造成電磁兼容問題的風(fēng)險(xiǎn)。
[0005]改進(jìn)前l(fā)ayout的做法只是:將電源濾波電容等器件盡可能地放置電源輸入端，偏置電路和終端匹配電路盡可能靠近信號(hào)終端放置，差分信號(hào)兩部分控制等長，并將其他信號(hào)盡可能遠(yuǎn)離晶振電路放置。

【發(fā)明內(nèi)容】

[0006]本發(fā)明要解決的技術(shù)問題是:本文提出的一種降低EMI風(fēng)險(xiǎn)的有源晶振布線方法，是通過改進(jìn)晶振電路的layout布線方法來降低晶振的EMI風(fēng)險(xiǎn)。簡單有效，且不會(huì)造成額外的成本。
[0007]晶振因品質(zhì)因素$父尚，含有大量尚能量的諧波。一般晶振電路都會(huì)有電容濾波。六引腳的有源晶振濾波電容放在電源引腳上。輸出電路一般為LVECL形式(Low VoltageEmitter Couple Logic:低電壓射極親合邏輯電路)。晶振輸出端串接電路，末端采用RC網(wǎng)絡(luò)實(shí)現(xiàn)直流偏置、交流終端匹配。
[0008]本發(fā)明所采用的技術(shù)方案為:
一種降低EMI風(fēng)險(xiǎn)的有源晶振布線方法，通過將晶振及其外圍元件電路的GND全部連接在一起，并形成環(huán)路將晶振及外圍元件和信號(hào)全部包裹起來，可有效降低晶振的EMI風(fēng)險(xiǎn)。
[0009]所述晶振外圍元件包括濾波電路、偏置及終端匹配電路。
[0010]布線時(shí)，將電源濾波電路器件盡可能地放置于電源輸入端，偏置及終端匹配電路盡可能靠近信號(hào)終端放置，差分信號(hào)兩部分控制等長。
[0011]一種降低HMI風(fēng)險(xiǎn)的有源晶振電路板，所述電路板的晶振及其外圍元件電路的GND全部連接在一起，并形成環(huán)路將晶振及外圍元件和信號(hào)全部包裹起來。
[0012]本發(fā)明有益效果:本發(fā)明方法可將晶振模塊與其他信號(hào)相對(duì)隔離，有效降低晶振對(duì)外界的干擾，最大程度的降低系統(tǒng)EMI風(fēng)險(xiǎn)，提高系統(tǒng)性能。
【附圖說明】
[0013]圖1為晶振電路原理圖。
【具體實(shí)施方式】
[0014]下面根據(jù)說明書附圖，結(jié)合具體實(shí)施例，對(duì)本發(fā)明進(jìn)一步說明:
一種降低EMI風(fēng)險(xiǎn)的有源晶振布線方法，通過將晶振及其外圍元件的GND全部連接在一起，并形成環(huán)路將晶振及外圍元件和信號(hào)全部包裹起來，可有效降低晶振的EMI風(fēng)險(xiǎn)。
[0015]如圖1所示，以sas背板上的晶振電路為例，電源輸入端配有濾波電路，電路輸出形式為LVECL結(jié)構(gòu)，在信號(hào)線末端，配有偏置電路及終端匹配電路，通過將晶振及其外圍元件電路的GND全部連接在一起，并形成環(huán)路將晶振及外圍元件和信號(hào)全部包裹起來，可有效降低晶振的EMI風(fēng)險(xiǎn)。
[0016]所述晶振外圍元件包括濾波電路、偏置及終端匹配電路。
[0017]一種降低HMI風(fēng)險(xiǎn)的有源晶振電路板，所述電路板的晶振及其外圍元件電路的GND全部連接在一起，并形成環(huán)路將晶振及外圍元件和信號(hào)全部包裹起來。
[0018]布線時(shí)，將電源濾波電路器件盡可能地放置于電源輸入端，偏置及終端匹配電路盡可能靠近信號(hào)終端放置，差分信號(hào)兩部分控制等長。
[0019]測(cè)試分析:
現(xiàn)有設(shè)計(jì)中，使用頻譜分析儀在晶振電路附近的散熱片上量測(cè)其基波149.996MHz的頻譜分量為74.982dBuV。
[0020]通過將晶振電路中的電容、終端電路與芯片的GND引腳連接在一起，形成環(huán)路將晶振電路包裹起來，使用頻譜儀在芯片散熱器的相同位置、相同角度進(jìn)行量測(cè)其基頻分量為54.629 dBuV，改進(jìn)后比之前降低了 20 dBuV左右，效果非常明顯。
[0021]以上實(shí)施方式僅用于說明本發(fā)明，而并非對(duì)本發(fā)明的限制，有關(guān)技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本發(fā)明的范疇，本發(fā)明的專利保護(hù)范圍應(yīng)由權(quán)利要求限定。
【主權(quán)項(xiàng)】
1.一種降低EMI風(fēng)險(xiǎn)的有源晶振布線方法，其特征在于:通過將晶振及其外圍元件電路的GND全部連接在一起，并形成環(huán)路將晶振及外圍元件和信號(hào)全部包裹起來，可有效降低晶振的EMI風(fēng)險(xiǎn)。
2.根據(jù)權(quán)利要求1所述的一種降低EMI風(fēng)險(xiǎn)的有源晶振布線方法，其特征在于:所述晶振外圍元件電路包括濾波電路、偏置及終端匹配電路。
3.—種降低EMI風(fēng)險(xiǎn)的有源晶振電路板，其特征在于:所述電路板的晶振及其外圍元件電路的GND全部連接在一起，并形成環(huán)路將晶振及外圍元件和信號(hào)全部包裹起來。
【專利摘要】本發(fā)明公開了一種降低EMI風(fēng)險(xiǎn)的有源晶振布線方法，通過將晶振及其外圍元件電路的GND全部連接在一起，并形成環(huán)路將晶振及外圍元件和信號(hào)全部包裹起來，可有效降低晶振的EMI風(fēng)險(xiǎn)。本發(fā)明方法可將晶振模塊與其他信號(hào)相對(duì)隔離，有效降低晶振對(duì)外界的干擾，最大程度的降低系統(tǒng)EMI風(fēng)險(xiǎn)，提高系統(tǒng)性能。
【IPC分類】G06F17-50
【公開號(hào)】CN104573222
【申請(qǐng)?zhí)枴緾N201510002519
【發(fā)明人】吳修權(quán), 李永翠
【申請(qǐng)人】浪潮電子信息產(chǎn)業(yè)股份有限公司
【公開日】2015年4月29日
【申請(qǐng)日】2015年1月5日