一種芯片間的簡易通信方法及裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)據(jù)傳輸領(lǐng)域，特別是一種芯片間的簡易通信方法及裝置。
【背景技術(shù)】
[0002]通常，嵌入式系統(tǒng)的片上資源比較緊張，因此往往需要對片上資源如GP1等進行合理利用。在嵌入式設(shè)備由于自身資源不足或其他原因需要擴展額外功能芯片時，就會涉及到兩塊芯片間的通信，而通信本身就占用芯片的資源如控制器，1 口等。傳統(tǒng)的通信方式如USB，SPI等由于本身協(xié)議就比較復(fù)雜，1 口占用比較多等原因已經(jīng)不太適合在本身資源比較少的芯片上使用。因此，開發(fā)一種占用資源少，通信可靠的方法勢在必行。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的主要目的在于克服現(xiàn)有技術(shù)中的上述缺點，提出一種芯片間的簡易通信方法和裝置。
[0004]本發(fā)明采用如下技術(shù)方案:
[0005]一種芯片間的簡易通信方法，基于芯片的GP1 口進行通信，其特征在于:從發(fā)送芯片和接收芯片上分別選取兩GP1 口，且兩芯片間連接有CLK信號線和DATA信號線，兩芯片間的通信協(xié)議是以開始和結(jié)束為標(biāo)識，在開始和結(jié)束標(biāo)識之間包含通信的數(shù)據(jù)。
[0006]優(yōu)選的，所述CLK信號線和DATA信號線均為時鐘線。
[0007]優(yōu)選的，所述發(fā)送芯片和接收芯片處于空閑狀態(tài)時，CLK信號線和DATA信號線的電平相同。
[0008]優(yōu)選的，所述開始標(biāo)識是發(fā)送芯片通過控制CLK信號線和DATA信號線的電平拉高或拉低實現(xiàn)。
[0009]優(yōu)選的，所述開始標(biāo)識是發(fā)送芯片先拉低CLK信號線電平，延時一段時間后再拉低DATA信號線電平。
[0010]優(yōu)選的，所述結(jié)束標(biāo)識是發(fā)送芯片通過控制CLK信號線和DATA信號線的電平拉高或拉低實現(xiàn)。
[0011]優(yōu)選的，所述結(jié)束標(biāo)識是發(fā)送芯片先拉高DATA信號線電平，延時一段時間后再拉高CLK信號線電平。
[0012]優(yōu)選的，所述開始和結(jié)束標(biāo)識之間的數(shù)據(jù)包含有長度位和校驗位，用于判斷數(shù)據(jù)的準(zhǔn)確性與完整性。
[0013]優(yōu)選的，所述發(fā)送芯片發(fā)送數(shù)據(jù)時，控制CLK信號線發(fā)送采樣信號，并根據(jù)采樣信號和數(shù)據(jù)來控制DATA信號線的電平狀態(tài)；所述接收芯片接收數(shù)據(jù)時，根據(jù)采樣信號對數(shù)據(jù)進行采樣。
[0014]優(yōu)選的，所述發(fā)送芯片和接收芯片均采用上升沿采樣的方式分別對數(shù)據(jù)進行發(fā)送或接收。
[0015]優(yōu)選的，所述發(fā)送芯片和接收芯片均采用下降沿采樣的方式分別對數(shù)據(jù)進行發(fā)送或接收。
[0016]一種芯片間的簡易通信裝置，基于芯片的GP1 口進行通信，其特征在于:包括分別具有兩GP1 口的發(fā)送芯片和接收芯片，該兩芯片間連接有CLK信號線和DATA信號線，所述發(fā)送芯片和接收芯片均包括
[0017]電平信號單元，用于控制CLK信號線和DATA信號線發(fā)送或接收電平；
[0018]采樣信號單元，用于控制CLK信號線發(fā)送或接收采樣信號；
[0019]數(shù)據(jù)單元，用于根據(jù)采樣信號來控制DATA信號線發(fā)送或接收數(shù)據(jù)。
[0020]一種嵌入式處理芯片，其特征在于:包括有兩GP1 口、電平信號單元、采樣信號單元及數(shù)據(jù)單元，該電平信號單元與兩GP1 口均相連，該采樣信號單元與其中一 GP1 口相連，該數(shù)據(jù)單元與另一 GP1 口相連。
[0021]由上述對本發(fā)明的描述可知，與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果:本發(fā)明的芯片間通信方法和裝置，每個芯片只需要2個GP1開始，采用開始標(biāo)識、數(shù)據(jù)和結(jié)束標(biāo)識的通信協(xié)議，基于定義的共同規(guī)則，即可實現(xiàn)芯片間的靈活、可靠通信，占用芯片的資源少。
【附圖說明】
[0022]圖1為本發(fā)明的兩芯片物理連接示意圖；
[0023]圖2為本發(fā)明的通信方法的協(xié)議內(nèi)容示意圖；
[0024]圖3為本發(fā)明方法的數(shù)據(jù)收發(fā)時序圖；
[0025]圖4為本發(fā)明的數(shù)據(jù)內(nèi)容示意圖；
[0026]圖5為本發(fā)明的通信裝置模塊示意圖。
【具體實施方式】
[0027]以下通過【具體實施方式】對本發(fā)明作進一步的描述。
[0028]參照圖1，一種芯片間的簡易通信方法，基于芯片的GP1 口進行通信，從發(fā)送芯片I和接收芯片2上分別選取兩GP1 口，且兩芯片間連接有CLK信號線和DATA信號線，該CLK信號線和DATA信號線均為時鐘線。
[0029]兩芯片間的通信是按照規(guī)定的協(xié)議來實現(xiàn)，參照圖2、圖3，該協(xié)議是以開始和結(jié)束為標(biāo)識，并在開始和結(jié)束標(biāo)識之間包含通信的數(shù)據(jù)。開始，結(jié)束和數(shù)據(jù)的具體通信方式，可以由使用者自己定義。例如:設(shè)定發(fā)送芯片I和接收芯片2處于空閑狀態(tài)時，CLK信號線和DATA信號線的均為高電平。則開始標(biāo)識是發(fā)送芯片I先拉低CLK信號線電平，使CLK信號線為低電平，延時一段時間后再拉低DATA信號線電平，使DATA信號線為低電平。結(jié)束標(biāo)識是發(fā)送芯片I先拉高DATA信號線電平，延時一段時間后再拉高CLK信號線電平。
[0030]進一步的，參照圖4，在開始和結(jié)束標(biāo)識之間的數(shù)據(jù)可設(shè)置為包含有長度位、校驗位和實際數(shù)據(jù)?？梢?guī)定數(shù)據(jù)的前I個byte用來存儲數(shù)據(jù)的長度，數(shù)據(jù)的第2個字節(jié)用來存儲校驗位，接收方可以根據(jù)這個來判斷數(shù)據(jù)的準(zhǔn)確性與完整性。
[0031]本發(fā)明的兩芯片進行通信過程如下:參照圖3，發(fā)送芯片I發(fā)送數(shù)據(jù)時，控制CLK信號線發(fā)送采樣信號，并根據(jù)采樣信號采用上升沿采樣或下降沿采樣的方式并根據(jù)數(shù)據(jù)來控制DATA信號線的輸出電平狀態(tài)，實現(xiàn)數(shù)據(jù)發(fā)送過程；接收芯片2接收數(shù)據(jù)時，根據(jù)與發(fā)送芯片I對應(yīng)的采樣信號的上升沿采樣或下降沿采樣的方式對DATA信號線傳輸?shù)臄?shù)據(jù)進行采樣接收，實現(xiàn)數(shù)據(jù)接收過程。
[0032]參照圖5，本發(fā)明還提出一種芯片間的簡易通信裝置，基于芯片的GP1 口進行通信，包括分別具有兩GP1 口的發(fā)送芯片I和接收芯片2，該兩芯片間連接有CLK信號線3和DATA信號線4。發(fā)送芯片I和接收芯片2均包括:電平信號單元10，用于控制CLK信號線3和DATA信號線4發(fā)送或接收電平；采樣信號單元20，用于控制CLK信號線3發(fā)送或接收采樣信號；數(shù)據(jù)單元30，用于根據(jù)采樣信號來控制DATA信號線4狀態(tài)實現(xiàn)發(fā)送或接收數(shù)據(jù)。
[0033]參照圖5，本發(fā)明還提出一種嵌入式處理芯片，包括有兩GP1 口、電平信號單元10、采樣信號單元20及數(shù)據(jù)單元30，該電平信號單元10與兩GP1 口均相連，該采樣信號單元20與其中一 GP1 口相連，該數(shù)據(jù)單元30與另一 GP1 口相連。
[0034]上述僅為本發(fā)明的【具體實施方式】，但本發(fā)明的設(shè)計構(gòu)思并不局限于此，凡利用此構(gòu)思對本發(fā)明進行非實質(zhì)性的改動，均應(yīng)屬于侵犯本發(fā)明保護范圍的行為。
【主權(quán)項】
1.一種芯片間的簡易通信方法，基于芯片的GP1 口進行通信，其特征在于:從發(fā)送芯片和接收芯片上分別選取兩GP1 口，且兩芯片間連接有CLK信號線和DATA信號線，兩芯片間的通信協(xié)議是以開始和結(jié)束為標(biāo)識，在開始和結(jié)束標(biāo)識之間包含通信的數(shù)據(jù)。
2.如權(quán)利要求1的所述一種芯片間的簡易通信方法，其特征在于:所述CLK信號線和DATA信號線均為時鐘線。
3.如權(quán)利要求1所述的一種芯片間的簡易通信方法，其特征在于:所述發(fā)送芯片和接收芯片處于空閑狀態(tài)時，CLK信號線和DATA信號線的電平相同。
4.如權(quán)利要求1所述的一種芯片間的簡易通信方法，其特征在于:所述開始標(biāo)識是發(fā)送芯片通過控制CLK信號線和DATA信號線的電平拉高或拉低實現(xiàn)。
5.如權(quán)利要求4所述的一種芯片間的簡易通信方法，其特征在于:所述開始標(biāo)識是發(fā)送芯片先拉低CLK信號線電平，延時一段時間后再拉低DATA信號線電平。
6.如權(quán)利要求1所述的一種芯片間的簡易通信方法，其特征在于:所述結(jié)束標(biāo)識是發(fā)送芯片通過控制CLK信號線和DATA信號線的電平拉高或拉低實現(xiàn)。
7.如權(quán)利要求6所述的一種芯片間的簡易通信方法，其特征在于:所述結(jié)束標(biāo)識是發(fā)送芯片先拉高DATA信號線電平，延時一段時間后再拉高CLK信號線電平。
8.如權(quán)利要求1所述的一種芯片間的簡易通信方法，其特征在于:所述開始和結(jié)束標(biāo)識之間的數(shù)據(jù)包含有長度位和校驗位，用于判斷數(shù)據(jù)的準(zhǔn)確性與完整性。
9.如權(quán)利要求1所述的一種芯片間的簡易通信方法，其特征在于:所述發(fā)送芯片發(fā)送數(shù)據(jù)時，控制CLK信號線發(fā)送采樣信號，并根據(jù)采樣信號和數(shù)據(jù)來控制DATA信號線的電平狀態(tài)；所述接收芯片接收數(shù)據(jù)時，根據(jù)采樣信號對數(shù)據(jù)進行采樣。
10.如權(quán)利要求9所述的一種芯片間的簡易通信方法，其特征在于:所述發(fā)送芯片和接收芯片均采用上升沿采樣分別對數(shù)據(jù)進行發(fā)送或接收。
11.如權(quán)利要求9所述的一種芯片間的簡易通信方法，其特征在于:所述發(fā)送芯片和接收芯片均采用下降沿采樣分別對數(shù)據(jù)進行發(fā)送或接收。
12.一種芯片間的簡易通信裝置，基于芯片的GP1 口進行通信，其特征在于:包括分別具有兩GP1 口的發(fā)送芯片和接收芯片，該兩芯片間連接有CLK信號線和DATA信號線，所述發(fā)送芯片和接收芯片均包括 電平信號單元，用于控制CLK信號線和DATA信號線發(fā)送或接收電平； 采樣信號單元，用于控制CLK信號線發(fā)送或接收采樣信號； 數(shù)據(jù)單元，用于根據(jù)采樣信號來控制DATA信號線發(fā)送或接收數(shù)據(jù)。
13.一種嵌入式處理芯片，其特征在于:包括有兩GP1 口、電平信號單元、采樣信號單元及數(shù)據(jù)單元，該電平信號單元與兩GP1 口均相連，該采樣信號單元與其中一 GP1 口相連，該數(shù)據(jù)單元與另一 GP1 口相連。
【專利摘要】一種芯片間的簡易通信方法和裝置，基于芯片的GPIO口進行通信，從發(fā)送芯片和接收芯片上分別選取兩GPIO口，且兩芯片間連接有CLK信號線和DATA信號線，兩芯片間的通信協(xié)議是以開始和結(jié)束為標(biāo)識，在開始和結(jié)束標(biāo)識之間包含通信的數(shù)據(jù)。本發(fā)明的芯片間通信方法和裝置，每個芯片只需要2個GPIO開始、采用開始標(biāo)識、數(shù)據(jù)和結(jié)束標(biāo)識的通信協(xié)議，并基于定義的共同規(guī)則，即可實現(xiàn)芯片間的靈活、可靠通信，占用芯片的資源少。
【IPC分類】G06F15-163, G06F13-42
【公開號】CN104679715
【申請?zhí)枴緾N201310642453
【發(fā)明人】黃杭星, 任賦, 許振坪, 郭亞松, 許寧
【申請人】廈門雅迅網(wǎng)絡(luò)股份有限公司
【公開日】2015年6月3日
【申請日】2013年12月3日