應(yīng)用于m-bus接口通信的動(dòng)態(tài)閾值比較電路的制作方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及到一種動(dòng)態(tài)閾值比較電路，適用于M-BUS等接口通信芯片中，能夠提高讀取總線端控制信號(hào)的精度，屬于公共事業(yè)儀表直抄技術(shù)。
【背景技術(shù)】
[0002]M-BUS由Paderborn大學(xué)和TI公司共同提出，全稱為Meter-BUS，可譯為儀表總線。它是一種用于遠(yuǎn)程儀表讀取數(shù)據(jù)的歐洲標(biāo)準(zhǔn)。M-Bus總線的提出滿足了公用事業(yè)儀表的組網(wǎng)和遠(yuǎn)程抄表的需要，同時(shí)它還可以滿足遠(yuǎn)程供電或電池供電系統(tǒng)的特殊要求。
[0003]M-BUS是一個(gè)層次化的系統(tǒng)，由一個(gè)主設(shè)備、若干從設(shè)備和一對(duì)連接線纜組成，所有從設(shè)備并行連接在總線上，由主設(shè)備控制總線上的所有串行通信進(jìn)程。主機(jī)向從機(jī)發(fā)送比特流數(shù)據(jù)時(shí)電流保持不變，數(shù)據(jù)的定義在于總線上電壓的高低。理論上定義邏輯“O”為主機(jī)發(fā)送的對(duì)應(yīng)標(biāo)稱總線電壓+24V ;邏輯“I”為主機(jī)發(fā)送的對(duì)應(yīng)標(biāo)稱總線電壓+36V。在實(shí)際應(yīng)用中，由于總線電纜存在一定阻抗，會(huì)導(dǎo)致從機(jī)收到高電平實(shí)際電壓值小于+36V，而低電平電壓值也會(huì)出現(xiàn)一定幅度下浮的情況，以致通信異常。
[0004]當(dāng)從機(jī)比較器的閾值為固定值(例如30V)，未考慮總線電纜阻抗時(shí)，M-BUS接口通信收發(fā)時(shí)序如圖1所示。主機(jī)端發(fā)送的總線電壓為36V時(shí)，判定為邏輯“I”;主機(jī)端發(fā)送的總線電壓為24V時(shí)，判定為邏輯“O”。
[0005]而實(shí)際應(yīng)用時(shí)，由于M-BUS是一個(gè)層級(jí)化的系統(tǒng)，主設(shè)備通過線纜控制多個(gè)從機(jī)，總線阻抗的存在可能使得主機(jī)端發(fā)送的高電平傳輸?shù)綇臋C(jī)端時(shí)低于固定閾值，以致通信結(jié)果異常。

【發(fā)明內(nèi)容】

[0006]本發(fā)明針對(duì)M-BUS等接口通信芯片中由于總線電纜的阻抗導(dǎo)致的通信精度問題，提供一種動(dòng)態(tài)閾值比較電路，將原本測量總線電平值的方式改為檢測總線電壓的變化情況，從而消除電纜阻抗的影響。本發(fā)明同樣可適用于其他總線的接口通信電路，結(jié)構(gòu)簡單，
安全可靠。
[0007]本發(fā)明的技術(shù)方案如下:
[0008]一種應(yīng)用于M-BUS接口通信的動(dòng)態(tài)閾值比較電路，包括PMOS管MP1-MP4，NMOS管MN1-MN7，三極管QN1-QN3，二極管D1-D3，電阻R1-R2，電容C以及反相器G ；
[0009]PMOS管MP2的源極接總線電壓端，PMOS管MP2的漏極分別接于PMOS管MP3和PMOS管MP4的源極，PMOS管MP3的漏極分別接于NMOS管MN3的漏極、NMOS管MN3和NMOS管MN4的柵極，PMOS管MP4的漏極與NMOS管MN4的漏極相連，NMOS管MN3和NMOS管MN4的源極接公共地端；PM0S管MP3的柵極分別接于三極管QNl和三極管QN2的集電極，三極管QNl和三極管QN2的基極、發(fā)射極共接；二極管D3的正極與三極管QN2的發(fā)射極相連，負(fù)極與PMOS管MP2的漏極相連；NM0S管麗2的漏極與三極管QNl的集電極相連，NMOS管麗2的源極接公共地端；電容C連接在QNl的集電極和公共地端之間；NM0S管MN6的源極與三極管QNl的發(fā)射極相連，NMOS管MN6的柵極與NMOS管MNl的漏極相連，NMOS管MN6的漏極與PMOS管MPl的漏極相連，NMOS管麗I的源極接公共地端，PMOS管MPl的源極接總線電壓端；二極管Dl的正極與NMOS管MN6的源極相連，負(fù)極與NMOS管MN6的柵極相連；二極管D2的正極與NMOS管MN6的源極相連，負(fù)極與NMOS管MN6的漏極相連；電阻Rl連接在NMOS管MNl的漏極和總線電壓端之間；PM0S管MP4的柵極分別接于三極管QN3的集電極和NMOS管麗5的漏極，三極管QN3的基極和發(fā)射極共接于NMOS管MN7的源極，NMOS管MN7的漏極接總線電壓端，電阻R2連接在NMOS管MN7的柵極和漏極之間，NMOS管MN5的源極接公共地端；PM0S管MP4的漏極和NMOS管MN4的漏極共接于反相器G的輸入端，反相器G的輸出端輸出TTL電平。
[0010]本發(fā)明的有益技術(shù)效果是:
[0011]本發(fā)明通過檢查總線電壓變化來判定主機(jī)輸出邏輯。利用電容的穩(wěn)壓特性，通過設(shè)計(jì)充電和放電時(shí)電流的大小，使得動(dòng)態(tài)電壓能始終與總線最高電平間有個(gè)穩(wěn)定的差值，當(dāng)總線電壓由于阻抗損耗導(dǎo)致電壓值偏小時(shí)，動(dòng)態(tài)電壓會(huì)相應(yīng)的跟隨其變化，使得比較器的翻轉(zhuǎn)閾值不再是一個(gè)固定量，從而消除了線纜阻抗對(duì)通信精度的影響。
[0012]本發(fā)明的優(yōu)點(diǎn)將在下面【具體實(shí)施方式】部分的描述中給出，部分將從下面的描述中變得明顯，或通過本發(fā)明的實(shí)踐了解到。
【附圖說明】
[0013]圖1是M-BUS接口通信收發(fā)數(shù)據(jù)時(shí)序圖。
[0014]圖2是本發(fā)明的原理示意圖。
[0015]圖3是本發(fā)明的電路實(shí)現(xiàn)圖。
[0016]圖4是本發(fā)明的工作時(shí)序圖。
【具體實(shí)施方式】
[0017]下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】做進(jìn)一步說明。
[0018]如圖2所示，接口芯片中接收器輸入為總線電壓差分值VB和動(dòng)態(tài)電壓VSC兩個(gè)電壓信號(hào)，送入比較器TC3，輸出TTL電平。比較器的輸入信號(hào)，一邊為VB最高電平降低一個(gè)閾值電壓并經(jīng)過SC電容穩(wěn)壓后形成的動(dòng)態(tài)電壓VSC，另一邊為VB電壓。接收器的閾值電壓為運(yùn)放兩輸入端之間的靜態(tài)電壓差值。當(dāng)總線電壓VB大于動(dòng)態(tài)電壓時(shí)，TX便會(huì)相應(yīng)翻轉(zhuǎn)。
[0019]故本發(fā)明的核心思路是利用電容的穩(wěn)壓特性，通過設(shè)計(jì)充電和放電時(shí)電流的大小，使得VSC電壓能始終與VB最高電平間有個(gè)穩(wěn)定的差值，當(dāng)VB電壓由于阻抗損耗導(dǎo)致電壓值偏小時(shí)，VSC會(huì)相應(yīng)的跟隨其變化，使得比較器的翻轉(zhuǎn)閾值不再是一個(gè)固定量，從而消除了線纜阻抗對(duì)通信精度的影響。其具體電路實(shí)現(xiàn)如圖3所示。
[0020]圖3中MP2，MP3，MP4，MN3，MN4構(gòu)成五管差分比較器，MPl偏置管定義電容的充電電流，麗2偏置管定義電容的放電電流，麗I和Rl產(chǎn)生閾值電壓，MN6，麗7為電平移位，由于是高壓模擬電路，QN2，Dl，D2，D3對(duì)MN6和MP3進(jìn)行過壓保護(hù)。
[0021]動(dòng)態(tài)閾值比較電路的工作時(shí)序如圖4所示。VT穩(wěn)定值為VMARK減去一個(gè)閾值電壓。通信正常。
[0022]以上所述的僅是本發(fā)明的優(yōu)選實(shí)施方式，本發(fā)明不限于以上實(shí)施例?？梢岳斫?，本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的基本構(gòu)思的前提下直接導(dǎo)出或聯(lián)想到的其他改進(jìn)和變化，均應(yīng)認(rèn)為包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種應(yīng)用于M-BUS接口通信的動(dòng)態(tài)閾值比較電路，其特征在于，包括PMOS管MP1-MP4, NMOS管MN1-MN7，三極管QN1-QN3，二極管D1-D3，電阻R1-R2，電容C以及反相器G； PMOS管MP2的源極接總線電壓端，PMOS管MP2的漏極分別接于PMOS管MP3和PMOS管MP4的源極，PMOS管MP3的漏極分別接于NMOS管MN3的漏極、NMOS管MN3和NMOS管MN4的柵極，PMOS管MP4的漏極與NMOS管MN4的漏極相連，NMOS管MN3和NMOS管MN4的源極接公共地端；PM0S管MP3的柵極分別接于三極管QNl和三極管QN2的集電極，三極管QNl和三極管QN2的基極、發(fā)射極共接；二極管D3的正極與三極管QN2的發(fā)射極相連，負(fù)極與PMOS管MP2的漏極相連；NM0S管麗2的漏極與三極管QNl的集電極相連，NMOS管麗2的源極接公共地端；電容C連接在QNl的集電極和公共地端之間；NM0S管MN6的源極與三極管QNl的發(fā)射極相連，NMOS管MN6的柵極與NMOS管MNl的漏極相連，NMOS管MN6的漏極與PMOS管MPl的漏極相連，NMOS管麗I的源極接公共地端，PMOS管MPl的源極接總線電壓端；二極管Dl的正極與NMOS管MN6的源極相連，負(fù)極與NMOS管MN6的柵極相連；二極管D2的正極與NMOS管MN6的源極相連，負(fù)極與NMOS管MN6的漏極相連；電阻Rl連接在NMOS管MNl的漏極和總線電壓端之間；PM0S管MP4的柵極分別接于三極管QN3的集電極和NMOS管麗5的漏極，三極管QN3的基極和發(fā)射極共接于NMOS管MN7的源極，NMOS管MN7的漏極接總線電壓端，電阻R2連接在NMOS管MN7的柵極和漏極之間，NMOS管MN5的源極接公共地端；PM0S管MP4的漏極和NMOS管MN4的漏極共接于反相器G的輸入端，反相器G的輸出端輸出TTL電平。
【專利摘要】本發(fā)明公開了一種應(yīng)用于M-BUS接口通信的動(dòng)態(tài)閾值比較電路，利用電容的穩(wěn)壓特性，通過設(shè)計(jì)充電和放電時(shí)電流的大小，使得動(dòng)態(tài)電壓能始終與總線最高電平間有個(gè)穩(wěn)定的差值，當(dāng)總線電壓由于阻抗損耗導(dǎo)致電壓值偏小時(shí)，動(dòng)態(tài)電壓會(huì)相應(yīng)的跟隨其變化，使得比較器的翻轉(zhuǎn)閾值不再是一個(gè)固定量，從而消除了線纜阻抗對(duì)通信精度的影響。
【IPC分類】G06F13-40
【公開號(hào)】CN104731745
【申請(qǐng)?zhí)枴緾N201510172555
【發(fā)明人】徐義強(qiáng), 施家鵬, 曾紅霞
【申請(qǐng)人】無錫新硅微電子有限公司
【公開日】2015年6月24日
【申請(qǐng)日】2015年4月13日