從版圖數(shù)據(jù)中抽取邏輯部分版圖布線密度的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路制造領(lǐng)域，特別是涉及一種從集成電路芯片版圖數(shù)據(jù)中抽取邏輯部分版圖布線密度的方法。
【背景技術(shù)】
[0002]集成電路芯片版圖設(shè)計(jì)結(jié)束后工程師都會提供一個(gè)GDSII格式的數(shù)據(jù)文件，該文件包含計(jì)算后續(xù)流片的MASK所需的各個(gè)工藝層次的物理圖形信息，只有通過版圖編輯工具才能看到版圖，如果想計(jì)算版圖的邏輯部分布線密度，一般采用方法如下:
[0003]I)通過版圖編輯工具打開版圖數(shù)據(jù)，然后用手工測量出整個(gè)版圖邏輯部分的總面積A，再手工測量一下每種邏輯單元的面積a并數(shù)出每種邏輯單元的個(gè)數(shù)η。
[0004]2)利用算式D=(alXnl+a2Xn2+...)/A，計(jì)算出布線密度。
[0005]上述方法對于門數(shù)多面積大的芯片很難實(shí)現(xiàn)；而對于面積小門數(shù)少的芯片實(shí)現(xiàn)起來效率很低，并且準(zhǔn)確度不高，誤差能達(dá)到20%左右，不能快速準(zhǔn)確的幫助工程師對芯片版圖面積的利用率進(jìn)行有效分析。

【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的技術(shù)問題是提供一種在只提供標(biāo)準(zhǔn)的版圖GDSII數(shù)據(jù)的前提下能提取出集成電路芯片邏輯部分版圖布線密度的方法。
[0007]為解決上述技術(shù)問題，本發(fā)明從版圖數(shù)據(jù)中抽取邏輯部分版圖布線密度的方法，包括:
[0008]I)根據(jù)邏輯單元的命名規(guī)律從版圖GDSII數(shù)據(jù)中統(tǒng)計(jì)出邏輯單元的種類t和每個(gè)種類所包含的邏輯單元個(gè)數(shù)n，并測量出版圖邏輯部分總共占有的面積A ；
[0009]2)從版圖數(shù)據(jù)文件中抽取出步驟I)所統(tǒng)計(jì)出的各種類每個(gè)邏輯單元的面積a ；
[0010]每個(gè)邏輯單元的版圖都有一層標(biāo)識層來劃定該單元所占用的面積，根據(jù)這個(gè)標(biāo)識層的數(shù)據(jù)，就能夠計(jì)算得到每種邏輯單元的面積a。
[0011]3)利用下述公式計(jì)算版圖邏輯部分計(jì)算布線密度:
[0012]D= (a【tl】Xn【tl】+a【t2】Xn【t2】+…+a【tn】Xn【tn】)/AX 100%。
[0013]⑶SII是物理版圖數(shù)據(jù)的一種標(biāo)準(zhǔn)格式，包含各個(gè)版圖層次的圖形信息。
[0014]本發(fā)明從集成電路芯片版圖數(shù)據(jù)中抽取邏輯部分版圖布線密度的方法，在只有最終版圖數(shù)據(jù)的情況下能準(zhǔn)確分析芯片版圖的布線密度，利用布線密度能計(jì)算出版圖面積利用率，分析版圖面積縮小的可能。本發(fā)明的方法結(jié)果準(zhǔn)確，操作簡單，能節(jié)約設(shè)計(jì)成本，提高設(shè)計(jì)效率。
【附圖說明】
[0015]下面結(jié)合附圖與【具體實(shí)施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0016]圖1是本發(fā)明的流程示意圖。
【具體實(shí)施方式】
[0017]本發(fā)明從版圖數(shù)據(jù)中抽取邏輯部分版圖布線密度的方法一實(shí)施例包括:
[0018]I)根據(jù)邏輯單元的命名規(guī)律從版圖GDSII數(shù)據(jù)中統(tǒng)計(jì)出邏輯單元的種類t和每個(gè)種類所包含的邏輯單元個(gè)數(shù)n，并測量出版圖邏輯部分總共占有的面積A ；
[0019]2)從版圖數(shù)據(jù)文件中抽取出步驟I)所統(tǒng)計(jì)出的各種類每個(gè)邏輯單元的面積a ；
[0020]每個(gè)邏輯單元的版圖都有一層標(biāo)識層來劃定該單元所占用的面積，根據(jù)這個(gè)標(biāo)識層的數(shù)據(jù)，就能夠計(jì)算得到每種邏輯單元的面積a。
[0021]3)利用下述公式計(jì)算版圖邏輯部分計(jì)算布線密度:
[0022]D= (a【tl】Xn【tl】+a【t2】Xn【t2】+…+a【tn】Xn【tn】)/AX 100%。
[0023]其中，【tl】?【tn】標(biāo)識邏輯單元的各個(gè)種類；
[0024]4)將前述步驟的操作寫到可執(zhí)行文件Density, pi中，這個(gè)腳本文件完成以下五個(gè)方面的內(nèi)容:
[0025]a)統(tǒng)計(jì)邏輯單元種類和個(gè)數(shù)；
[0026]b)測量每種邏輯單元的面積；
[0027]c)計(jì)算出所有邏輯單元面積的和；
[0028]d )測量出版圖中邏輯部分版圖的面積；
[0029]e)利用算式計(jì)算出版圖邏輯部分的布線密度D。
[0030]在需要計(jì)算邏輯部分版圖布線密度時(shí)，執(zhí)行腳本Density.pl，即可得到版圖邏輯部分的布線密度。上述實(shí)施例能夠在只有版圖GDSII格式數(shù)據(jù)的情況下，通過編寫腳本文件對其進(jìn)行數(shù)據(jù)抽取和計(jì)算，從而得到很精準(zhǔn)的邏輯部分的版圖的布線密度，為芯片面積利用率的分析提供可靠的數(shù)據(jù)。通過該腳本文件得到的邏輯部分版圖的布線密度的誤差能夠從原來的20%減小到現(xiàn)在的2%。
[0031]以上通過【具體實(shí)施方式】和實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種從版圖數(shù)據(jù)中抽取邏輯部分版圖布線密度的方法，其特征是，包括: 1)根據(jù)邏輯單元的命名規(guī)律從版圖GDSII數(shù)據(jù)中統(tǒng)計(jì)出邏輯單元的種類t和每個(gè)種類所包含的邏輯單元個(gè)數(shù)n，并測量出版圖邏輯部分總共占有的面積A ； 2)從版圖數(shù)據(jù)文件中抽取出步驟I)所統(tǒng)計(jì)出的各種類每個(gè)邏輯單元的面積a； 3)利用下述公式計(jì)算版圖邏輯部分計(jì)算布線密度:D= (a [ti] Xn [ti]+a【t2】Xn【t2】+…+a【tn】Xn [tn3) /AX 100%。
【專利摘要】本發(fā)明公開了一種從版圖數(shù)據(jù)中抽取邏輯部分版圖布線密度的方法，包括：統(tǒng)計(jì)邏輯單元種類t，每個(gè)種類包含的邏輯單元個(gè)數(shù)n，測量版圖邏輯部分總共占有的面積A；統(tǒng)計(jì)出的各種類每個(gè)邏輯單元的面積a；計(jì)算出邏輯部分版圖布線密度。本發(fā)明從版圖數(shù)據(jù)中抽取邏輯部分版圖布線密度的方法在只有最終版圖數(shù)據(jù)的情況下能準(zhǔn)確分析芯片版圖的布線密度，利用布線密度能計(jì)算出版圖面積利用率，分析版圖面積縮小的可能。本發(fā)明的方法結(jié)果準(zhǔn)確，操作簡單，能節(jié)約設(shè)計(jì)成本，提高設(shè)計(jì)效率。
【IPC分類】G06F17-50
【公開號】CN104750891
【申請?zhí)枴緾N201310739515
【發(fā)明人】梁影, 周喆
【申請人】上海華虹宏力半導(dǎo)體制造有限公司
【公開日】2015年7月1日
【申請日】2013年12月27日