一種ddr3電源供電裝置及方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及DDR3接口的電源供電技術(shù)領(lǐng)域，特別涉及一種DDR3電源供電裝置及方法。
【背景技術(shù)】
[0002]DDR3是一種電腦內(nèi)存規(guī)格。它屬于SDRAM家族的內(nèi)存產(chǎn)品，提供了相較于DDR2SDRAM更高的運(yùn)行效能與更低的電壓，是DDR2 SDRAM (四倍資料率同步動(dòng)態(tài)隨機(jī)存取內(nèi)存)的后繼者(增加至八倍)，也是現(xiàn)時(shí)流行的內(nèi)存產(chǎn)品。
[0003]現(xiàn)在主流DDR3速度可以達(dá)到1600Mbps，如何降低速率日益增高的信號(hào)風(fēng)險(xiǎn)，縮短設(shè)計(jì)周期，是硬件工程師不得不面臨的問題。
[0004]傳統(tǒng)的供電方法如圖1所示，從供電模塊PMU直接供電給DDR3的CA和DQ信號(hào)，這樣的電源供電方法，使得在數(shù)據(jù)高速傳輸時(shí)，電源噪聲對(duì)CLK和QDS的jitter影響很大，影響了對(duì)CLK和QDS數(shù)據(jù)采樣的準(zhǔn)確性。
CA:Command and Address, DDR3中的命令和地址信號(hào)，單向信號(hào)。
[0005]DQ !Bidirect1nal data，DDR3 中的數(shù)據(jù)信號(hào)，雙向信號(hào)。
[0006]DQS bidirect1nal data strobe，DDR3中的源同步時(shí)鐘，雙向信號(hào)，用來采樣DQ。
[0007]CLK:Clock，DDR3中的時(shí)鐘信號(hào)，用來采樣CA，單向信號(hào)。

【發(fā)明內(nèi)容】

[0008]為了解決現(xiàn)有技術(shù)的問題，本發(fā)明提供了一種DDR3電源供電裝置及方法，其合理設(shè)計(jì)和優(yōu)化DDR3接口的電源供電，預(yù)測(cè)風(fēng)險(xiǎn)，降低設(shè)計(jì)和生產(chǎn)成本。
[0009]本發(fā)明所采用的技術(shù)方案如下:
一種DDR3電源供電裝置，包括供電模塊PMU，所述的供電模塊PMU分別通過線路連接CA信號(hào)發(fā)生器和DQ信號(hào)發(fā)生器。
[0010]一種DDR3電源供電方法，是從供電模塊PMU中分別引出兩路供電電路，分別供給CA信號(hào)和DQ信號(hào)。
[0011]兩路供電電路相互并聯(lián)，供電模塊PMU分別根據(jù)CA信號(hào)發(fā)生器或DQ信號(hào)發(fā)生器的信號(hào)給電。
[0012]本發(fā)明提供的技術(shù)方案帶來的有益效果是:
此方法可以降低因電源噪聲帶來的對(duì)CLK和QDS的jitter影響，保證CLK和DQS對(duì)數(shù)據(jù)采樣的正確性。
【附圖說明】
[0013]為了更清楚地說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0014]圖1為現(xiàn)有技術(shù)下DDR3的電源供電方法示意圖。
[0015]圖2為本發(fā)明的電源供電方法示意圖。
【具體實(shí)施方式】
[0016]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明實(shí)施方式作進(jìn)一步地詳細(xì)描述。
[0017]實(shí)施例一
如附圖2所示，本實(shí)施例的一種DDR3電源供電裝置，包括供電模塊PMU，所述的供電模塊PMU分別通過線路連接CA信號(hào)發(fā)生器和DQ信號(hào)發(fā)生器。
[0018]實(shí)施例二
一種DDR3電源供電方法，是從供電模塊PMU中分別引出兩路供電電路，分別供給CA信號(hào)和DQ信號(hào)。
[0019]本實(shí)施例的方案通過對(duì)DDR3 DQ組信號(hào)和CA組信號(hào)分別供電，減小因電源噪聲帶來的對(duì)DQS和CLK的jitter影響，保證DQS采樣DQ和CLK采樣CA時(shí)數(shù)據(jù)的準(zhǔn)確性，從而優(yōu)化時(shí)序，達(dá)到提高DDR3工作速率的目的。
[0020]以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種DDR3電源供電裝置，包括供電模塊PMU’所述的供電模塊PMU分別通過線路連接CA信號(hào)發(fā)生器和DQ信號(hào)發(fā)生器。2.—種DDR3電源供電方法，是從供電模塊PMU中分別引出兩路供電電路，分別供給CA信號(hào)和DQ信號(hào)。3.根據(jù)權(quán)利要求2所述的一種DDR3電源供電方法，其特征在于，所述的兩路供電電路相互并聯(lián)，供電模塊PMU分別根據(jù)CA信號(hào)發(fā)生器或DQ信號(hào)發(fā)生器的信號(hào)給電。
【專利摘要】本發(fā)明涉及DDR3接口的電源供電技術(shù)領(lǐng)域，特別涉及一種DDR3電源供電裝置及方法。其結(jié)構(gòu)包括供電模塊PMU，所述的供電模塊PMU分別通過線路連接CA信號(hào)發(fā)生器和DQ信號(hào)發(fā)生器。本發(fā)明通過對(duì)DDR3 DQ組信號(hào)和CA組信號(hào)分別供電，減小因電源噪聲帶來的對(duì)DQS和CLK的jitter影響，保證DQS采樣DQ和CLK采樣CA時(shí)數(shù)據(jù)的準(zhǔn)確性，從而優(yōu)化時(shí)序，達(dá)到提高DDR3工作速率的目的。
【IPC分類】G06F1/26
【公開號(hào)】CN104914972
【申請(qǐng)?zhí)枴緾N201510298159
【發(fā)明人】王振, 崔銘航, 翟西斌
【申請(qǐng)人】浪潮集團(tuán)有限公司
【公開日】2015年9月16日
【申請(qǐng)日】2015年6月3日