寫數(shù)據(jù)方法、裝置以及存儲設備的制造方法
【技術領域】
[0001]本申請涉及信息處理技術領域，更具體的說是涉及一種寫數(shù)據(jù)方法、裝置以及存儲設備。
【背景技術】
[0002]電子設備可以通過內(nèi)存和硬盤來存儲數(shù)據(jù)。而由于固態(tài)硬盤(SSD，Solid StateDisk)具有讀寫的速度快、功耗低等特點，因此電子設備中的硬盤很多為固態(tài)硬盤。該SSD由控制單元和存儲單元組成，當電子設備的處理器(CPU，Central Processing Unit)如果需要向該SSD中存儲數(shù)據(jù)時，會先將數(shù)據(jù)存儲至內(nèi)存中，然后再經(jīng)內(nèi)存將數(shù)據(jù)傳輸給該SSD的控制器，由控制器將數(shù)據(jù)寫入至SSD的存儲單元中；相應的，CPU讀取硬盤中的數(shù)據(jù)時，也是先將SSD的存儲單元中的數(shù)據(jù)緩存至內(nèi)存，然后再從內(nèi)存中進行數(shù)據(jù)讀取。如，電子設備進入休眠狀態(tài)，則CPU將內(nèi)存中的數(shù)據(jù)導入到該SSD中，在喚醒時，CPU會從將SSD中存儲的數(shù)據(jù)讀取到內(nèi)存中。然而由于SSD內(nèi)的存儲單元的數(shù)據(jù)讀寫速度較慢，從而影響了電子設備的數(shù)據(jù)讀寫速度。

【發(fā)明內(nèi)容】

[0003]有鑒于此，本申請?zhí)峁┝艘环N寫數(shù)據(jù)方法、裝置以及存儲設備，以提高數(shù)據(jù)寫入速度，并為提高數(shù)據(jù)讀取速度提供可能，降低數(shù)據(jù)讀寫耗時。
[0004]為實現(xiàn)上述目的，本申請?zhí)峁┤缦录夹g方案:一種寫數(shù)據(jù)方法，包括:
[0005]接收當前待存儲的目標數(shù)據(jù)；
[0006]確定所述目標數(shù)據(jù)的數(shù)據(jù)類型；
[0007]當所述目標數(shù)據(jù)為第一類型數(shù)據(jù)時，將所述目標數(shù)據(jù)寫入至存儲器件的第一存儲介質(zhì)中；
[0008]當所述目標數(shù)據(jù)為第二類型數(shù)據(jù)時，將所述目標數(shù)據(jù)寫入至所述存儲器件的第二存儲介質(zhì)中；
[0009]其中，所述數(shù)據(jù)類型包括第一類型數(shù)據(jù)和第二類型數(shù)據(jù)，其中，所述第一類型數(shù)據(jù)被訪問的頻率大于對所述第二類型數(shù)據(jù)被訪問的頻率。
[0010]優(yōu)選的，所述接收當前待存儲的目標數(shù)據(jù)，包括:
[0011]通過與內(nèi)存連接的第一接口接收所述內(nèi)存?zhèn)鬏數(shù)乃瞿繕藬?shù)據(jù)，其中，所述第一接口為雙倍數(shù)據(jù)速率DDR接口 ；
[0012]或者，通過與處理器相連的第二接口接收處理器傳輸?shù)乃瞿繕藬?shù)據(jù)，其中，所述第二接口為串行高級技術附件STAT接口或者外部設備互聯(lián)標準表示PC1-E接口。
[0013]優(yōu)選的，所述將所述目標數(shù)據(jù)寫入至存儲器件的第一存儲介質(zhì)中，包括:
[0014]基于第一數(shù)據(jù)寫入速率將所述目標數(shù)據(jù)寫入至所述存儲器件的第一存儲介質(zhì)中；
[0015]則所述將所述目標數(shù)據(jù)寫入至所述存儲器件的第二存儲介質(zhì)中，包括:
[0016]基于第二數(shù)據(jù)寫入速率將所述目標數(shù)據(jù)寫入至所述存儲器件的第二存儲介質(zhì)中；
[0017]其中，所述第一數(shù)據(jù)寫入速率大于所述第二數(shù)據(jù)寫入速率。
[0018]優(yōu)選的，所述第一存儲介質(zhì)為非易失性存儲介質(zhì)；
[0019]所述第二存儲介質(zhì)為與非門閃存。
[0020]優(yōu)選的，所述確定所述目標數(shù)據(jù)的數(shù)據(jù)類型，包括:
[0021]依據(jù)存儲的數(shù)據(jù)訪問頻率記錄，確定所述目標數(shù)據(jù)對應的訪問頻率以及所述訪問頻率所歸屬的數(shù)據(jù)類型；
[0022]或者，根據(jù)所述目標數(shù)據(jù)中包含的類型標識，確定目標數(shù)據(jù)所屬的數(shù)據(jù)類型，其中，所述類型標識為處理器根據(jù)所述目標數(shù)據(jù)的訪問頻率確定出的數(shù)據(jù)類型所對應的標識。
[0023]優(yōu)選的，所述通過與處理器相連的第二接口接收處理器傳輸?shù)乃瞿繕藬?shù)據(jù)，包括:
[0024]通過與處理器相連所述第一接口接收所述處理器傳輸?shù)乃瞿繕藬?shù)據(jù)以及所述目標數(shù)據(jù)的類型信息，其中，所述類型信息為所述處理器確定出的所述目標數(shù)據(jù)的訪問頻率;
[0025]則所述確定所述目標數(shù)據(jù)的數(shù)據(jù)類型，包括:
[0026]根據(jù)所述目標數(shù)據(jù)的類型信息中的訪問頻率，確定所述目標數(shù)據(jù)的數(shù)據(jù)類型。
[0027]優(yōu)選的，所述當通過與內(nèi)存連接的第一接口接收所述內(nèi)存?zhèn)鬏數(shù)乃瞿繕藬?shù)據(jù)時，確定所述目標數(shù)據(jù)的數(shù)據(jù)類型包括:
[0028]將所述內(nèi)存?zhèn)鬏數(shù)乃瞿繕藬?shù)據(jù)確定為第一類型數(shù)據(jù)；
[0029]則，當通過與處理器相連的第二接口接收處理器傳輸?shù)乃瞿繕藬?shù)據(jù)時，所述確定所述目標數(shù)據(jù)的數(shù)據(jù)類型包括:
[0030]將所述處理器傳輸?shù)乃瞿繕藬?shù)據(jù)確定為第二類型數(shù)據(jù)。
[0031]另一方面，本申請還提供了一種存儲設備，包括:控制單元；
[0032]與所述控制單元相連的第一存儲介質(zhì)；
[0033]與所述控制單元相連的第二存儲介質(zhì)；
[0034]其中，所述第一存儲介質(zhì)與所述第二存儲介質(zhì)不同。
[0035]優(yōu)選的，所述控制器用于確定當前接收到的目標數(shù)據(jù)的數(shù)據(jù)類型；當所述數(shù)據(jù)類型為第一類型數(shù)據(jù)時，將所述第一類型數(shù)據(jù)存儲至所述第一存儲介質(zhì)中；當所述數(shù)據(jù)類型為第二類型數(shù)據(jù)時，將所述第二類型數(shù)據(jù)存儲至所述第二存儲介質(zhì)中；其中，所述第一類型數(shù)據(jù)被訪問的頻率大于對所述第二類型數(shù)據(jù)被訪問的頻率。
[0036]優(yōu)選的，所述第一存儲介質(zhì)的數(shù)據(jù)寫入速率大于所述第二存儲介質(zhì)的數(shù)據(jù)寫入速率。
[0037]優(yōu)選的，所述第一存儲介質(zhì)為非易失性存儲介質(zhì)；
[0038]所述第二存儲介質(zhì)為與非門閃存。
[0039]優(yōu)選的，所述控制單元通過第一接口與內(nèi)存相連，并通過所述第一接口接收所述內(nèi)存?zhèn)鬏數(shù)乃瞿繕藬?shù)據(jù)；且所述控制單元通過第二接口與處理器相連，并接收所述處理器通過所述第二接口傳輸?shù)乃瞿繕藬?shù)據(jù)；
[0040]其中，所述第一接口為雙倍數(shù)據(jù)速率DDR接口 ；
[0041]所述第二接口為串行高級技術附件STAT接口或者外部設備互聯(lián)標準表示PC1-E接口。
[0042]另一方面，本申請實施例一種寫數(shù)據(jù)裝置，包括:
[0043]數(shù)據(jù)接收單元，用于接收當前待存儲的目標數(shù)據(jù)；
[0044]類型確定單元，用于確定所述目標數(shù)據(jù)的數(shù)據(jù)類型；
[0045]第一存儲單元，用于當所述目標數(shù)據(jù)為第一類型數(shù)據(jù)時，將所述目標數(shù)據(jù)寫入至存儲器件的第一存儲介質(zhì)中；
[0046]第二存儲單元，用于當所述目標數(shù)據(jù)為第二類型數(shù)據(jù)時，將所述目標數(shù)據(jù)寫入至所述存儲器件的第二存儲介質(zhì)中；
[0047]其中，所述數(shù)據(jù)類型包括第一類型數(shù)據(jù)和第二類型數(shù)據(jù)，其中，所述第一類型數(shù)據(jù)被訪問的頻率大于對所述第二類型數(shù)據(jù)被訪問的頻率。
[0048]優(yōu)選的，所述數(shù)據(jù)接收單元，包括:
[0049]第一數(shù)據(jù)接收單元，用于通過與內(nèi)存連接的第一接口接收所述內(nèi)存?zhèn)鬏數(shù)乃瞿繕藬?shù)據(jù)，其中，所述第一接口為雙倍數(shù)據(jù)速率DDR接口 ；
[0050]或者，第二數(shù)據(jù)接收單元，用于通過與處理器相連的第二接口接收處理器傳輸?shù)乃瞿繕藬?shù)據(jù)，其中，所述第二接口為串行高級技術附件STAT接口或者外部設備互聯(lián)標準表示PC1-E接口。
[0051]優(yōu)選的，所述第一存儲單元，包括:
[0052]第一存儲子單元，用于當所述目標數(shù)據(jù)為第一類型數(shù)據(jù)時，基于第一數(shù)據(jù)寫入速率將所述目標數(shù)據(jù)寫入至所述存儲器件的第一存儲介質(zhì)中；
[0053]則所述第二存儲單元，包括:
[0054]第二存儲子單元，用于當所述目標數(shù)據(jù)為第二類型數(shù)據(jù)時，基于第二數(shù)據(jù)寫入速率將所述目標數(shù)據(jù)寫入至所述存儲器件的第二存儲介質(zhì)中；
[0055]其中，所述第一數(shù)據(jù)寫入速率大于所述第二數(shù)據(jù)寫入速率。
[0056]優(yōu)選的，所述類型確定單元，包括:
[0057]第一確定單元，用于依據(jù)存儲的數(shù)據(jù)訪問頻率記錄，確定所述目標數(shù)據(jù)對應的訪問頻率以及所述訪問頻率所歸屬的數(shù)據(jù)類型；
[0058]或者，第二確定單元，用于根據(jù)所述目標數(shù)據(jù)中包含的類型標識，確定目標數(shù)據(jù)所屬的數(shù)據(jù)類型，其中，所述類型標識為處理器根據(jù)所述目標數(shù)據(jù)的訪問頻率確定出的數(shù)據(jù)類型所對應的標識。
[0059]優(yōu)選的，所述第二數(shù)據(jù)接收單元，包括:
[0060]第二接收子單元，用于通過與處理器相連所述第一接口接收所述處理器傳輸?shù)乃瞿繕藬?shù)據(jù)以及所述目標數(shù)據(jù)的類型信息，其中，所述類型信息為所述處理器確定出的所述目標數(shù)據(jù)的訪問頻率；