一種以spi為接口與dsp連接的fram的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于DSP數(shù)字信號(hào)處理系統(tǒng)領(lǐng)域，尤其是涉及一種以SPI為接口與DSP連接的FRAM。
【背景技術(shù)】
[0002]數(shù)字信號(hào)處理是研究用數(shù)字方法對(duì)信號(hào)進(jìn)行分析、變換、濾波、檢測、調(diào)制、解調(diào)以及快速算法的一門技術(shù)學(xué)科。在這個(gè)處理過程當(dāng)中，需要一些非易失性存貯介質(zhì)來保存數(shù)據(jù)。
[0003]傳統(tǒng)方法多為(如圖一所示)在EMIF 口上外接NOR FLASH來存儲(chǔ)這些數(shù)據(jù)，眾所周知NOR FLASH的讀寫速度是很慢的；或者(如圖二所示)在EMIF 口上外接并行的FRAM，這種方法雖然有效的解決了讀寫速度問題，但是大部分DSP的EMIF接口都很緊張。

【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明旨在提出一種以SPI為接口與DSP連接的FRAM，以節(jié)省DSP的I/O端口及空間，提高DSP對(duì)非易失性存貯器的讀寫速度。
[0005]為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:包括DSP、SPI和FRAM，所述SPI作為DSP和FRAM的媒介，SPI的端口主機(jī)輸入數(shù)據(jù)線MIS0與所述DSP的端口 MCBSP連接，所述SPI的端口主機(jī)輸出數(shù)據(jù)線M0SI與所述FRAM的端口 S0相連，所述SPI的串行時(shí)鐘線SCLK連接所述FRAM上的時(shí)鐘信號(hào)SCK，所述SPI的片選信號(hào)/SS連接所述FRAM上的片選信號(hào)/CS，多個(gè)所述FRAM可以并行連接在SPI的輸出端口上。
[0006]進(jìn)一步的，所述SPI的主機(jī)輸出數(shù)據(jù)線M0SI可并行連接多個(gè)所述FRAM的端口 S0。
[0007]進(jìn)一步的，所述FRAM的型號(hào)為FM25H20。
[0008]相對(duì)于現(xiàn)有技術(shù)，本發(fā)明所述的一種以SPI為接口與DSP連接的FRAM，具有以下優(yōu)勢:
[0009](1)本發(fā)明所述的以SPI為接口與DSP連接的FRAM，可以節(jié)省DSP的I/O端口及空間，大大提高了 DSP的利用率。
[0010](2)本發(fā)明所述的SPI的輸出端口上可并行連接多個(gè)FRAM，人們可根據(jù)DSP處理數(shù)據(jù)的大小，對(duì)FRAM的個(gè)數(shù)進(jìn)行設(shè)置，即提高運(yùn)算速度又避免空間浪費(fèi)，更具人性化。
[0011](3)本發(fā)明所述的FRAM為FM25H20，代替了原有的NOR FLASH，有效提高了 DSP對(duì)非易失性存儲(chǔ)器讀寫速度。
【附圖說明】
[0012]構(gòu)成本發(fā)明的一部分的附圖用來提供對(duì)本發(fā)明的進(jìn)一步理解，本發(fā)明的示意性實(shí)施例及其說明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中:
[0013]圖1為所述的背景文件中EMIF 口上外接NOR FLASH連接示意圖；
[0014]圖2為所述的背景文件中EMIF 口上外接并行的FRAM連接示意圖；
[0015]圖3為本發(fā)明實(shí)施例所述的DSP與SPI連接示意圖；
[0016]圖4為本發(fā)明實(shí)施例所述的SPI與多個(gè)FRAM并行連接示意圖。
【具體實(shí)施方式】
[0017]需要說明的是，在不沖突的情況下，本發(fā)明中的實(shí)施例及實(shí)施例中的特征可以相互組合。
[0018]下面將參考附圖并結(jié)合實(shí)施例來詳細(xì)說明本發(fā)明。
[0019]一種以SPI為接口與DSP連接的FRAM，如圖3所示，包括DSP和SPI，所述DSP的端口 GP10作為片選端口與SPI上的端口主機(jī)輸入數(shù)據(jù)線/SS連接，所述DSP的一個(gè)I/O端口作為時(shí)鐘信號(hào)與SPI的時(shí)鐘信號(hào)SCLK連接，所述DSP的端口 MCBSP與所述SPI的主機(jī)輸入數(shù)據(jù)線MIS0相連。
[0020]如圖4所示，包括DSP、SPI和FRAM，所述SPI作為DSP和FRAM的媒介，SPI的端口主機(jī)輸入數(shù)據(jù)線MIS0與所述DSP的端口 MCBSP連接，所述SPI的端口主機(jī)輸出數(shù)據(jù)線M0SI與所述FRAM的端口 S0相連，所述SPI的串行時(shí)鐘線SCLK連接所述FRAM上的時(shí)鐘信號(hào)SCK，所述SPI的片選信號(hào)/SS連接所述FRAM上的片選信號(hào)/CS，多個(gè)所述FRAM可以并行連接在SPI的輸出端口上，所述FRAM的型號(hào)為FM25H20。
[0021]所述SPI的主機(jī)輸出數(shù)據(jù)線M0SI可并行連接多個(gè)所述FRAM的端口 S0，所述DSP為主設(shè)備用于控制SPI的時(shí)鐘信號(hào)SCLK和片選信號(hào)/SS。
[0022]本發(fā)明的工作原理為:所述DSP的端口 GP10發(fā)出一個(gè)低電平給所述SPI的片選信號(hào)/SS，對(duì)所述SPI進(jìn)行片選，然后所述SPI的片選信號(hào)/SS對(duì)其外部連接的所述FRAM上的片選信號(hào)/CS進(jìn)行片選，來選擇將數(shù)據(jù)存儲(chǔ)到哪個(gè)FRAM ;所述DSP的一個(gè)I/O端口作為時(shí)鐘信號(hào)控制所述SPI的SCLK，在SCLK引腳上輸出低/高電平，同時(shí)所述SPI的串行時(shí)鐘線SCLK將收到的DSP的時(shí)鐘信號(hào)傳遞到剛才片選的所述FRAM上的時(shí)鐘信號(hào)SCK，此時(shí)在SCK的引腳上輸出低/高電平；所述DSP通過端口 MCBSP和所述SPI的主機(jī)輸入數(shù)據(jù)線MIS0將數(shù)據(jù)傳遞到SPI，SPI通過管腳主機(jī)輸出數(shù)據(jù)線M0SI發(fā)送到剛才片選的FRAM上的端口 S0處；此時(shí)，所述DSP上的數(shù)據(jù)則通過所述SPI在所述片選的FRAM上進(jìn)行處理。
[0023]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種以SPI為接口與DSP連接的FRAM，其特征在于:包括DSP、SPI和FRAM，所述SPI作為DSP和FRAM的媒介，SPI的端口主機(jī)輸入數(shù)據(jù)線MISO與所述DSP的端口 MCBSP連接，所述SPI的端口主機(jī)輸出數(shù)據(jù)線MOSI與所述FRAM的端口 SO相連，所述SPI的串行時(shí)鐘線SCLK連接所述FRAM上的時(shí)鐘信號(hào)SCK，所述SPI的片選信號(hào)/SS連接所述FRAM上的片選信號(hào)/CS，多個(gè)所述FRAM可以并行連接在SPI的輸出端口上。2.根據(jù)權(quán)利要求1所述的一種以SPI為接口與DSP連接的FRAM，其特征在于:所述SPI的主機(jī)輸出數(shù)據(jù)線M0SI可并行連接多個(gè)所述FRAM的端口 SO。3.根據(jù)權(quán)利要求1所述的一種以SPI為接口與DSP連接的FRAM，其特征在于:所述FRAM的型號(hào)為FM25H20。
【專利摘要】本發(fā)明提供了一種以SPI為接口與DSP連接的FRAM，包括DSP、SPI和FRAM，所述SPI作為DSP和FRAM的媒介，SPI的端口MISO與所述DSP的端口MCBSP連接，所述SPI的端口MOSI與所述FRAM的端口SO相連，所述SPI的串行時(shí)鐘線SCLK連接所述FRAM上的時(shí)鐘信號(hào)SCK，所述SPI的片選信號(hào)/SS連接所述FRAM上的片選信號(hào)/CS，所述SPI的外部可并行連接多個(gè)所述FRAM，所述FRAM的型號(hào)為FM25H20。本發(fā)明所述的FRAM以SPI為接口與DSP相連，不但節(jié)省了DSP的I/O空間，還大大提高了DSP對(duì)非易失性存貯器的讀寫速度。
【IPC分類】G06F3/06
【公開號(hào)】CN105426133
【申請(qǐng)?zhí)枴緾N201511018814
【發(fā)明人】王睿
【申請(qǐng)人】天津浩丞恒通科技有限公司
【公開日】2016年3月23日
【申請(qǐng)日】2015年12月28日