一種萬兆網(wǎng)eeb服務(wù)器主板的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種萬兆網(wǎng)EEB服務(wù)器主板，屬于服務(wù)器設(shè)計領(lǐng)域。
【背景技術(shù)】
[0002]近年來，隨著互聯(lián)網(wǎng)的迅猛發(fā)展以及云計算、移動互聯(lián)、大數(shù)據(jù)等新興技術(shù)的興起，服務(wù)器大批量進入各行業(yè)的信息化建設(shè)，為中國信息化的建設(shè)奠定了堅實的技術(shù)基礎(chǔ)。目前我國的服務(wù)器市場主要由x86服務(wù)器所占領(lǐng)，隨著我國信息化的進一步深入發(fā)展，信息安全問題日益引起重視。尤其是“棱鏡門”事件的爆發(fā)，網(wǎng)絡(luò)戰(zhàn)爭、信息化安全等問題引發(fā)國家高度關(guān)注。在金融、信息化、電力等核心領(lǐng)域的關(guān)鍵業(yè)務(wù)應(yīng)用上的安全問題凸顯，國家信息安全隱患的消除迫在眉睫，只有國產(chǎn)產(chǎn)品替代進口產(chǎn)品，實現(xiàn)完全自主可控才是信息化安全的根本。而金融、電力、通信等領(lǐng)域的信息安全屬于國家命脈，自主核心應(yīng)用的關(guān)鍵主機價值不言而喻。
[0003]本發(fā)明正是在這樣的背景提出來的，旨在為服務(wù)器行業(yè)提供一套自主可控的軟硬件系統(tǒng)解決方案。本發(fā)明所涉及的EEB服務(wù)器主板以申威411處理器代替市場上的Intel處理器，申威411處理器是一款由我國上海高性能集成電路設(shè)計中心自主研發(fā)的64位字長的高性能通用處理器。申威411處理器采用多核架構(gòu)和片上系統(tǒng)(S0C:SyStem On Chip)技術(shù)，單芯片集成了4個對稱的64位通用處理器核心，還集成了2路64bit DDR3存儲控制器、兩路PC1-E2.0接口、一路維護接口和一路測試接口，通過高速片上網(wǎng)絡(luò)互連，組成多核結(jié)構(gòu)的高性能處理器，其最高工作頻率為1.6GHz，峰值運算速度為51.2GFlops。主板采用Linux操作系統(tǒng)，其軟硬件設(shè)計自主可控，可有效降低了信息安全問題。且主板接口資源豐富，可以滿足不同行業(yè)的需求。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所涉及的一種萬兆網(wǎng)EEB服務(wù)器主板的技術(shù)方案為:
[0005]1.一種基于萬兆網(wǎng)EEB服務(wù)器主板主要包括以下5個模塊:
[0006](1)處理器模塊，主板的運算、控制和處理核心，優(yōu)選使用申威411處理器；
[0007](2)PC1-E2.0Switch控制器模塊，為主板提供擴展的PC1-E2.0通道；
[0008](3)PC1-E to PCI橋模塊，為主板提供32bit、33/66MHz的PCI總線；
[0009](4)BMC模塊，主板的基板管理控制器；
[0010](5)1/0控制器模塊，為主板提供常用的I/O接口 ；
[0011]2.該主板采用的申威411處理器為我國完全自主研發(fā)的處理器，該處理器集成了 2路X 8的PC1-E2.0接口和2路64bit的DDR3存儲控制器接口 ；
[0012]3.申威411處理器的其中1路X8的PC1-E2.0接口接PC1-E2.0Switch控制器模塊，另夕卜1路X8的PC1-E2.0接口接出1個16X的PC1-E2.0擴展插槽；
[0013]4.申威411處理器的2路64bit的DDR3存儲控制器接口接出了2個DMM存儲器條插槽；
[0014]5.主板采用的PC1-E2.0Switch控制器芯片為64通道PC1-E2.0的PEX8664芯片，該芯片的1路X 8的PC1-E2.0接口與申威411處理器模塊相連；
[0015]6.主板采用的PC1-E to PCI橋為PEX8112，為主板提供32bit、33/66MHz的PCI總線，并接出1個PCI擴展插槽；
[0016]7.主板采用Micro semi公司的FPGA芯片A3PE1500-FGG484實現(xiàn)主板的BMC功能。
[0017]8.主板的A3PE1500-FGG484芯片上自定義了4組智能風(fēng)扇接口信號、1組32bit PCI總線接口信號，1組PS/2接口信號、1組維護接口信號、1組9針RS232接口信號、1組XBUS總線信號、2組SPI總線接口信號和上電復(fù)位、中斷信號等；
[0018]9.主板的I/O控制器模塊包括1個萬兆以太網(wǎng)控制器、4個SATA控制器、1個USB控制器、1個顯卡控制器；
[0019]10.主板采用的1個千兆以太網(wǎng)控制器為Celsius公司的T5控制器芯片，該芯片與PC1-E2.0Switch控制器PEX8664的 1 路 X 8的PC1-E2.0接口 相連，接出2個SFP+( lOGigabitSmall Form Factor Pluggable)接口 ；
[0020]11.由T5控制器芯片接出1個10/100/1000以太網(wǎng)PHY芯片；
[0021]12.主板采用的10/100/1000以太網(wǎng)PHY芯片為BCM5482SA2KFBG，并由該芯片接出了 2個 10/100/1000M的RJ-45接口 ；
[0022]13.主板采用的4個SATA控制器芯片為88SE9230，該芯片與PC1-E Switch控制器PEX8664 的 4路 X 2 的 PC1-E2.0 接口 相連，接出 16 個 SATA3.0接口；
[0023]14.主板采用的1個USB控制器芯片為TUSB7340，該芯片與PC1-E Switch控制器PEX8664的1路X 1的PC1-E2.0接口相連，接出2個后面板USB3.0接口和2個前面板USB2.0接P;
[0024]15.主板采用的1個顯卡控制器芯片為SM750，該芯片與PC1-E Switch控制器PEX8664的1路X 1的PC1-E2.0接口相連，接出1個VGA接口 ；
【附圖說明】
[0025]圖1為本發(fā)明中提出的萬兆網(wǎng)EEB服務(wù)器主板原理框圖
【具體實施方式】
[0026]以下結(jié)合附圖和實施例對本發(fā)明的技術(shù)方案作進一步描述。
[0027]本發(fā)明提出的基于申威411處理器的EEB服務(wù)器主板原理框圖如圖1所示。該主板采用的申威411處理器為我國完全自主研發(fā)的處理器，該處理器集成了2路X8的PC1-E2.0接口和2路64bit的DDR3存儲控制器接口。申威411處理器的其中1路X 8的PC1-E2.0接口接PC1-E2.0Switch控制器模塊，另外1路X8的PC1-E2.0接口接出1個16X的PC1-E2.0擴展插槽，2路64bit的DDR3存儲控制器接口接出了 2個DIMM存儲器條插槽。
[0028]主板采用的PC1-E2.0Switch控制器芯片為64通道PC1-E2.0的PEX8664芯片，該芯片的1路X 8的PC1-E2.0接口與申威411處理器模塊相連。
[0029]主板采用的PC1-E to PCI橋為PEX8112，為主板提供32bit、33/66MHz的PCI總線，并接出1個PCI擴展插槽。
[0030]主板采用Micro semi公司的FPGA芯片A3PE1500-FGG484實現(xiàn)主板的BMC功能。A3PE1500-FGG484芯片上自定義了4組智能風(fēng)扇接口信號、I組32bit PCI總線接口信號，I組PS/2接口信號、I組維護接口信號、I組9針RS232接口信號、I組XBUS總線信號、2組SPI總線接口信號和上電復(fù)位、中斷信號等。
[0031 ] 主板的I/0控制器模塊包括I個萬兆以太網(wǎng)控制器、4個SATA控制器、I個USB控制器、I個顯卡控制器；千兆以太網(wǎng)控制器為Celsius公司的T5控制器芯片，該芯片與PC1-E2.0Switch控制器PEX8664的I路X8的PC1-E2.0接口相連，接出2個SFP+(1Gigabit SmalIForm Factor Pluggable)接口；由T5控制器芯片接出I個10/100/1000以太網(wǎng)PHY芯片BCM5482SA2KFBG，并由該芯片接出了2個 10/100/1000Μ的RJ-45接口。
[0032]主板采用的4個SATA控制器芯片為88SE9230，該芯片與PC1-E Switch控制器PEX8664的4路X 2的PC1-E2.0接口相連，接出16個SATA3.0接口；主板采用的I個USB控制器芯片為TUSB7340，該芯片與PC1-E Switch控制器PEX8664的I路X I的PC1-E2.0接口相連，接出2個后面板USB3.0接口和2個前面板USB2.0接口；主板采用的I個顯卡控制器芯片為SM750，該芯片與PC1-E Switch控制器PEX8664的I路X I的PC1-E2.0接口相連，接出I個VGA接口。
【主權(quán)項】
1.一種萬兆網(wǎng)EEB服務(wù)器主板，其特征在于，主要包括處理器模塊(1)，作為主板的運算、控制和處理核心;PC1-E2.0 Switch控制器模塊(2)，為主板提供擴展的PC1-E2.0通道，其芯片為64通道PC1-E2.0的PEX8664芯片；PC1-E to PCI橋模塊(3)，為主板提供32bit、33/66MHz的PCI總線;BMC模塊(4)，主板的基板管理控制器；I/O控制器模塊(5)，為主板提供常用的I/O接口 ；所述處理器模塊(1)集成了2路X 8的PC1-E2.0接口( 1_1)和2路64bit的DDR3存儲控制器接口( 1 _2)，其中1路PC1-E2.0接口接PC1-E2.0 Switch控制器模塊(2)，另外1路PC1-E2.0接口接出1個16 X的PC1-E2.0擴展插槽，PC1-E2.0Switch控制器模塊(2)通過PC1-E2.0接口與I/O控制器模塊(5)相連接，所述BMC模塊(4)通過自定義總線與所述處理器模塊(1)相連接，通過PCI總線與PC1-E to PCI橋模塊(3)相連接，PC1-E to PCI橋模塊(3)通過PC1-E2.0接口與PC1-E2.0 Switch控制器模塊(2)相連接。2.如權(quán)利要求1所述的服務(wù)器主板，其特征在于，所述處理器模塊采用申威411處理器，該處理器模塊的DDR3存儲控制器接口接出了 2個DIMM存儲器條插槽。3.如權(quán)利要求1或2所述的服務(wù)器主板，其特征在于，所述PC1-Eto PCI橋模塊(3)為PEX8112，為主板提供32bit、33/66MHz的PCI總線，并接出1個PCI擴展插槽。4.如權(quán)利要求3所述的服務(wù)器主板，其特征在于，所述BMC模塊(4)采用Microsemi公司的 FPGA 芯片 A3PE1500-FGG484。5.如權(quán)利要求4所述的服務(wù)器主板，其特征在于，A3PE1500-FGG484芯片上定義了4組智能風(fēng)扇接口信號、1組32bit PCI總線接口信號，1組PS/2接口信號、1組維護接口信號、1組9針RS232接口信號、1組XBUS總線信號、2組SPI總線接口信號和上電復(fù)位、中斷信號。6.如權(quán)利要求5所述的服務(wù)器主板，其特征在于，所述I/O控制器模塊包括1個萬兆以太網(wǎng)控制器、4個SATA控制器、1個USB控制器、1個顯卡控制器。7.如權(quán)利要求6所述的服務(wù)器主板，其特征在于，所述的1個千兆以太網(wǎng)控制器為Celsius公司的T5控制器芯片，該芯片與PC1-E2.0 Switch控制器PEX8664的1路X8的PC1-E2.0接口相連，接出2個SFP+(10Gigabit Small Form Factor Pluggable)接口。8.如權(quán)利要求7所述的服務(wù)器主板，其特征在于，由所述的T5控制器芯片接出1個10/100/1000以太網(wǎng)ΡΗΥ芯片。9.如權(quán)利要求8所述的服務(wù)器主板，其特征在于，所述的10/100/1000以太網(wǎng)ΡΗΥ芯片為BCM5482SA2KFBG，并由該芯片接出了2個 10/100/1000Μ的RJ-45接 口。10.如權(quán)利要求6所述的服務(wù)器主板，其特征在于，所述4個SATA控制器芯片為88SE9230，該芯片與PC1-E Switch控制器ΡΕΧ8664的4路X2的PC1-E2.0接口相連，接出16個SATA3.0接口，所述以太網(wǎng)控制器(5-1)芯片為英特爾公司的1350，該芯片與PC1-E2.0Switch控制器PEX8632的1路X4的PC1-E2.0接口相連，接出4個10/100/1000M以太網(wǎng)接口，所述SATA控制器(5-2)芯片為88SE9230，該芯片與PC1-E2.0Switch控制器PEX8632的2路X 2的PC1-E2.0接口相連，接出8個SATA3.0接口，所述USB控制器(5_3)芯片為TUSB7340，該芯片與PC1-E2.0 Switch控制器PEX8632的1路XI的PC1-E2.0接口相連，接出2個后面板USB3.0接口和2個前面板USB2.0接口，所述顯卡控制器(5_4)芯片為SM750，該芯片與PC1-E2.0 Switch控制器PEX8632的1路X 1的PC1-E2.0接口相連，接出1個VGA接口。
【專利摘要】本發(fā)明涉及一種萬兆網(wǎng)EEB服務(wù)器主板，屬于服務(wù)器主板設(shè)計領(lǐng)域。該服務(wù)器主板包括申威411處理器模塊、PCI-E2.0？Switch控制器模塊、PCI-E？to？PCI橋模塊、BMC模塊、I/O控制器模塊等。該服務(wù)器主板采用我國完全自主研發(fā)的申威411處理器，其硬件和軟件設(shè)計完全自主可控，為我國國防、電力、金融和通信等核心領(lǐng)域和國家命脈行業(yè)信息安全隱患的消除提供有力保障。
【IPC分類】G06F1/16
【公開號】CN105487613
【申請?zhí)枴緾N201610024418
【發(fā)明人】張恒
【申請人】上海君眾信息科技有限公司
【公開日】2016年4月13日
【申請日】2016年1月15日