時間點t7，CPU 10生成作為終止控制IC I的停止條件(*P)的信號條件。停止條件在數(shù)據(jù)被傳送之后被提交以釋放總線。停止條件還根據(jù)其中當SCL處于低條件時SDA過渡到低條件并且隨后SCL過渡到高條件而SDA也過渡到高條件的過程來提交。具體而言，CPU 10通過基于二線類型通信協(xié)議在時鐘信號處于高水平的狀況下將數(shù)據(jù)信號從低水平提高到高水平來生成作為停止條件的信號條件。如上所述，CPU 10控制IC I。此外，在時間點t8生成的作為開始條件的信號條件是作為用于下一控制的開始條件的信號條件。首先，在時間點tO，CPU 10生成作為開始控制IC I的開始條件(*S)的信號條件。具體而言，CPU 10通過基于二線類型通信協(xié)議將數(shù)據(jù)信號從高水平降低到低水平( = 0)來生成作為開始條件的信號條件。
[0064]另一方面，圖3示出了輸入到IC2的數(shù)據(jù)終端dat 2和時鐘終端elk 2的信號和時間點。當控制IC I時，在IC 2中，CPU 10分別向時鐘終端elk 2和數(shù)據(jù)終端dat 2輸出數(shù)據(jù)信號和時鐘信號。
[0065]如圖3所示，在IC2中，包括預定頻率的脈沖信號(時鐘信號)被輸入到數(shù)據(jù)終端dat 2。另一方面，在IC 2中，在從時間點tl到時間點t2的時段，對應于IC I的從地址(OxCO)的信號被輸入到時鐘終端elk 2。在從時間點t3到時間點t4的時段，指定IC I的注冊地址的信號被輸入到時鐘終端elk 2。在從時間點t5到時間點t6的時段，對應于寫入到所指定的注冊地址之中的寫入數(shù)據(jù)的信號被輸入到時鐘終端elk 2。
[0066]在這種情況下，在IC2中，在從時間點tl到時間點t2的時段，響應于對應于IC I的從地址(OxCO = 11000000)的八比特信號中的兩個比特的高水平信號(對應于前面兩個比特“11”)，作為開始條件的信號條件和作為停止條件的信號條件中的每一個被生成兩次。換言之，當輸入到時鐘終端elk 2的數(shù)據(jù)信號的信號水平改變時，IC 2檢測輸入到數(shù)據(jù)終端dat2的時鐘信號的水平當作作為停止條件的信號條件或者作為開始條件的信號條件。另一方面，由于對應于IC 2的從地址(OxCO)的信號未被輸入，在作為開始條件的信號條件被生成之后IC 2切實變?yōu)榭煽貤l件。由此，如果時鐘終端elk 2和數(shù)據(jù)終端dat 2分別接收到數(shù)據(jù)信號和時鐘信號，則當輸入到時鐘終端elk 2的數(shù)據(jù)信號的信號水平改變時IC 2可以檢測輸入到數(shù)據(jù)終端dat 2的時鐘信號輸入的水平。
[0067]此外，雖然上面描述了CPU10控制IC I的實施例，但是當CPU 10控制IC塒，數(shù)據(jù)信號輸入到IC 2的數(shù)據(jù)終端dat 2并且時鐘信號輸入到時鐘終端Clk 2，而時鐘信號輸入到IC I的數(shù)據(jù)終端dat I并且數(shù)據(jù)信號輸入到時鐘終端elk I。因此，在這一情況下，IC 2變?yōu)榭煽貤l件而ICl不變?yōu)榭煽貤l件。
[0068]根據(jù)第一個實施例的一個或多個實施方式，可以獲得一個或多個如下效果。
[0069]如上所述，在第一個實施例的一個或多個實施方式中，數(shù)據(jù)信號和時鐘信號被分別輸入到IC I和IC 2中一個的數(shù)據(jù)終端dat Kdat 2)和時鐘終端elk l(clk 2)。這使得有可能將從終端Tl或終端T2輸出的數(shù)據(jù)信號和時鐘信號正常輸入到數(shù)據(jù)終端dat Kdat 2)和時鐘終端elk Kclk 2)。結果是，有可能使得IC I和IC 2中的一個正常變?yōu)榭煽貤l件。此夕卜，時鐘信號和數(shù)據(jù)信號被分別輸入到IC I和IC 2中另一個的數(shù)據(jù)終端dat Kdat 2)和時鐘終端elk Kclk 2)。這使得有可能不會將數(shù)據(jù)信號和時鐘信號正常地輸入到IC I和IC 2中的另一個的數(shù)據(jù)終端dat l(dat 2)和時鐘終端elk I (elk 2)。結果是，可能使得IC I和IC 2中另一個變?yōu)椴豢煽貤l件。此外，當數(shù)據(jù)通信設備100包括CPU 10而CPU 10包括輸出數(shù)據(jù)信號和時鐘信號中一個的終端Tl以及輸出數(shù)據(jù)信號和時鐘信號中另一個的終端T2時，有可能僅通過切換輸入到IC I和IC 2的數(shù)據(jù)信號和時鐘信號(其是從終端Tl或者終端T2輸出的)的輸入條件使得IC I和IC 2中的另一個變?yōu)榭煽貤l件并且使得IC I和IC 2中的一個變?yōu)椴豢煽貤l件。結果是，有可能控制使用相同從地址的多個1C，同時有效地使用CPU 10的終端，因為有可能通過僅使用CPU 10的一對終端Tl和終端T2來單獨地控制具有相同從地址的IC I和IC 2。
[0070]此外，如上所述根據(jù)第一個實施例的一個或多個實施方式，CPU10將數(shù)據(jù)信號和時鐘信號分別輸出到IC I和IC 2之間將被控制的數(shù)據(jù)終端和時鐘終端。結果是，有可能精確地控制IC I和IC 2之間將被控制的1C。
[0071]此外，如上所述根據(jù)第一個實施例的一個或多個實施方式，CPU10的終端Tl連接到IC I的數(shù)據(jù)終端dat I和IC 2的時鐘終端elk 2，并且CPU 10的終端T2連接到IC I的時鐘終端elk I和IC 2的數(shù)據(jù)終端dat 2。結果是，有可能容易地將數(shù)據(jù)信號和時鐘信號(其是從CPU 10的終端Tl或終端T2輸出的)正常輸入到IC I和IC 2中一個的數(shù)據(jù)終端dat I (dat 2)和時鐘終端elk Kclk 2)。此外，有可能避免容易地將數(shù)據(jù)信號和時鐘信號正常地輸入到IC I和IC 2中另一個的數(shù)據(jù)終端dat l(dat 2)和時鐘終端elk I (elk 2)。
[0072](第二個實施例)
[0073]接下來，將結合圖4-10描述第二個實施例的實施方式。在第二個實施例的一個或多個實施方式中，將描述當控制具有相同從地址的多個成對IC時可能發(fā)生故障的實施例和避免這種故障的實施例。此外，將省略對于第一個實施例的一個或多個實施方式相同的配置的描述。
[0074]如圖4所示，根據(jù)本發(fā)明的第二個實施例的一個或多個實施方式的數(shù)據(jù)通信設備200包括CPU 110和IC 3-8。在數(shù)據(jù)通信設備200中，IC 3和IC 6具有相同的從地址(0x00)。此外，IC 4和IC 7具有相同的從地址(0x08)。此外，IC 5和IC 8具有相同的從地址(OxFF)。此外，CPU 110是“主單元”的例子。此外，IC 3、IC 4和IC 5是“第一從單元”的例子。此外，IC
6、IC 7和IC 8是“第二從單元”的例子。
[0075]此外，在與第一個實施例的一個或多個實施方式相似的第二個實施例的一個或多個實施方式中，IC 3-8包括用于寫入和讀取的兩個IC地址，但是為了幫助理解，圖4僅示出了用于寫入的IC地址和用于讀取的IC地址中的一個。IC 3-8可以包括用于寫入或者讀取的僅一個從地址。
[0076]接收廣播波的接收器201包括數(shù)據(jù)通信設備200XPU110是控制整個接收器201的控制器。IC 3-8是包括調諧器功能的1C。
[0077]CPU 110包括終端Tll和T12。終端Tl I經由線BI I連接到IC 3-5的數(shù)據(jù)終端dat 3-5以及IC 6-8的時鐘終端Clk 6-8。終端T12經由線B12連接到IC 3_5的時鐘終端elk 3_5和IC6-8的數(shù)據(jù)終端dat 6-dat8o
[0078]在第二個實施例的一個或多個實施方式中，當CPU 110控制IC 3_5中任一個時，CPU 110從終端Tll輸出數(shù)據(jù)信號并從終端T12輸出時鐘信號。因此，在這種情況下，數(shù)據(jù)信號和時鐘信號被分別輸入到IC 3-5的數(shù)據(jù)終端dat 3-5和時鐘終端Clk 3_5，并且時鐘信號和數(shù)據(jù)信號被分別輸入到IC 6-8的數(shù)據(jù)終端dat 6-8和時鐘終端elk 6_8。
[0079]此外，當CPU 110控制IC 6-8中任一個時，CPU 110從終端Tll輸出時鐘信號并從終端T12輸出數(shù)據(jù)信號。因此，在這種情況下，數(shù)據(jù)信號和時鐘信號被分別輸入到IC 6-8的數(shù)據(jù)終端dat 6-8和時鐘終端elk 6-8，并且時鐘信號和數(shù)據(jù)信號被分別輸入到IC 3_5的數(shù)據(jù)終端dat 3-5和時鐘終端elk 3-5ο
[0080]如同數(shù)據(jù)通信設備200那樣，當CPU 110控制具有相同從地址的多個成對IC(三對，IC 3和IC 6—對，IC 4和IC 7—對，IC 5和IC 8—對)時，在具體情況下可能會發(fā)生故障。下面就描述可能發(fā)生故障的具體情況和用于避免該故障的方法。
[0081]具體而言，其中可能發(fā)生故障的具體情況是繼續(xù)下述步驟S1-S3的情況。
[0082]首先，在步驟SI，根據(jù)預定過程控制IC4。具體而言，CPU 110將下述信號輸出到IC
4。如圖5所示，輸出對應于IC 4的從地址(0x08)的信號。接下來，輸出指定注冊地址“0x00”的信號。然后，輸出對應于寫入數(shù)據(jù)“0x00”的信號。
[0083]在步驟S2，根據(jù)預定過程控制IC 3。具體而言，CPU 110將下述信號輸出到IC 3。如圖6所示，首先，輸出對應于IC 3的從地址(0x00)的信號。接下來，輸出指定注冊地址“0x00”的信號。然后，輸出對應于寫入數(shù)據(jù)“0x00”的信號。
[0084]在步驟S3，重復步驟S2的控制。結果是，可能發(fā)生故障。
[0085]如圖7和圖8所示的輸入信號是在步驟SI和S2考慮IC8的輸入信號。首先，如圖7所示，在步驟SI對應于IC 4的從地址(0x08 = 00001000)的八比特信號中一個比特(第五個比特的信號)的高水平信號，使得在時間點til生成作為開始條件(*S)的信號條件。此外，當IC包括高水平比特(也即，IC包括除了 “0x00”之外的從地址)但不限于從地址“0x08”時可以生成作為開始條件的信號條件。
[0086]此外，在對應于注冊地址“0x00”和寫入數(shù)據(jù)“0x00”的時段，由于信號未輸入到IC4的時鐘終端elk 4的條件改變，沒有生成有效信號。之后，