電路老化仿真方法及裝置的制造方法【專利摘要】本發(fā)明實施例提供一種電路老化仿真方法及裝置。本發(fā)明的電路老化仿真方法，其特征在于，包括：獲取集成電路中各門電路的SP；根據(jù)所述各門電路的SP，分別從預設的各SP的老化庫中確定所述各門電路的時延；其中，每個SP的老化庫分別包括：所述各門電路對應的時延；根據(jù)所述各門電路的時延，對所述集成電路進行靜態(tài)時序分析STA仿真。本發(fā)明實施例可提高老化仿真精確度?！緦＠f明】電路老化仿真方法及裝置
技術領域：
[0001]本發(fā)明實施例涉及電路仿真技術，尤其涉及一種電路老化仿真方法及裝置?！?br>背景技術：
】[0002]隨著半導體工藝不斷發(fā)展，器件尺寸越來越小，器件電壓越來越低，器件老化，特別是金屬氧化物半導體（ComplementaryMetal-OxideSemiconductor，簡稱M0S)的老化越來越嚴重。器件老化對器件性能的退化，使得電路的時序越來越難收斂。[0003]為保證電路在生命周期內的正常工作，在電路實際應用之前，需通過電路仿真軟件對該電路進行老化時序仿真，以檢測該電路的時序是否收斂。目前，業(yè)界在對該電路進行時序仿真時，根據(jù)老化庫（AgingLibrary)為該電路中的所有門電路配置老化輸入輸出時延，但該時延是在相同輸入波形下的老化結果。[0004]然而，各門電路的MOS器件在具體的電路狀態(tài)中具有不同的老化程度，若為該電路中的所有門電路配置相同輸入波形下的老化時延，進行電路老化時序仿真，仿真精確度較差。【
發(fā)明內容】[0005]本發(fā)明實施例提供一種電路老化仿真方法，以解決現(xiàn)有技術中老化仿真精確度較差的問題。[0006]第一方面，本發(fā)明實施例提供一種電路老化仿真方法，包括：[0007]獲取集成電路中各門電路的信號概率SP;[0008]根據(jù)所述各門電路的SP，分別從預設的每個SP的老化庫中確定所述各門電路的時延；其中，所述每個SP的老化庫分別包括：所述各門電路對應的時延；[0009]根據(jù)所述各門電路的時延，對所述集成電路進行靜態(tài)時序分析STA仿真。[0010]根據(jù)第一方面，在第一方面的第一種可能實現(xiàn)的方式中，所述根據(jù)所述各門電路的SP，分別從預設的每個SP的老化庫中確定所述各門電路的時延之前，所述方法還包括：[0011]分別根據(jù)所述每個SP，及預設的所述每個SP的金屬氧化物半導體MOS器件老化量，確定所述每個SP的所述各門電路的時延；[0012]根據(jù)所述每個SP的所述各門電路的時延，建立所述每個SP的老化庫。[0013]根據(jù)第一方面的第一種可能實現(xiàn)的方式，在第二種可能實現(xiàn)的方式中，所述每個SP的MOS器件老化量包括：漏電流變化量和/或閾值電壓變化量。[0014]根據(jù)第一方面至第一方面的第二種可能實現(xiàn)的方式中任意一種，在第三種可能實現(xiàn)的方式中，所述根據(jù)所述各門電路的時延，對所述集成電路進行STA仿真，包括：[0015]根據(jù)所述各門電路的時延，及預設的所述各門電路的SP對應的降額參數(shù)，對所述集成電路進行STA仿真。[0016]根據(jù)第一方面的第三種可能實現(xiàn)的方式，在第四種可能實現(xiàn)的方式中，所述根據(jù)所述各門電路的時延，及所述各門電路的SP對應的降額參數(shù)，對所述集成電路進行STA仿真包括：[0017]根據(jù)所述各門電路的SP對應的降額參數(shù)，對所述各門電路的時延進行校正；[0018]根據(jù)所述校正后的時延，對所述集成電路進行STA仿真。[0019]根據(jù)第一方面的第四種可能實現(xiàn)的方式，在第五種可能實現(xiàn)的方式中，所述根據(jù)所述各門電路的SP對應的降額參數(shù)，對所述各門電路的時延進行校正之前，還包括：[0020]分別根據(jù)所述各門電路的SP，從預設的所述各門電路的降額參數(shù)表中，確定所述各門電路的SP對應的降額參數(shù)；其中，每個門電路的降額參數(shù)表包括：所述各門電路的SP對應的降額參數(shù)。[0021]根據(jù)第一方面的第五種可能實現(xiàn)的方式，在第六種可能實現(xiàn)的方式中，所述分別根據(jù)所述各門電路的SP，從預設的所述各門電路的降額參數(shù)表中，確定所述各門電路的SP對應的降額參數(shù)之前，還包括：[0022]根據(jù)所述每個SP的老化庫中，與所述每個SP之外的其他SP的老化庫中所述各門電路的時延差，確定所述每個SP對應的所述各門電路的時延差；[0023]根據(jù)所述每個SP對應的所述各門電路的時延差，確定所述每個SP對應的降額參數(shù)；[0024]根據(jù)所述每個SP對應的降額參數(shù)，建立所述各門電路的降額參數(shù)表。[0025]根據(jù)第一方面的第六種可能實現(xiàn)的方式，在第七種可能實現(xiàn)的方式中，所述每個SP對應的所述各門電路的時延差，包括：所述每個SP對應的所述各門電路的至少一個時序弧的時延差；[0026]所述每個SP對應的降額參數(shù)包括：所述每個SP對應的所述至少一個時序弧的降額參數(shù)；[0027]所述根據(jù)所述每個SP對應的所述各門電路的時延差，確定所述每個SP對應的降額參數(shù)，包括：[0028]將所述每個SP對應的每個時序弧的時延差，確定為所述每個SP對應的所述每個時序弧的降額參數(shù)；[0029]根據(jù)所述每個SP對應的所述每個時序弧的降額參數(shù)，確定所述每個SP對應的所述至少一個時序弧的降額參數(shù)。[0030]根據(jù)第一方面的第六種可能實現(xiàn)的方式，在第八種可能實現(xiàn)的方式中，所述每個SP對應的所述各門電路的時延差，包括：所述每個SP對應的所述各門電路的至少一個時序弧的時延差；[0031]所述每個SP對應的降額參數(shù)包括：所述每個SP對應的所述至少一個時序弧的平均降額參數(shù)；[0032]所述根據(jù)所述每個SP對應的所述各門電路的時延差，確定所述各門電路的SP對應的降額參數(shù)，包括：[0033]根據(jù)所述每個SP對應的所述至少一個時序弧的時延差，確定所述每個SP對應的所述至少一個時序弧的平均時延差；[0034]將所述每個SP對應的所述平均時延差，確定為所述每個SP對應的所述至少一個時序弧的平均降額參數(shù)。[0035]根據(jù)第一方面的第六種至第八種可能實現(xiàn)的方式中任意一種，在第九種可能實現(xiàn)的方式中，所述根據(jù)所述各門電路的SP對應的降額參數(shù)，對所述各門電路的時延進行校正，包括：[0036]對所述各門電路的時延，及所述各門電路的SP對應的降額參數(shù)進行求和；[0037]將所述求和結果確定為所述校正后的時延。[0038]根據(jù)第一方面的第五種可能實現(xiàn)的方式，在第十種可能實現(xiàn)的方式中，所述分別根據(jù)所述各門電路的SP，從預設的所述各門電路的降額參數(shù)表中，確定所述各門電路的SP對應的降額參數(shù)之前，還包括：[0039]根據(jù)所述每個SP的老化庫中，與所述每個SP之外的其他SP的老化庫中所述各門電路的時延比，確定所述每個SP對應的所述各門電路的時延比；[0040]根據(jù)所述每個SP對應的所述各門電路的時延比，確定所述每個SP對應的降額參數(shù)；[0041]根據(jù)所述每個SP對應的降額參數(shù)，建立所述各門電路的降額參數(shù)表。[0042]根據(jù)第一方面的第十種可能實現(xiàn)的方式，在第十一種可能實現(xiàn)的方式中，所述每個SP對應的所述各門電路的時延比，包括：所述每個SP對應的所述各門電路的至少一個時序弧的時延比；[0043]所述每個SP對應的降額參數(shù)包括：所述每個SP對應的所述至少一個時序弧的降額參數(shù)；[0044]所述根據(jù)所述每個SP對應的所述各門電路的時延比，確定所述每個SP對應的降額參數(shù)，包括：[0045]將所述每個SP對應的所述每個時序弧的時延比，確定為所述每個SP對應的所述每個時序弧的降額參數(shù)；[0046]根據(jù)所述每個SP對應的所述每個時序弧的降額參數(shù)，確定所述每個SP對應的所述至少一個時序弧的降額參數(shù)。[0047]根據(jù)第一方面的第十種可能實現(xiàn)的方式，在第十二種可能實現(xiàn)的方式中，所述每個SP對應的所述各門電路的時延比，包括：所述每個SP對應的所述各門電路的至少一個時序弧的時延比；[0048]所述每個SP對應的降額參數(shù)包括：所述每個SP對應的所述至少一個時序弧的平均降額參數(shù)；[0049]所述根據(jù)所述每個SP對應的所述各門電路的時延比，確定所述每個SP對應的降額參數(shù)，包括：[0050]根據(jù)所述每個SP對應的所述每個時序弧的時延比，確定所述每個SP對應的所述至少一個時序弧的平均時延比；[0051]將所述每個SP對應的所述平均時延比，確定為所述每個SP對應的所述至少一個時序弧的平均降額參數(shù)。[0052]根據(jù)第一方面的第十種至第十二種可能實現(xiàn)的方式中任意一種，在第十三種可能實現(xiàn)的方式中，所述根據(jù)所述各門電路的SP對應的降額參數(shù)，對所述各門電路的時延進行校正，包括：[0053]對所述各門電路的時延，及所述各門電路的SP對應的降額參數(shù)進行求積；[0054]將所述求積結果確定為所述校正后的時延。[0055]第二方面，本發(fā)明實施例提供一種電路老化仿真裝置，包括：[0056]獲取模塊，用于獲取集成電路中各門電路的信號概率SP;[0057]確定模塊，用于根據(jù)所述各門電路的SP，分別從預設的每個SP的老化庫中確定所述各門電路的時延；其中，所述每個SP的老化庫分別包括：所述各門電路對應的時延；[0058]仿真模塊，用于根據(jù)所述各門電路的時延，對所述集成電路進行靜態(tài)時序分析STA仿真。[0059]根據(jù)第二方面，在第二方面的第一種可能實現(xiàn)的方式中，所述確定模塊，還用于在根據(jù)所述各門電路的SP，分別從所述每個SP的老化庫中確定所述各門電路的時延之前，分別根據(jù)所述每個SP，及預設的所述每個SP的金屬氧化物半導體MOS器件老化量，確定所述每個SP的所述各門電路的時延；[0060]所述裝置，還包括：[0061]建立模塊，用于根據(jù)所述每個SP的所述各門電路的時延，建立所述每個SP的老化庫。[0062]根據(jù)第二方面的第一種可能實現(xiàn)的方式，在第二種可能實現(xiàn)的方式中，所述每個SP的MOS器件老化量包括：漏電流變化量和/或閾值電壓變化量。[0063]根據(jù)第二方面的第一種或第二種可能實現(xiàn)的方式，在第三種可能實現(xiàn)的方式中，所述仿真模塊，還用于根據(jù)所述各門電路的時延，及預設的所述各門電路的SP對應的降額參數(shù)，對所述集成電路進行STA仿真。[0064]根據(jù)第二方面的第三種可能實現(xiàn)的方式，在第四種可能實現(xiàn)的方式，所述裝置還包括：[0065]校正模塊，用于根據(jù)所述各門電路的SP對應的降額參數(shù)，對所述各門電路的時延進行校正。[0066]所述仿真模塊，還用于根據(jù)所述校正后的時延，對所述集成電路進行STA仿真。[0067]根據(jù)第二方面的第四種可能實現(xiàn)的方式，在第五種可能實現(xiàn)的方式中，所述確定模塊，還用于在所述校正模塊根據(jù)所述各門電路的SP對應的降額參數(shù)，對所述各門電路的時延進行校正之前，分別根據(jù)所述各門電路的SP，從預設的所述各門電路的降額參數(shù)表中，確定所述各門電路的SP對應的降額參數(shù)；其中，每個門電路的降額參數(shù)表包括：所述各門電路的SP對應的降額參數(shù)。[0068]根據(jù)第二方面的第五種可能實現(xiàn)的方式，在第六種可能實現(xiàn)的方式中，所述確定模塊，還用于分別根據(jù)所述各門電路的SP，從預設的所述各門電路的降額參數(shù)表中，確定所述各門電路的SP對應的降額參數(shù)之前，根據(jù)所述每個SP的老化庫中，與所述每個SP之外的其他SP的老化庫中所述各門電路的時延差，確定所述每個SP對應的所述各門電路的時延差；根據(jù)所述每個SP對應的所述各門電路的時延差，確定所述每個SP對應的降額參數(shù)；[0069]所述建立模塊，還用于根據(jù)所述每個SP對應的降額參數(shù)，建立所述各門電路的降額參數(shù)表。[0070]根據(jù)第二方面的第六種可能實現(xiàn)的方式，在第七種可能實現(xiàn)的方式中，所述每個SP對應的所述各門電路的時延差，包括：所述每個SP對應的所述各門電路的至少一個時序弧的時延差；[0071]所述每個SP對應的降額參數(shù)包括：所述每個SP對應的所述至少一個時序弧的降額參數(shù)；[0072]所述確定模塊，還用于將所述每個SP對應的每個時序弧的時延差，確定為所述每個SP對應的所述每個時序弧的降額參數(shù)，根據(jù)所述每個SP對應的所述每個時序弧的降額參數(shù)，確定所述每個SP對應的所述至少一個時序弧的降額參數(shù)。[0073]根據(jù)第二方面的第六種可能實現(xiàn)的方式，在第八種可能實現(xiàn)的方式中，所述每個SP對應的所述各門電路的時延差，包括：所述每個SP對應的所述各門電路的至少一個時序弧的時延差；[0074]所述每個SP對應的降額參數(shù)包括：所述每個SP對應的所述至少一個時序弧的平均降額參數(shù)；[0075]所述確定模塊，還用于根據(jù)所述每個SP對應的所述至少一個時序弧的時延差，確定所述每個SP對應的所述至少一個時序弧的平均時延差；將所述每個SP對應的所述平均時延差，確定為所述每個SP對應的所述至少一個時序弧的平均降額參數(shù)。[0076]根據(jù)第二方面的第六種至第八種可能實現(xiàn)的方式中任意一種，在第九種可能實現(xiàn)的方式中，所述校正模塊包括：第一計算單元、第一確定單元；[0077]所述第一計算單元，用于對所述各門電路的時延，及所述各門電路的SP對應的降額參數(shù)進行求和；[0078]所述第一確定單元，還用于將所述求和結果確定為所述校正后的時延。[0079]根據(jù)第二方面的第五種可能實現(xiàn)的方式，在第十種可能實現(xiàn)的方式中，所述確定模塊，還用于分別根據(jù)所述各門電路的SP，從預設的所述各門電路的降額參數(shù)表中，確定所述各門電路的SP對應的降額參數(shù)之前，根據(jù)所述每個SP的老化庫中，與所述每個SP之外的其他SP的老化庫中所述各門電路的時延比，確定所述每個SP對應的所述各門電路的時延比；根據(jù)所述每個SP對應的所述各門電路的時延比，確定所述每個SP對應的降額參數(shù)；[0080]所述建立模塊，還用于根據(jù)所述每個SP對應的降額參數(shù)，建立所述各門電路的降額參數(shù)表。[0081]根據(jù)第二方面的第十種可能實現(xiàn)的方式，在第十一種可能實現(xiàn)的方式中，所述每個SP對應的所述各門電路的時延比，包括：所述每個SP對應的所述各門電路的至少一個時序弧的時延比；[0082]所述每個SP對應的降額參數(shù)包括：所述每個SP對應的所述至少一個時序弧的降額參數(shù)；[0083]所述確定模塊，還用于將所述每個SP對應的所述每個時序弧的時延比，確定為所述每個SP對應的所述每個時序弧的降額參數(shù)；根據(jù)所述每個SP對應的所述每個時序弧的降額參數(shù)，確定所述每個SP對應的所述至少一個時序弧的降額參數(shù)。[0084]根據(jù)第二方面的第十種可能實現(xiàn)的方式，在第十二種可能實現(xiàn)的方式中，所述每個SP對應的所述各門電路的時延比，包括：所述每個SP對應的所述各門電路的至少一個時序弧的時延比；[0085]所述每個SP對應的降額參數(shù)包括：所述每個SP對應的所述至少一個時序弧的平均降額參數(shù)；[0086]所述確定模塊，還用于根據(jù)所述每個SP對應的所述每個時序弧的時延比，確定所述每個SP對應的所述至少一個時序弧的平均時延比；將所述每個SP對應的所述平均時延比，確定為所述每個SP對應的所述至少一個時序弧的平均降額參數(shù)。[0087]根據(jù)第二方面的第十種至第十二種可能實現(xiàn)的方式中任意一種，在第十三種可能實現(xiàn)的方式中，所述校正模塊包括：第二計算單元、第二確定單元；[0088]所述第二計算單元，用于對所述各門電路的時延，及所述各門電路的SP對應的降額參數(shù)進行求積；[0089]所述第二確定單元，用于將所述求積結果確定為所述校正后的時延。[0090]本發(fā)明實施例提供的電路老化仿真方法及裝置，根據(jù)獲取的集成電路中各門電路的SP，分別從預設的各SP的老化庫中確定該各門電路的時延，其中，每個SP的老化庫分別包括：該各門電路對應的時延，根據(jù)該各門電路的時延，對該集成電路進行STA仿真。由于該該各門電路的時延是根據(jù)該各門電路的SP，也就是該各門電路的MOS器件老化程度所確定的，因而根據(jù)該各門電路的時延對該集成電路進行STA仿真，可使得電路仿真與實際應用更接近，從而提高仿真精確度?！靖綀D說明】[0091]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖做一簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。[0092]圖1為本發(fā)明實施例一所提供的電路老化仿真方法的流程圖；[0093]圖2為本發(fā)明實施例二所提供的電路老化仿真方法的流程圖；[0094]圖3為本發(fā)明實施例二所提供的另一電路老化仿真方法的流程圖；[0095]圖4為本發(fā)明實施例二所提供的又一電路老化仿真方法的流程圖；[0096]圖5為本發(fā)明實施例三所提供的電路老化仿真方法的流程圖；[0097]圖6為本發(fā)明實施例四所提供的電路老化仿真裝置的結構示意圖；[0098]圖7為本發(fā)明實施例五所提供的計算機系統(tǒng)的結構圖?！揪唧w實施方式】[0099]為使本發(fā)明實施例的目的、技術方案和優(yōu)點更加清楚，下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。[0100]實施例一[0101]本發(fā)明實施例一提供電路老化仿真方法。本發(fā)明的電路老化仿真方法可用于對數(shù)字集成電路進行靜態(tài)時序分析（staticTimingAnalysis，簡稱STA)仿真。圖1為本發(fā)明實施例一所提供的電路老化仿真方法的流程圖。該方法由電路老化仿真裝置執(zhí)行，該裝置通常軟件的方式作為仿真軟件，集成在處理器中。本實施例的方法包括如下步驟：[0102]步驟101、獲取集成電路中各門電路的信號概率SP。[0103]具體地，該各門電路可包括但不限于與門、或門、非門、與非門、或非門、與或非門、異或門。該些門電路中分別可包括至少一個MOS器件。[0104]獲取該集成電路中各門電路的（Signalprobability，簡稱SP)，可以是通過獲取各門電路在預設仿真時間段內狀態(tài)為二進制數(shù)值1的時間與該預設仿真時間段的比值確定該各門電路的SP。其中，該各門電路的SP可大于0,小于1。[0105]步驟102、根據(jù)該各門電路的SP，分別從預設的每個SP的老化庫中確定該各門電路的時延；其中，該每個SP的老化庫分別包括：該各門電路對應的時延。[0106]具體地，若該各門電路分別具有一個SP，每個SP具有一個老化庫。該各門電路的時延可以為該各門電路的輸入信號與輸出信號的時延。該每個SP的老化庫所包括的各門電路對應的時延，可以是在該步驟102之前，根據(jù)用戶通過輸入界面所輸入的經(jīng)驗值確定的，還可以是在該步驟102之前，通過該每個SP分別對該每個門電路進行時序仿真而確定的。[0107]由于MOS器件的老化，多是由于偏壓溫度不穩(wěn)定性（BiasTemperatureInstability，簡稱BTI)效應和熱載流子注入（HotCarrierInjection，簡稱HCI)效應所引起的。而BTI效應和/或HCI效應，又與柵源極電壓（gatetosourceVoltage，簡稱Vgs)相關。也就是說，該Vgs的大小以及Vgs所施加的時間長短決定MOS器件的老化程度。然而，在實際的電路中，該Vgs的大小以及Vgs所施加的時間長短，是由電路中各門電路的SP所決定的。因此，根據(jù)該各門電路的SP確定該各門電路的時延，實際是根據(jù)該各門電路的MOS器件老化程度確定的該各門電路的時延。[0108]其中，MOS器件可以為金屬氧化物半導體場效應管（Metal-Oxide-SemiconductorField-EffectTransistor，簡稱M0SFET)。根據(jù)溝道注入電子類型的不同，MOS器件通?？砂∟型MOS(N-TypeM0S，簡稱NM0S)器件及P型MOS(P-TypeM0S，簡稱PM0S)器件。因而，該各門電路的SP可以為0-1中任一數(shù)值，SP為0-1中各數(shù)值從小到大可依次表示NMOS器件的老化從無至最嚴重的各情況；對應的，SP為0-1中各數(shù)值從小到大還可依次表示PMOS器件的老化從最嚴重至無的各種情況。舉例來說，若該各門電路的SP可分別為0、0.5、1。SP為0,可表示對應門電路的NMOS器件無老化，PMOS器件老化最嚴重；SP為0.5,可表示對應門電路的NMOS器件與PMOS器件老化程度相同；SP為1，可表示對應門電路的NMOS器件老化最嚴重，PMOS器件無老化。[0109]步驟103、根據(jù)該各門電路的時延，對該集成電路進行STA仿真。[0110]該各門電路的時延是根據(jù)該各門電路的SP，也就是該各門電路的MOS器件老化程度所確定的。因而，該各門電路的時延與該各門電路的MOS器件老化程度相適應，根據(jù)該各門電路的時延對該集成電路進行STA老化仿真的精確度較高。其中，根據(jù)該各門電路的時延，對該集成電路進行STA仿真，可以是根據(jù)該各門電路的時延，對到達該集成電路的各門電路的仿真信號進行時序校正，并根據(jù)該各門電路的時序校正后的信號對該集成電路進行STA仿真，從而確定該集成電路運行時的時序，繼而判斷該集成電路的時序是否收斂。[0111]本發(fā)明實施例一提供的電路老化仿真方法，根據(jù)獲取的集成電路中各門電路的SP，分別從預設的各SP的老化庫中確定該各門電路的時延，其中，每個SP的老化庫分別包括：該各門電路對應的時延，根據(jù)該各門電路的時延，對該集成電路進行STA仿真。由于該該各門電路的時延是根據(jù)該各門電路的SP，也就是該各門電路的MOS器件老化程度所確定的，因而根據(jù)該各門電路的時延對該集成電路進行STA仿真，可使得電路仿真與實際應用更接近，從而提高仿真精確度。[0112]實施例二[0113]本發(fā)明實施例二還提供一種電路老化仿真方法。圖2為本發(fā)明實施例二所提供的電路老化仿真方法的流程圖。如圖2所示，該方法在上述實施例一提供的電路老化仿真方法的基礎上，可選的，在步驟102中根據(jù)該各門電路的SP，分別從預設的每個SP的老化庫中確定該各門電路的時延之前，該方法還可包括：[0114]步驟201、分別根據(jù)該每個SP，及預設的該每個SP的MOS器件老化量，確定該每個SP的該各門電路的時延。[0115]該每個SP的MOS器件老化量可包括該每個SP的NMOS器件老化量和PMOS器件老化量。不同SP的MOS器件老化量可以是在該步驟201根據(jù)該每個SP及預設的MOS器件老化量，確定該每個SP的該各門電路的時延之前，在預設時間內該不同SP下對MOS器件進行老化仿真所獲得則該MOS器件的老化情況。該不同SP的MOS器件分別為不同SP下，對該MOS器件進行仿真獲取的老化情況。需要說明的是，該不同SP下，對該MOS器件進行仿真所采用的該電壓及時間長度可相同。該NMOS器件老化量及該PMOS器件老化量可分別為對NMOS器件及PMOS器件仿真獲得的。[0116]本發(fā)明實施例二中，可以是分別將該每個SP乘以預設的仿真信號確定該每個SP下的門電路輸入信號，根據(jù)該預設的MOS器件老化量分別對該各門電路的MOS器件進行老化補償，繼而通過檢測該各門電路的輸入信號與該門電路輸出信號的時延，確定該每個SP下該各門電路的時延。[0117]步驟202、根據(jù)該每個SP的該各門電路的時延，建立該每個SP的老化庫。[0118]對于每個SP，分別建立一個老化庫，每個SP的老化庫中分別包括該每個SP下，該各門電路的時延。建立每個SP的老化庫，可以是建立該每個SP，與該每個SP的該各門電路的時延的對應關系，并通過表格或數(shù)據(jù)庫等其他任意一種形式進行存儲。[0119]可選的，上述該每個SP的MOS器件老化量包括：漏電流變化量和/或閾值電壓變化量。[0120]其中，MOS器件的漏電流可以為飽和漏電流（SaturatedDrainCurrent，簡稱Idsat)。該漏電流變化量可以為飽和漏電流的變化量，可表示為Aldsat。MOS器件的閾值電壓（Thresholdvoltage，簡稱Vth)可以為該MOS器件處于臨界導通狀態(tài)時，該MOS器件的柵極的電壓。該閾值電壓變化量可表示為AVth。[0121]可選的，上述實施例一中步驟103中該根據(jù)該各門電路的時延，對該集成電路進行STA仿真，可包括：[0122]步驟203、根據(jù)該各門電路的時延，及預設的該各門電路的SP對應的降額參數(shù)，對該集成電路進行STA仿真。[0123]可選的，該步驟203中根據(jù)該各門電路的時延，及該各門電路的SP對應的降額參數(shù)，對該集成電路進行STA仿真，可包括：[0124]根據(jù)該各門電路的SP對應的降額參數(shù)，對該各門電路的時延進行校正；[0125]根據(jù)該校正后的時延，對該集成電路進行STA仿真。[0126]進一步地，在上述根據(jù)該各門電路的SP對應的降額參數(shù)，對該各門電路的時延進行校正之前，還包括：[0127]分別根據(jù)該各門電路的SP，從預設的該各門電路的降額參數(shù)表中，確定該各門電路的SP對應的降額參數(shù)；其中，每個門電路的降額參數(shù)表包括：該各門電路的SP對應的降額參數(shù)。[0128]具體地，每個門電路可具有一個對應的降額參數(shù)表，該每個門電路的降額參數(shù)表可包括該門電路的至少一個SP分別對應的降額參數(shù)。該每個門電路的該至少一個SP可至少包括該每個門電路的SP。在該每個門電路的降額參數(shù)表中，可包括：該至少一個SP，及該至少一個SP對應的降額參數(shù)。也就是說，該每個門電路的降額參數(shù)表可包括至少一個SP與降額參數(shù)對應關系表。[0129]該各門電路的降額參數(shù)表可以為該各門電路的老化降額參數(shù)表（AgingDeratetable)。該各門電路的老化降額參數(shù)表可分別作為一個獨立的降額參數(shù)表。[0130]可選的，該各門電路的老化降額參數(shù)表也可作為該集成電路的高級片上偏差(AdvancedOn-ChipVariation，簡稱A0CV)的降額參數(shù)表的一部分。也就是說，該方法還可包括：[0131]根據(jù)該各門電路的降額參數(shù)表，生成該集成電路的AOCV降額參數(shù)表。[0132]對應的，在上述根據(jù)該各門電路的SP對應的降額參數(shù)，對該各門電路的時延進行校正之前，還可包括：[0133]根據(jù)該各門電路的SP，從該集成電路的AOCV降額參數(shù)表中，確定該各門電路的SP對應的降額參數(shù)；其中，該集成電路的AOCV降額參數(shù)表可包括該各門電路的降額參數(shù)表，每個門電路的降額參數(shù)表包括：該各門電路的SP對應的降額參數(shù)。[0134]由于該各門電路在該集成電路的級數(shù)，及該各門電路在片上的物理距離，也會對該各門電路的時延造成影響。本發(fā)明實施例二中可以是根據(jù)該根據(jù)該各門電路的SP，根據(jù)已有的AOCV降額參數(shù)表的調用接口從該集成電路的AOCV降額參數(shù)表中，確定該各門電路的SP對應的降額參數(shù)，實際是根據(jù)該各門電路的SP，從而無需為該降額參數(shù)表配置額外的調用借口。[0135]本發(fā)明實施例二還提供一種電路老化仿真方法。圖3為本發(fā)明實施例二所提供的另一電路老化仿真方法的流程圖。如圖3所示，該方法在上述分別根據(jù)該各門電路的SP，從預設的該各門電路的降額參數(shù)表中，確定該各門電路的SP對應的降額參數(shù)之前，還包括：[0136]步驟301、根據(jù)該每個SP的老化庫中，與該每個SP之外的其他SP的老化庫中該各門電路的時延差，確定該每個SP對應的該各門電路的時延差。[0137]假設，該各門電路可包括第一門電路、第二門電路及第三門電路。該第一門電路、第二門電路及第三門電路可依次表示為C1、C2及C3。該各門電路的SP可包括：SP1、SP2及SP3。那么步驟301可以為，將該SPl的老化庫中與該SP2的老化庫Cl的時延差，及該SPl的老化庫中與該SP3的老化庫中Cl的時延差，的平均值作為該Cl的時延差；將該SPl的老化庫中與該SP2的老化庫中C2的時延差，及該SPl的老化庫中與該SP3的老化庫中C2的時延差，的平均值作為該C2的時延差；將該SPl的老化庫中與該SP2的老化庫中C3的時延差，及該SPl的老化庫中與該SP3的老化庫中C3的時延差，的平均值作為該C3的時延差。[0138]步驟302、根據(jù)該每個SP對應的該各門電路的時延差，確定該每個SP對應的降額參數(shù)。[0139]根據(jù)該每個SP對應的該各門電路的時延差，確定該每個SP對應的降額參數(shù)，可以是將該每個SP對應的該各門電路的時延差確定為該各門電路的該每個SP對應的降額參數(shù)。該每個SP對應的該各門電路的降額參數(shù)可包括該各門電路的SP對應的降額參數(shù)。[0140]步驟303、根據(jù)該每個SP對應的降額參數(shù)，建立該各門電路的降額參數(shù)表。[0141]在該各門電路的降額參數(shù)表中，一個SP可具有至少一個降額參數(shù)與之對應。[0142]由于該各門電路中每個門電路可包括至少一種時序?。═imingArc)。該各門電路的降額參數(shù)表中，一個SP具有至少一種時序弧分別對應的降額參數(shù)。[0143]可選的，每個SP對應的該各門電路的時延差，包括：該每個SP對應的該各門電路的至少一個時序弧的時延差。該每個SP對應的降額參數(shù)包括：該每個SP對應的該至少一個時序弧的降額參數(shù)。[0144]假設，該各門電路可包括第一門電路、第二門電路及第三門電路。該第一門電路、第二門電路及第三門電路可依次表示為CUC2及C3。該各門電路的SP可包括：SP1、SP2及SP3。該SP1、SP2及SP3例如可以為1、0.5及0。Cl具有2種時序弧，分別表示為arcl、arc2。如下表1為Cl的降額參數(shù)表。[0145][0146]表1[0147]如表1所示，該Cl的降額參數(shù)表中，當SP為1時，時序弧arcl對應的降額參數(shù)為0.91，時序弧arc2對應的降額參數(shù)為0.95;當SP為0.5時，時序弧arcl對應的降額參數(shù)為0.87,時序弧arc2對應的降額參數(shù)為0.83;當SP為0時，時序弧arcl對應的降額參數(shù)為0.45,時序弧arc2對應的降額參數(shù)為0.55。在該Cl的降額參數(shù)表中，一個SP對應兩個降額參數(shù)，分別與一個時序弧對應。[0148]可選的，步驟302中根據(jù)該每個SP對應的該各門電路的時延差，確定該每個SP對應的降額參數(shù)，可包括：[0149]將該每個SP對應的每個時序弧的時延差，確定為該每個SP對應的該每個時序弧的降額參數(shù)；[0150]根據(jù)該每個SP對應的該每個時序弧的降額參數(shù)，確定該每個SP對應的該至少一個時序弧的降額參數(shù)。[0151]可替代地，該每個SP對應的該各門電路的時延差，包括：該每個SP對應的該各門電路的至少一個時序弧的時延差。[0152]該每個SP對應的降額參數(shù)包括：該每個SP對應的該至少一個時序弧的平均降額參數(shù)。[0153]也就是說，該各門電路的降額參數(shù)表中，每個SP對應的降額參數(shù)可具有一個降額參數(shù)，該一個降額參數(shù)為該每個SP對應的該至少一個時序弧的平均降額參數(shù)。[0154]假設，該各門電路可包括第一門電路、第二門電路及第三門電路。該第一門電路、第二門電路及第三門電路可依次表示為CUC2及C3。該各門電路的SP可包括：SP1、SP2及SP3。該SP1、SP2及SP3例如可以為1、0.5及0。Cl具有2種時序弧，分別表示為arcl、arc2。如下表2為Cl的降額參數(shù)表。[0155][0156]表2[0157]如表2所示，該Cl的降額參數(shù)表中，SP為1所對應的降額參數(shù)可以為上述表1中時序弧arcl對應的降額參數(shù)為0.91與時序弧arc2對應的降額參數(shù)為0.95的平均降額參數(shù)，0.93;SP為0.5所對應的降額參數(shù)可以為時序弧arcl對應的降額參數(shù)為0.87與時序弧arc2對應的降額參數(shù)為0.83的平均降額參數(shù)，0.85;SP為0所對應的降額參數(shù)可以為時序弧arcl對應的降額參數(shù)為0.45與時序弧arc2對應的降額參數(shù)為0.55的平均降額參數(shù)，0.5。在該Cl的降額參數(shù)表中，一個SP對應一個降額參數(shù)。[0158]可替代地，步驟302中根據(jù)該每個SP對應的該各門電路的時延差，確定該各門電路的SP對應的降額參數(shù)，包括：[0159]根據(jù)該每個SP對應的該至少一個時序弧的時延差，確定該每個SP對應的該至少一個時序弧的平均時延差；[0160]將該每個SP對應的該平均時延差，確定為該每個SP對應的該至少一個時序弧的平均降額參數(shù)。[0161]可選的，上述根據(jù)該各門電路的SP對應的降額參數(shù)，對該各門電路的時延進行校正，可以包括：[0162]對該各門電路的時延，及該各門電路的SP對應的降額參數(shù)進行求和；[0163]將該求和結果確定為該校正后的時延。[0164]本發(fā)明實施例二還提供一種電路老化仿真方法。圖4為本發(fā)明實施例二所提供的又一電路老化仿真方法的流程圖。如圖4所示，該方法在上述分別根據(jù)該各門電路的SP，從預設的該各門電路的降額參數(shù)表中，確定該各門電路的SP對應的降額參數(shù)之前，還包括：[0165]步驟401、根據(jù)該每個SP的老化庫中，與該每個SP之外的其他SP的老化庫中該各門電路的時延比，確定該每個SP對應的該各門電路的時延比。[0166]假設，該各門電路可包括第一門電路、第二門電路及第三門電路。該第一門電路、第二門電路及第三門電路可依次表示為C1、C2及C3。該各門電路的SP可包括：SP1、SP2及SP3。那么步驟401可以為，將該SPl的老化庫中與該SP2的老化庫Cl的時延比，及該SPl的老化庫中與該SP3的老化庫中Cl的時延比，的平均值作為該Cl的時延比；將該SPl的老化庫中與該SP2的老化庫中C2的時延比，及該SPl的老化庫中與該SP3的老化庫中C2的時延比，的平均值作為該C2的時延比；將該SPl的老化庫中與該SP2的老化庫中C3的時延比，及該SPl的老化庫中與該SP3的老化庫中C3的時延比，的平均值作為該C3的時延比。[0167]步驟402、根據(jù)該每個SP對應的該各門電路的時延比，確定該每個SP對應的降額參數(shù)。[0168]根據(jù)該每個SP對應的該各門電路的時延比，確定該每個SP對應的降額參數(shù)，可以是將該每個SP對應的該各門電路的時延比確定為該各門電路的該每個SP對應的降額參數(shù)。該每個SP對應的該各門電路的降額參數(shù)可包括該各門電路的SP對應的降額參數(shù)。[0169]步驟403、根據(jù)該每個SP對應的降額參數(shù)，建立該各門電路的降額參數(shù)表。[0170]該各門電路的降額參數(shù)表中，一個SP具有至少一種時序弧分別對應的降額參數(shù)?？蛇x的，該每個SP對應的該各門電路的時延比，包括：該每個SP對應的該各門電路的至少一個時序弧的時延比。該每個SP對應的降額參數(shù)包括：該每個SP對應的該至少一個時序弧的降額參數(shù)。[0171]可選的，步驟402中根據(jù)該每個SP對應的所述各門電路的時延比，確定該每個SP對應的降額參數(shù)，可包括：[0172]將該每個SP對應的該每個時序弧的時延比，確定為該每個SP對應的該每個時序弧的降額參數(shù)；[0173]根據(jù)該每個SP對應的該每個時序弧的降額參數(shù)，確定該每個SP對應的該至少一個時序弧的降額參數(shù)。[0174]根據(jù)該每個SP對應的該各門電路的至少一個時序弧的時延所確定的該每個SP對應的每個時序弧的降額參數(shù)，繼而根據(jù)的該各門電路的降額參數(shù)表與上述表1類似，其區(qū)別僅在于，表1中該SP對應的降額參數(shù)的具體數(shù)值不同，其余均類似，再次不再贅述。[0175]可替代地，該每個SP對應的該各門電路的時延比，包括：該每個SP對應的該各門電路的至少一個時序弧的時延比。[0176]該每個SP對應的降額參數(shù)包括：該每個SP對應的該至少一個時序弧的平均降額參數(shù)。[0177]根據(jù)該每個SP對應的該各門電路的至少一個時序弧的時延所確定的該每個SP對應的每個時序弧的平均降額參數(shù)，繼而根據(jù)的該各門電路的降額參數(shù)表與上述表2類似，其區(qū)別僅在于，表2中該SP對應的降額參數(shù)的具體數(shù)值不同，其余均類似，再次不再贅述。[0178]也就是說，該各門電路的降額參數(shù)表中，每個SP對應的降額參數(shù)可具有一個降額參數(shù)，該一個降額參數(shù)為該每個SP對應的該至少一個時序弧的平均降額參數(shù)。[0179]對應的，步驟402中根據(jù)該每個SP對應的所述各門電路的時延比，確定該每個SP對應的降額參數(shù)，可包括：[0180]根據(jù)該每個SP對應的該至少一個時序弧的時延比，確定該每個SP對應的該至少一個時序弧的平均時延比；[0181]將該每個SP對應的該平均時延比，確定為該每個SP對應的該至少一個時序弧的平均降額參數(shù)。[0182]可選的，上述根據(jù)該各門電路的SP對應的降額參數(shù)，對該各門電路的時延進行校正，可以包括：[0183]對該各門電路的時延，及該各門電路的SP對應的降額參數(shù)進行求積。[0184]將該求積結果確定為該校正后的時延。[0185]本發(fā)明實施例二提供的電路老化仿真方法，在上述實施例一所提供的電路老化仿真方法的基礎上，還通過建立該每個SP的老化庫保證根據(jù)該各門電路的時延的精確度，從而更好地保證根據(jù)該各門電路的時延對該集成電路進行仿真的精確度。同時，本發(fā)明實施例二還通過多種不同的建立的該各門電路的降額參數(shù)表的實現(xiàn)方法，保證該每個SP對應的降額參數(shù)的精確度，使得根據(jù)該每個SP對應的降額參數(shù)對該各門電路的時延進行校正，繼而根據(jù)該校正后的時延對該集成電路進行仿真，其仿真的精確度更高。[0186]實施例三[0187]本發(fā)明實施例三還提供一種電路老化仿真方法。圖5為本發(fā)明實施例三所提供的電路老化仿真方法的流程圖。本發(fā)明實施例三所提供的電路老化仿真方法通過具體的實例對上述實施例進行說明。如圖5所述，該電路老化仿真方法可包括：[0188]步驟501、分別根據(jù)每個SP，及預設的該每個SP的MOS器件老化量，確定該每個SP的該各門電路的時延；其中，該每個SP的MOS器件老化量包括：漏電流變化量和/或閾值電壓變化量。[0189]步驟502、根據(jù)該每個SP的該各門電路的時延，建立該每個SP的老化庫。[0190]步驟503、根據(jù)該每個SP的老化庫中，與該每個SP之外的其他SP的老化庫中該各門電路的時延差，確定該每個SP對應的該至少一個時序弧的時延差。[0191]步驟504、根據(jù)該每個SP對應的該至少一個時序弧的時延差，確定該每個SP對應的該至少一個時序弧的平均時延差；[0192]步驟505、將該每個SP對應的該平均時延差，確定為該每個SP對應的該至少一個時序弧的平均降額參數(shù)。[0193]步驟506、根據(jù)該每個SP對應的該平均降額參數(shù)，建立該各門電路的降額參數(shù)表。[0194]步驟507、根據(jù)該各門電路的降額參數(shù)表，生成該集成電路的AOCV降額參數(shù)表。[0195]步驟508、獲取集成電路中各門電路的SP。[0196]步驟509、根據(jù)該各門電路的SP，分別從該每個SP的老化庫中確定該各門電路的時延；其中，每個SP的老化庫分別包括：該各門電路對應的時延。[0197]步驟510、根據(jù)該各門電路的SP，從該集成電路的AOCV降額參數(shù)表中，確定該各門電路的SP對應的降額參數(shù)。[0198]其中，該集成電路的AOCV降額參數(shù)表可包括該各門電路的降額參數(shù)表，每個門電路的降額參數(shù)表包括：該各門電路的SP對應的降額參數(shù)。[0199]步驟511、根據(jù)該各門電路的SP對應的降額參數(shù)，對該各門電路的時延進行校正。[0200]步驟512、根據(jù)校正后的時延，對該集成電路進行STA仿真。[0201]本發(fā)明實施例三提供的電路老化仿真方法，通過具體的實例對上述實施例一或二任意所述的方法進行解釋說明，其有益效果與上述實施例類似，在此不再贅述。[0202]實施例四[0203]本發(fā)明實施例四還提供一種電路老化仿真裝置。圖6為本發(fā)明實施例四所提供的電路老化仿真裝置的結構示意圖。如圖6所示，該電路老化仿真裝置600可包括：[0204]獲取模塊601，用于獲取集成電路中各門電路的SP。[0205]確定模塊602,用于根據(jù)該各門電路的SP，分別從預設的每個SP的老化庫中確定該各門電路的時延。其中，該每個SP的老化庫分別包括：該各門電路對應的時延。[0206]仿真模塊603,用于根據(jù)該各門電路的時延，對該集成電路進行STA仿真。[0207]可選的，確定模塊602,還用于在根據(jù)該各門電路的SP，分別從該每個SP的老化庫中確定該各門電路的時延之前，分別根據(jù)該每個SP，及預設的該每個SP的MOS器件老化量，確定該每個SP的該各門電路的時延。[0208]該電路老化裝置600，還可包括：[0209]建立模塊，用于根據(jù)該每個SP的該各門電路的時延，建立該每個SP的老化庫。[0210]可選的，該每個SP的MOS器件老化量均包括：漏電流變化量和/或閾值電壓變化量。[0211]可選的，仿真模塊603,還用于根據(jù)該各門電路的時延，及預設的該各門電路的SP對應的降額參數(shù)，對該集成電路進行STA仿真。[0212]可選的，該電路老化裝置600,還可包括：[0213]校正模塊，用于根據(jù)該各門電路的SP對應的降額參數(shù)，對該各門電路的時延進行校正。[0214]仿真模塊603,還用于根據(jù)該校正后的時延，對該集成電路進行STA仿真。[0215]可選的，確定模塊602,還用于在校正模塊根據(jù)該各門電路的SP對應的降額參數(shù)，對該各門電路的時延進行校正之前，分別根據(jù)該各門電路的SP，從預設的該各門電路的降額參數(shù)表中，確定該各門電路的SP對應的降額參數(shù)；其中，每個門電路的降額參數(shù)表包括：該各門電路的SP對應的降額參數(shù)。[0216]可選的，確定模塊602,還用于分別根據(jù)該各門電路的SP，從預設的該各門電路的降額參數(shù)表中，確定該各門電路的SP對應的降額參數(shù)之前，根據(jù)該每個SP的老化庫中，與該每個SP之外的其他SP的老化庫中該各門電路的時延差，確定該每個SP對應的該各門電路的時延差；根據(jù)該每個SP對應的該各門電路的時延差，確定該每個SP對應的降額參數(shù)。[0217]建立模塊，還用于根據(jù)該每個SP對應的降額參數(shù)，建立該各門電路的降額參數(shù)表。[0218]進一步地，該每個SP對應的該各門電路的時延差，包括：該每個SP對應的該各門電路的至少一個時序弧的時延差。[0219]該每個SP對應的降額參數(shù)包括：該每個SP對應的該至少一個時序弧的降額參數(shù)。[0220]確定模塊602,還用于將該每個SP對應的每個時序弧的時延差，確定為該每個SP對應的該每個時序弧的降額參數(shù)，根據(jù)該每個SP對應的該每個時序弧的降額參數(shù)，確定該每個SP對應的該至少一個時序弧的降額參數(shù)。[0221]可替代地，該每個SP對應的該各門電路的時延差，還可以是包括：該每個SP對應的該各門電路的至少一個時序弧的時延差。[0222]該每個SP對應的降額參數(shù)包括：該每個SP對應的該至少一個時序弧的平均降額參數(shù)。[0223]確定模塊602,還用于根據(jù)該每個SP對應的該至少一個時序弧的時延差，確定該每個SP對應的該至少一個時序弧的平均時延差；將該每個SP對應的該平均時延差，確定為該每個SP對應的該至少一個時序弧的平均降額參數(shù)。[0224]可選的，該校正模塊包括：第一計算單元、第一確定單元；[0225]該第一計算單元，用于對該各門電路的時延，及該各門電路的SP對應的降額參數(shù)進行求和。[0226]該第一確定單元，還用于將該求和結果確定為該校正后的時延。[0227]可替代地，確定模塊602,還用于分別根據(jù)該各門電路的SP，從預設的該各門電路的降額參數(shù)表中，確定該各門電路的SP對應的降額參數(shù)之前，根據(jù)該每個SP的老化庫中，與該每個SP之外的其他SP的老化庫中該各門電路的時延比，確定該每個SP對應的該各門電路的時延比；根據(jù)該每個SP對應的該各門電路的時延比，確定該每個SP對應的降額參數(shù)。[0228]建立模塊，還用于根據(jù)該每個SP對應的降額參數(shù)，建立該各門電路的降額參數(shù)表。[0229]可選的，該每個SP對應的該各門電路的時延比，包括：該每個SP對應的該各門電路的至少一個時序弧的時延比。[0230]該每個SP對應的降額參數(shù)包括：該每個SP對應的該至少一個時序弧的降額參數(shù)。[0231]確定模塊602,還用于將該每個SP對應的該每個時序弧的時延比，確定為該每個SP對應的該每個時序弧的降額參數(shù)；根據(jù)該每個SP對應的該每個時序弧的降額參數(shù)，確定該每個SP對應的該至少一個時序弧的降額參數(shù)。[0232]可替代地，該每個SP對應的該各門電路的時延比，包括：該每個SP對應的該各門電路的至少一個時序弧的時延比。[0233]該每個SP對應的降額參數(shù)包括：該每個SP對應的該至少一個時序弧的平均降額參數(shù)。[0234]確定模塊602,還用于根據(jù)該每個SP對應的該每個時序弧的時延比，確定該每個SP對應的該至少一個時序弧的平均時延比；將該每個SP對應的該平均時延比，確定為該每個SP對應的該至少一個時序弧的平均降額參數(shù)。[0235]可選的，該校正模塊還包括：第二計算單元、第二確定單元；[0236]該第二計算單元，用于對該各門電路的時延，及該各門電路的SP對應的降額參數(shù)進行求積。[0237]該第二確定單元，用于將該求積結果確定為該校正后的時延。[0238]本發(fā)明實施例四所提供的電路老化仿真裝置，可執(zhí)行上述實施例一至三中任一所述的電路老化仿真方法，其具體的實現(xiàn)過程及有益效果與上述實施例類似，在此不再贅述。[0239]實施例五[0240]圖7為本發(fā)明實施例五所提供的計算機系統(tǒng)的結構圖。如圖7所示，本發(fā)明還提供一種計算機系統(tǒng)，用于執(zhí)行前述各個實施例中的電路老化仿真方法，該計算機系統(tǒng)700包括至少一個處理器701(例如CPU)，至少一個網(wǎng)絡接口702或者其他通信接口，存儲器703,和至少一個通信總線704,用于實現(xiàn)這些裝置之間的連接通信。處理器701用于執(zhí)行存儲器703中存儲的可執(zhí)行模塊，例如計算機程序。存儲器703可能包含高速隨機存取存儲器（RandomAccessMemory，簡稱RAM)，也可能還包括非不穩(wěn)定的存儲器（non-volatilememory)，例如至少一個磁盤存儲器。通過至少一個網(wǎng)絡接口702(可以是有線或者無線）實現(xiàn)該系統(tǒng)網(wǎng)關與至少一個其他網(wǎng)元之間的通信連接，可以使用互聯(lián)網(wǎng)，廣域網(wǎng)，本地網(wǎng)，城域網(wǎng)等。[0241]在一些實施方式中，存儲器存儲了程序7031，程序可以被處理器701執(zhí)行，以用于：獲取集成電路中各門電路的SP;[0242]根據(jù)該各門電路的SP，分別從預設的每個SP的老化庫中確定該各門電路的時延；其中，該每個SP的老化庫分別包括：該各門電路對應的時延；[0243]根據(jù)該各門電路的時延，對該集成電路進行STA仿真。[0244]本發(fā)明實施例所提供的計算機系統(tǒng)，可通過根據(jù)獲取到的集成電路中各門電路的SP，分別從預設的各SP的老化庫中確定該各門電路的時延，其中，每個SP的老化庫分別包括：該各門電路對應的時延，根據(jù)該各門電路的時延，對該集成電路進行STA仿真。由于該該各門電路的時延是根據(jù)該各門電路的SP，也就是該各門電路的MOS器件老化程度所確定的，因而根據(jù)該各門電路的時延對該集成電路進行STA仿真，可使得電路仿真與實際應用更接近，從而提高仿真精確度。[0245]本領域普通技術人員可以理解：實現(xiàn)上述各方法實施例的全部或部分步驟可以通過程序指令相關的硬件來完成。前述的程序可以存儲于一計算機可讀取存儲介質中。該程序在執(zhí)行時，執(zhí)行包括上述各方法實施例的步驟；而前述的存儲介質包括：ROM、RAM、磁碟或者光盤等各種可以存儲程序代碼的介質。[0246]最后應說明的是：以上各實施例僅用以說明本發(fā)明的技術方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質脫離本發(fā)明各實施例技術方案的范圍。【主權項】1.一種電路老化仿真方法，其特征在于，包括：獲取集成電路中各門電路的信號概率SP;根據(jù)所述各門電路的SP，分別從預設的每個SP的老化庫中確定所述各門電路的時延；其中，所述每個SP的老化庫分別包括：所述各門電路對應的時延；根據(jù)所述各門電路的時延，對所述集成電路進行靜態(tài)時序分析STA仿真。2.根據(jù)權利要求1所述的方法，其特征在于，所述根據(jù)所述各門電路的SP，分別從預設的每個SP的老化庫中確定所述各門電路的時延之前，所述方法還包括：分別根據(jù)所述每個SP，及預設的所述每個SP的金屬氧化物半導體MOS器件老化量，確定所述每個SP的所述各門電路的時延；根據(jù)所述每個SP的所述各門電路的時延，建立所述每個SP的老化庫。3.根據(jù)權利要求2所述的方法，其特征在于，所述每個SP的MOS器件老化量包括：漏電流變化量和/或閾值電壓變化量。4.根據(jù)權利要求1-3中任一項所述的方法，其特征在于，所述根據(jù)所述各門電路的時延，對所述集成電路進行STA仿真，包括：根據(jù)所述各門電路的時延，及預設的所述各門電路的SP對應的降額參數(shù)，對所述集成電路進行STA仿真。5.根據(jù)權利要求4所述的方法，其特征在于，所述根據(jù)所述各門電路的時延，及所述各門電路的SP對應的降額參數(shù)，對所述集成電路進行STA仿真包括：根據(jù)所述各門電路的SP對應的降額參數(shù)，對所述各門電路的時延進行校正；根據(jù)所述校正后的時延，對所述集成電路進行STA仿真。6.根據(jù)權利要求5所述的方法，其特征在于，所述根據(jù)所述各門電路的SP對應的降額參數(shù)，對所述各門電路的時延進行校正之前，還包括：分別根據(jù)所述各門電路的SP，從預設的所述各門電路的降額參數(shù)表中，確定所述各門電路的SP對應的降額參數(shù)；其中，每個門電路的降額參數(shù)表包括：所述各門電路的SP對應的降額參數(shù)。7.根據(jù)權利要求6所述的方法，其特征在于，所述分別根據(jù)所述各門電路的SP，從預設的所述各門電路的降額參數(shù)表中，確定所述各門電路的SP對應的降額參數(shù)之前，還包括：根據(jù)所述每個SP的老化庫中，與所述每個SP之外的其他SP的老化庫中所述各門電路的時延差，確定所述每個SP對應的所述各門電路的時延差；根據(jù)所述每個SP對應的所述各門電路的時延差，確定所述每個SP對應的降額參數(shù)；根據(jù)所述每個SP對應的降額參數(shù)，建立所述各門電路的降額參數(shù)表。8.根據(jù)權利要求7所述的方法，其特征在于，所述每個SP對應的所述各門電路的時延差，包括：所述每個SP對應的所述各門電路的至少一個時序弧的時延差；所述每個SP對應的降額參數(shù)包括：所述每個SP對應的所述至少一個時序弧的降額參數(shù)；所述根據(jù)所述每個SP對應的所述各門電路的時延差，確定所述每個SP對應的降額參數(shù)，包括：將所述每個SP對應的每個時序弧的時延差，確定為所述每個SP對應的所述每個時序弧的降額參數(shù)；根據(jù)所述每個SP對應的所述每個時序弧的降額參數(shù)，確定所述每個SP對應的所述至少一個時序弧的降額參數(shù)。9.根據(jù)權利要求7所述的方法，其特征在于，所述每個SP對應的所述各門電路的時延差，包括：所述每個SP對應的所述各門電路的至少一個時序弧的時延差；所述每個SP對應的降額參數(shù)包括：所述每個SP對應的所述至少一個時序弧的平均降額參數(shù)；所述根據(jù)所述每個SP對應的所述各門電路的時延差，確定所述各門電路的SP對應的降額參數(shù)，包括：根據(jù)所述每個SP對應的所述至少一個時序弧的時延差，確定所述每個SP對應的所述至少一個時序弧的平均時延差；將所述每個SP對應的所述平均時延差，確定為所述每個SP對應的所述至少一個時序弧的平均降額參數(shù)。10.根據(jù)權利要求7-9中任一項所述的方法，其特征在于，所述根據(jù)所述各門電路的SP對應的降額參數(shù)，對所述各門電路的時延進行校正，包括：對所述各門電路的時延，及所述各門電路的SP對應的降額參數(shù)進行求和；將所述求和結果確定為所述校正后的時延。11.根據(jù)權利要求6所述的方法，其特征在于，所述分別根據(jù)所述各門電路的SP，從預設的所述各門電路的降額參數(shù)表中，確定所述各門電路的SP對應的降額參數(shù)之前，還包括：根據(jù)所述每個SP的老化庫中，與所述每個SP之外的其他SP的老化庫中所述各門電路的時延比，確定所述每個SP對應的所述各門電路的時延比；根據(jù)所述每個SP對應的所述各門電路的時延比，確定所述每個SP對應的降額參數(shù)；根據(jù)所述每個SP對應的降額參數(shù)，建立所述各門電路的降額參數(shù)表。12.根據(jù)權利要求11所述的方法，其特征在于，所述每個SP對應的所述各門電路的時延比，包括：所述每個SP對應的所述各門電路的至少一個時序弧的時延比；所述每個SP對應的降額參數(shù)包括：所述每個SP對應的所述至少一個時序弧的降額參數(shù)；所述根據(jù)所述每個SP對應的所述各門電路的時延比，確定所述每個SP對應的降額參數(shù)，包括：將所述每個SP對應的所述每個時序弧的時延比，確定為所述每個SP對應的所述每個時序弧的降額參數(shù)；根據(jù)所述每個SP對應的所述每個時序弧的降額參數(shù)，確定所述每個SP對應的所述至少一個時序弧的降額參數(shù)。13.根據(jù)權利要求11所述的方法，其特征在于，所述每個SP對應的所述各門電路的時延比，包括：所述每個SP對應的所述各門電路的至少一個時序弧的時延比；所述每個SP對應的降額參數(shù)包括：所述每個SP對應的所述至少一個時序弧的平均降額參數(shù)；所述根據(jù)所述每個SP對應的所述各門電路的時延比，確定所述每個SP對應的降額參數(shù)，包括：根據(jù)所述每個SP對應的所述每個時序弧的時延比，確定所述每個SP對應的所述至少一個時序弧的平均時延比；將所述每個SP對應的所述平均時延比，確定為所述每個SP對應的所述至少一個時序弧的平均降額參數(shù)。14.根據(jù)權利要求11-13中任一項所述的方法，其特征在于，所述根據(jù)所述各門電路的SP對應的降額參數(shù)，對所述各門電路的時延進行校正，包括：對所述各門電路的時延，及所述各門電路的SP對應的降額參數(shù)進行求積；將所述求積結果確定為所述校正后的時延。15.-種電路老化仿真裝置，其特征在于，包括：獲取模塊，用于獲取集成電路中各門電路的信號概率SP;確定模塊，用于根據(jù)所述各門電路的SP，分別從預設的每個SP的老化庫中確定所述各門電路的時延；其中，所述每個SP的老化庫分別包括：所述各門電路對應的時延；仿真模塊，用于根據(jù)所述各門電路的時延，對所述集成電路進行靜態(tài)時序分析STA仿真。16.根據(jù)權利要求15所述的裝置，其特征在于，所述確定模塊，還用于在根據(jù)所述各門電路的SP，分別從所述每個SP的老化庫中確定所述各門電路的時延之前，分別根據(jù)所述每個SP，及預設的所述每個SP的金屬氧化物半導體MOS器件老化量，確定所述每個SP的所述各門電路的時延；所述裝置，還包括：建立模塊，用于根據(jù)所述每個SP的所述各門電路的時延，建立所述每個SP的老化庫。17.根據(jù)權利要求16所述的裝置，其特征在于，所述每個SP的MOS器件老化量包括：漏電流變化量和/或閾值電壓變化量。18.根據(jù)權利要求16或17中任一項所述的裝置，其特征在于，所述仿真模塊，還用于根據(jù)所述各門電路的時延，及預設的所述各門電路的SP對應的降額參數(shù)，對所述集成電路進行STA仿真。19.根據(jù)權利要求18所述的裝置，其特征在于，所述裝置還包括：校正模塊，用于根據(jù)所述各門電路的SP對應的降額參數(shù)，對所述各門電路的時延進行校正。所述仿真模塊，還用于根據(jù)所述校正后的時延，對所述集成電路進行STA仿真。20.根據(jù)權利要求19所述的裝置，其特征在于，所述確定模塊，還用于在所述校正模塊根據(jù)所述各門電路的SP對應的降額參數(shù)，對所述各門電路的時延進行校正之前，分別根據(jù)所述各門電路的SP，從預設的所述各門電路的降額參數(shù)表中，確定所述各門電路的SP對應的降額參數(shù)；其中，每個門電路的降額參數(shù)表包括：所述各門電路的SP對應的降額參數(shù)。21.根據(jù)權利要求20所述的裝置，其特征在于，所述確定模塊，還用于分別根據(jù)所述各門電路的SP，從預設的所述各門電路的降額參數(shù)表中，確定所述各門電路的SP對應的降額參數(shù)之前，根據(jù)所述每個SP的老化庫中，與所述每個SP之外的其他SP的老化庫中所述各門電路的時延差，確定所述每個SP對應的所述各門電路的時延差；根據(jù)所述每個SP對應的所述各門電路的時延差，確定所述每個SP對應的降額參數(shù)；所述建立模塊，還用于根據(jù)所述每個SP對應的降額參數(shù)，建立所述各門電路的降額參數(shù)表。22.根據(jù)權利要求21所述的裝置，其特征在于，所述每個SP對應的所述各門電路的時延差，包括：所述每個SP對應的所述各門電路的至少一個時序弧的時延差；所述每個SP對應的降額參數(shù)包括：所述每個SP對應的所述至少一個時序弧的降額參數(shù)；所述確定模塊，還用于將所述每個SP對應的每個時序弧的時延差，確定為所述每個SP對應的所述每個時序弧的降額參數(shù)，根據(jù)所述每個SP對應的所述每個時序弧的降額參數(shù)，確定所述每個SP對應的所述至少一個時序弧的降額參數(shù)。23.根據(jù)權利要求21所述的裝置，其特征在于，所述每個SP對應的所述各門電路的時延差，包括：所述每個SP對應的所述各門電路的至少一個時序弧的時延差；所述每個SP對應的降額參數(shù)包括：所述每個SP對應的所述至少一個時序弧的平均降額參數(shù)；所述確定模塊，還用于根據(jù)所述每個SP對應的所述至少一個時序弧的時延差，確定所述每個SP對應的所述至少一個時序弧的平均時延差；將所述每個SP對應的所述平均時延差，確定為所述每個SP對應的所述至少一個時序弧的平均降額參數(shù)。24.根據(jù)權利要求21-23中任一項所述的裝置，其特征在于，所述校正模塊包括：第一計算單元、第一確定單元；所述第一計算單元，用于對所述各門電路的時延，及所述各門電路的SP對應的降額參數(shù)進行求和；所述第一確定單元，還用于將所述求和結果確定為所述校正后的時延。25.根據(jù)權利要求20所述的裝置，其特征在于，所述確定模塊，還用于分別根據(jù)所述各門電路的SP，從預設的所述各門電路的降額參數(shù)表中，確定所述各門電路的SP對應的降額參數(shù)之前，根據(jù)所述每個SP的老化庫中，與所述每個SP之外的其他SP的老化庫中所述各門電路的時延比，確定所述每個SP對應的所述各門電路的時延比；根據(jù)所述每個SP對應的所述各門電路的時延比，確定所述每個SP對應的降額參數(shù)；所述建立模塊，還用于根據(jù)所述每個SP對應的降額參數(shù)，建立所述各門電路的降額參數(shù)表。26.根據(jù)權利要求25所述的裝置，其特征在于，所述每個SP對應的所述各門電路的時延比，包括：所述每個SP對應的所述各門電路的至少一個時序弧的時延比；所述每個SP對應的降額參數(shù)包括：所述每個SP對應的所述至少一個時序弧的降額參數(shù)；所述確定模塊，還用于將所述每個SP對應的所述每個時序弧的時延比，確定為所述每個SP對應的所述每個時序弧的降額參數(shù)；根據(jù)所述每個SP對應的所述每個時序弧的降額參數(shù)，確定所述每個SP對應的所述至少一個時序弧的降額參數(shù)。27.根據(jù)權利要求25所述的裝置，其特征在于，所述每個SP對應的所述各門電路的時延比，包括：所述每個SP對應的所述各門電路的至少一個時序弧的時延比；所述每個SP對應的降額參數(shù)包括：所述每個SP對應的所述至少一個時序弧的平均降額參數(shù)；所述確定模塊，還用于根據(jù)所述每個SP對應的所述每個時序弧的時延比，確定所述每個SP對應的所述至少一個時序弧的平均時延比；將所述每個SP對應的所述平均時延比，確定為所述每個SP對應的所述至少一個時序弧的平均降額參數(shù)。28.根據(jù)權利要求25-27中任一項所述的裝置，其特征在于，所述校正模塊包括：第二計算單元、第二確定單元；所述第二計算單元，用于對所述各門電路的時延，及所述各門電路的SP對應的降額參數(shù)進行求積；所述第二確定單元，用于將所述求積結果確定為所述校正后的時延?！疚臋n編號】G06F17/50GK105843974SQ201510020790【公開日】2016年8月10日【申請日】2015年1月15日【發(fā)明人】孫永生,湛燦輝,付偉,付一偉【申請人】華為技術有限公司