計(jì)算設(shè)備中的功率節(jié)省技術(shù)的制作方法
【專利摘要】詳細(xì)描述中公開的諸方面包括計(jì)算設(shè)備中的功率節(jié)省技術(shù)。具體而言，隨著計(jì)算設(shè)備中的調(diào)制解調(diào)器處理器接收數(shù)據(jù)，該數(shù)據(jù)被保持直至調(diào)制解調(diào)器定時器期滿。該數(shù)據(jù)隨后在快速外圍組件互連(PCIe)互連通性總線上被傳遞給該計(jì)算設(shè)備中的應(yīng)用處理器。一旦接收到來自該調(diào)制解調(diào)器處理器的數(shù)據(jù)，該應(yīng)用處理器就在該P(yáng)CIe互連通性總線上向該調(diào)制解調(diào)器處理器發(fā)送由該應(yīng)用處理器保持的數(shù)據(jù)。該應(yīng)用處理器還具有上行鏈路定時器。如果在該上行鏈路定時器期滿之前未從該調(diào)制解調(diào)器處理器接收到數(shù)據(jù)，則該應(yīng)用處理器在該上行鏈路定時器期滿時向該調(diào)制解調(diào)器處理器發(fā)送所收集的任何數(shù)據(jù)。然而，如果從該調(diào)制解調(diào)器處理器接收到數(shù)據(jù)，則該上行鏈路定時器被重置。
【專利說明】計(jì)算設(shè)備中的功率節(jié)省技術(shù)
[0001 ] 優(yōu)先權(quán)要求
[0002] 本申請要求于2013年12月16日提交的題為"POWER SAVING TECHNIQUES IN COMPUTING DEVICES(計(jì)算設(shè)備中的功率節(jié)省技術(shù))"的美國臨時專利申請S/N. 61/916,498 的優(yōu)先權(quán)，該臨時專利申請通過引用全部納入于此。
[0003] 本申請還要求于2014年6月30日提交的題為"POWER SAVING TECHNIQUES IN COMPUTING DEVICES(計(jì)算設(shè)備中的功率節(jié)省技術(shù))"的美國臨時專利申請S/N. 62/019,073 的優(yōu)先權(quán)，該臨時專利申請通過引用全部納入于此。
[0004] 本申請還要求于2014年12月12日提交的題為"POWER SAVING TECHNIQUES IN COMPUTING DEVICES(計(jì)算設(shè)備中的功率節(jié)省技術(shù))"的美國專利申請S/N. 14/568,694的優(yōu) 先權(quán)，該專利申請通過引用全部納入于此。
[0005] 罝量
[0006] I.公開領(lǐng)域
[0007] 本公開的技術(shù)一般涉及計(jì)算設(shè)備中的功率節(jié)省技術(shù)。 N .【背景技術(shù)】
[0008] 計(jì)算設(shè)備在現(xiàn)代社會是常見的。范圍從小型、移動計(jì)算設(shè)備(諸如智能電話或平板 設(shè)備）到具有眾多刀片和存儲器組的大型服務(wù)器場，預(yù)期這些設(shè)備跨大量網(wǎng)絡(luò)進(jìn)行通信同 時提供各種其他基礎(chǔ)功能。雖然臺式設(shè)備和服務(wù)器一般不受功耗問題的影響，但移動設(shè)備 不斷地努力尋找可用功能與電池壽命之間的恰當(dāng)平衡。即，隨著更多功能被提供，功耗會增 加，并且電池壽命縮短。服務(wù)器在被組裝在大型服務(wù)器場中時可能同樣具有功耗問題。
[0009] 與功耗問題并發(fā)的，網(wǎng)絡(luò)通信的改進(jìn)具有提高的數(shù)據(jù)率。例如，銅線已被更高帶寬 的光纖電纜替代，并且蜂窩網(wǎng)絡(luò)已從較早的高級移動電話系統(tǒng)(AMPS)和全球移動通信系統(tǒng) (GSM)協(xié)議演進(jìn)到能夠支持高得多的數(shù)據(jù)率的4G和長期演進(jìn)(LTE)協(xié)議。隨著數(shù)據(jù)率的增 加，能夠在計(jì)算設(shè)備內(nèi)處理這些增加的數(shù)據(jù)率的需要也已增加。由此，較早的移動計(jì)算設(shè)備 可能已具有根據(jù)高速芯片間（HSIC)標(biāo)準(zhǔn)、通用串行總線(USB)標(biāo)準(zhǔn)（具體是USB 2.0)、或通 用異步接收機(jī)/發(fā)射機(jī)(UART)標(biāo)準(zhǔn)形成的內(nèi)部總線。然而，這些總線不支持當(dāng)前數(shù)據(jù)率。
[0010] 響應(yīng)于對更快內(nèi)部總線的需要，快速外圍組件互連(PCIe)標(biāo)準(zhǔn)以及后一代USB(例 如，USB 3.0及后續(xù)版本）已被采納用于一些移動計(jì)算設(shè)備。然而，雖然PCIe和USB 3.0能處 置當(dāng)前被使用的高數(shù)據(jù)率，但使用此類總線導(dǎo)致過度功耗并因縮短再充電事件之間的時間 而負(fù)面地影響電池壽命。
[0011] 公開概述
[0012]詳細(xì)描述中公開的諸方面包括計(jì)算設(shè)備中的功率節(jié)省技術(shù)。具體而言，隨著計(jì)算 設(shè)備中的調(diào)制解調(diào)器處理器接收數(shù)據(jù)，該數(shù)據(jù)被保持直至調(diào)制解調(diào)器定時器期滿。該數(shù)據(jù) 隨后在快速外圍組件互連(PCIe)互連通性總線上被傳遞給該計(jì)算設(shè)備中的應(yīng)用處理器。一 旦接收到來自該調(diào)制解調(diào)器處理器的數(shù)據(jù)，該應(yīng)用處理器就在該P(yáng)CIe互連通性總線上向該 調(diào)制解調(diào)器處理器發(fā)送由該應(yīng)用處理器保持的數(shù)據(jù)。該應(yīng)用處理器還具有上行鏈路定時 器。如果在該上行鏈路定時器期滿之前未從該調(diào)制解調(diào)器處理器接收到數(shù)據(jù)，則該應(yīng)用處 理器在該上行鏈路定時器期滿時向該調(diào)制解調(diào)器處理器發(fā)送所收集的任何數(shù)據(jù)。然而，如 果從該調(diào)制解調(diào)器處理器接收到數(shù)據(jù)，則該上行鏈路定時器被重置。通過以此方式在源處 理器處保持或累積數(shù)據(jù)，減少了 PCIe總線上的低功率狀態(tài)與活躍狀態(tài)之間的不必要轉(zhuǎn)換， 于是節(jié)省了功率。
[0013] 在替換方面，不是(在上行鏈路定時器期滿或未期滿的情況下)基于下行鏈路定時 器的期滿來發(fā)起數(shù)據(jù)傳輸，而是可僅基于上行鏈路累積定時器的期滿來發(fā)起累積數(shù)據(jù)傳 輸。上行鏈路累積定時器可在與互連通性總線相關(guān)聯(lián)的的主機(jī)或設(shè)備內(nèi)。
[0014] 在另一替換方面，數(shù)據(jù)傳輸?shù)陌l(fā)起可基于達(dá)到字節(jié)累積限制計(jì)數(shù)器的預(yù)定義閾 值。該字節(jié)累積限制計(jì)數(shù)器相對于其他計(jì)數(shù)器不是互斥的，并且可作為其他累積定時器之 一的超馳機(jī)制來操作。此類超馳的使用可能在其中將超過緩沖器空間和/或總線帶寬的突 然數(shù)據(jù)突發(fā)到達(dá)的情景中是有用的。同樣，取代字節(jié)計(jì)數(shù)器，可使用分組大小計(jì)數(shù)器或"分 組總數(shù)"計(jì)數(shù)器以覆蓋其中眾多分組或者特別大的分組由該網(wǎng)絡(luò)遞送的情景。
[0015] 在本公開的進(jìn)一步方面，這些定時器可被其他因素或參數(shù)超馳。以上用字節(jié)累積 限制計(jì)數(shù)器和分組總數(shù)計(jì)數(shù)器提到了這種超馳，其使數(shù)據(jù)傳輸獨(dú)立于這些定時器。其他參 數(shù)也可超馳這些定時器，諸如低等待時間話務(wù)(例如，控制消息）的存在、使上行鏈路和下行 鏈路數(shù)據(jù)傳輸同步、或低等待時間服務(wù)質(zhì)量要求。當(dāng)此類話務(wù)存在時，可使用中斷或其他命 令來在定時器期滿之前發(fā)起數(shù)據(jù)傳輸。再其他因素可超馳這些定時器，諸如設(shè)備或主機(jī)不 處于自動輪詢模式中的指示。
[0016] 就此而言，在一個方面，公開了一種移動終端。該移動終端包括調(diào)制解調(diào)器定時 器。該移動終端還包括調(diào)制解調(diào)器處理器。該調(diào)制解調(diào)器處理器被配置成保持調(diào)制解調(diào)器 處理器至應(yīng)用處理器數(shù)據(jù)直至該調(diào)制解調(diào)器定時器期滿。該移動終端還包括應(yīng)用處理器。 該移動終端還包括互連通性總線，其將該應(yīng)用處理器通信地耦合至該調(diào)制解調(diào)器處理器。 該應(yīng)用處理器被配置成保持應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)直至通過該互連通性總 線接收到來自該調(diào)制解調(diào)器處理器的該調(diào)制解調(diào)器處理器至應(yīng)用處理器數(shù)據(jù)，此后該應(yīng)用 處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)通過該互連通性總線被發(fā)送給該調(diào)制解調(diào)器處理器。
[0017] 在另一方面，公開了一種控制計(jì)算設(shè)備中的功耗的方法。該方法包括保持由調(diào)制 解調(diào)器處理器從遠(yuǎn)程網(wǎng)絡(luò)接收的數(shù)據(jù)直至下行鏈路定時器期滿。該方法還包括在互連通性 總線上向應(yīng)用處理器傳遞由該調(diào)制解調(diào)器處理器接收的數(shù)據(jù)。該方法還包括保持由與該應(yīng) 用處理器相關(guān)聯(lián)的應(yīng)用生成的應(yīng)用數(shù)據(jù)直至接收到來自該調(diào)制解調(diào)器處理器的數(shù)據(jù)或上 行鏈路定時器期滿，以先發(fā)生的為準(zhǔn)。
[0018] 在另一方面，公開了一種移動終端。該移動終端包括調(diào)制解調(diào)器處理器。該移動終 端還包括應(yīng)用定時器。該移動終端還包括應(yīng)用處理器。該應(yīng)用處理器被配置成保持應(yīng)用處 理器至調(diào)制解調(diào)器處理器數(shù)據(jù)直至該應(yīng)用定時器期滿。該移動終端還包括互連通性總線， 其將該應(yīng)用處理器通信地耦合至該調(diào)制解調(diào)器處理器。該調(diào)制解調(diào)器處理器被配置成保持 調(diào)制解調(diào)器處理器至應(yīng)用處理器數(shù)據(jù)直至通過該互連通性總線接收到來自該應(yīng)用處理器 的該應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)，此后該調(diào)制解調(diào)器處理器至應(yīng)用處理器數(shù)據(jù)通 過該互連通性總線被發(fā)送給該應(yīng)用處理器。
[0019] 在另一方面，公開了一種移動終端。該移動終端包括調(diào)制解調(diào)器字節(jié)累積限制計(jì) 數(shù)器。該移動終端還包括調(diào)制解調(diào)器處理器。該調(diào)制解調(diào)器處理器被配置成保持調(diào)制解調(diào) 器處理器至應(yīng)用處理器數(shù)據(jù)直至該調(diào)制解調(diào)器字節(jié)累積限制計(jì)數(shù)器已達(dá)到預(yù)定義字節(jié)閾 值。該移動終端還包括應(yīng)用處理器。該移動終端還包括互連通性總線，其將該應(yīng)用處理器通 信地耦合至該調(diào)制解調(diào)器處理器。該應(yīng)用處理器被配置成保持應(yīng)用處理器至調(diào)制解調(diào)器處 理器數(shù)據(jù)直至通過該互連通性總線接收到來自該調(diào)制解調(diào)器處理器的該調(diào)制解調(diào)器處理 器至應(yīng)用處理器數(shù)據(jù)，此后該應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)通過該互連通性總線被 發(fā)送給該調(diào)制解調(diào)器處理器。
[0020] 關(guān)于另一方面，公開了一種移動終端。該移動終端包括調(diào)制解調(diào)器分組計(jì)數(shù)器。該 移動終端還包括調(diào)制解調(diào)器處理器。該調(diào)制解調(diào)器處理器被配置成保持調(diào)制解調(diào)器處理器 至應(yīng)用處理器數(shù)據(jù)直至該調(diào)制解調(diào)器分組計(jì)數(shù)器已達(dá)到預(yù)定義分組閾值。該移動終端還包 括應(yīng)用處理器。該移動終端還包括互連通性總線，其將該應(yīng)用處理器通信地耦合至該調(diào)制 解調(diào)器處理器。該應(yīng)用處理器被配置成保持應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)直至通過 該互連通性總線接收到來自該調(diào)制解調(diào)器處理器的該調(diào)制解調(diào)器處理器至應(yīng)用處理器數(shù) 據(jù)，此后該應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)通過該互連通性總線被發(fā)送給該調(diào)制解調(diào) 器處理器。
[0021] 在另一方面，公開了一種移動終端。該移動終端包括調(diào)制解調(diào)器處理器。該移動終 端還包括應(yīng)用字節(jié)計(jì)數(shù)器。該移動終端還包括應(yīng)用處理器。該應(yīng)用處理器被配置成保持應(yīng) 用處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)直至該應(yīng)用字節(jié)計(jì)數(shù)器已達(dá)到預(yù)定義字節(jié)閾值。該移動 終端還包括互連通性總線，其將該應(yīng)用處理器通信地耦合至該調(diào)制解調(diào)器處理器。該調(diào)制 解調(diào)器處理器被配置成保持調(diào)制解調(diào)器處理器至應(yīng)用處理器數(shù)據(jù)直至通過該互連通性總 線接收到來自該應(yīng)用處理器的該應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)，此后該調(diào)制解調(diào)器 處理器至應(yīng)用處理器數(shù)據(jù)通過該互連通性總線被發(fā)送給該應(yīng)用處理器。
[0022] 在另一方面，公開了一種移動終端。該移動終端包括調(diào)制解調(diào)器處理器和應(yīng)用分 組計(jì)數(shù)器。該移動終端還包括應(yīng)用處理器。該應(yīng)用處理器被配置成保持應(yīng)用處理器至調(diào)制 解調(diào)器處理器數(shù)據(jù)直至該應(yīng)用分組計(jì)數(shù)器已達(dá)到預(yù)定義分組閾值。該移動終端包括互連通 性總線，其將該應(yīng)用處理器通信地耦合至該調(diào)制解調(diào)器處理器。該調(diào)制解調(diào)器處理器被配 置成保持該調(diào)制解調(diào)器處理器至應(yīng)用處理器數(shù)據(jù)直至通過該互連通性總線接收到來自該 應(yīng)用處理器的該應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)，此后該調(diào)制解調(diào)器處理器至應(yīng)用處 理器數(shù)據(jù)通過該互連通性總線被發(fā)送給該應(yīng)用處理器。
[0023] 關(guān)于另一方面，公開了一種方法。該方法包括啟動應(yīng)用處理器處的應(yīng)用定時器。該 方法還包括在該應(yīng)用處理器處累積數(shù)據(jù)直至該應(yīng)用定時器期滿。該方法包括跨互連通性總 線從該應(yīng)用處理器向調(diào)制解調(diào)器處理器發(fā)送所累積的數(shù)據(jù)。該方法進(jìn)一步包括在該調(diào)制解 調(diào)器處理器處保持調(diào)制解調(diào)器處理器數(shù)據(jù)直至接收到來自該應(yīng)用處理器的所累積的數(shù)據(jù)。 [0024] 在另一方面，公開了一種移動終端。該移動終端包括調(diào)制解調(diào)器定時器。該移動終 端還包括調(diào)制解調(diào)器處理器。該調(diào)制解調(diào)器處理器被配置成保持調(diào)制解調(diào)器處理器至應(yīng)用 處理器數(shù)據(jù)直至該調(diào)制解調(diào)器定時器期滿。該移動終端還包括應(yīng)用處理器。該移動終端還 包括互連通性總線，其將該應(yīng)用處理器通信地耦合至該調(diào)制解調(diào)器處理器。該應(yīng)用處理器 被配置成保持應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)直至該調(diào)制解調(diào)器處理器在傳送該調(diào) 制解調(diào)器處理器至應(yīng)用處理器數(shù)據(jù)之后從該應(yīng)用處理器拉取數(shù)據(jù)。
[0025] 附圖簡述
[0026] 圖IA是與遠(yuǎn)程網(wǎng)絡(luò)操作的移動計(jì)算設(shè)備的簡化視圖；
[0027] 圖IB是與遠(yuǎn)程網(wǎng)絡(luò)操作的移動終端的簡化視圖；
[0028]圖IC是其中解說了互連通性總線的圖IB的移動終端的展開框圖；
[0029] 圖2是圖IB的移動終端的框圖；
[0030] 圖3是常規(guī)計(jì)算設(shè)備中的示例性時間對鏈路功率圖表；
[0031] 圖4是用于在圖IB的移動終端中達(dá)成功率節(jié)省的示例性過程的流程圖；
[0032] 圖5是使用圖4的過程的移動計(jì)算設(shè)備中的示例性時間對鏈路功率圖表；
[0033] 圖6是用于在移動計(jì)算設(shè)備中達(dá)成功率節(jié)省的另一示例性過程的流程圖；
[0034] 圖7是使用圖6的過程的移動計(jì)算設(shè)備中的示例性時間對鏈路功率圖表；
[0035] 圖8是使用字節(jié)計(jì)數(shù)器來控制數(shù)據(jù)累積的示例性過程的流程圖；
[0036] 圖9是使用分組計(jì)數(shù)器來控制數(shù)據(jù)累積的示例性過程的流程圖；
[0037] 圖10是其中從下行鏈路優(yōu)先視角解說超馳的合并累積過程的流程圖；
[0038]圖11是圖10的流程圖的繼續(xù)；以及
[0039] 圖12是其中從上行鏈路優(yōu)先視角解說超馳的合并累積過程的簡化流程圖。
[0040] 詳細(xì)描述
[0041] 現(xiàn)在參照附圖，描述了本公開的若干示例性方面。措辭"示例性"在本文中用于表 示"用作示例、實(shí)例或解說"。本文中描述為"示例性"的任何方面不必被解釋為優(yōu)于或勝過 其他方面。
[0042] 詳細(xì)描述中公開的諸方面包括計(jì)算設(shè)備中的功率節(jié)省技術(shù)。具體而言，隨著計(jì)算 設(shè)備中的調(diào)制解調(diào)器處理器接收數(shù)據(jù)，該數(shù)據(jù)被保持直至調(diào)制解調(diào)器定時器期滿。該數(shù)據(jù) 隨后在快速外圍組件互連(PCIe)互連通性總線上被傳遞給該計(jì)算設(shè)備中的應(yīng)用處理器。一 旦接收到來自該調(diào)制解調(diào)器處理器的數(shù)據(jù)，該應(yīng)用處理器就在該P(yáng)CIe互連通性總線上向該 調(diào)制解調(diào)器處理器發(fā)送由該應(yīng)用處理器保持的數(shù)據(jù)。該應(yīng)用處理器還具有上行鏈路定時 器。如果在該上行鏈路定時器期滿之前未從該調(diào)制解調(diào)器處理器接收到數(shù)據(jù)，則該應(yīng)用處 理器在該上行鏈路定時器期滿時向該調(diào)制解調(diào)器處理器發(fā)送所收集的任何數(shù)據(jù)。然而，如 果從該調(diào)制解調(diào)器處理器接收到數(shù)據(jù)，則該上行鏈路定時器被重置。通過以此方式在源處 理器處保持或累積數(shù)據(jù)，減少了 PCIe總線上的低功率狀態(tài)與活躍狀態(tài)之間的不必要轉(zhuǎn)換， 于是節(jié)省了功率。
[0043] 在替換方面，不是(在上行鏈路定時器期滿或未期滿的情況下)基于下行鏈路定時 器的期滿來發(fā)起數(shù)據(jù)傳輸，而是可僅基于上行鏈路累積定時器的期滿來發(fā)起累積數(shù)據(jù)傳 輸。上行鏈路累積定時器可在與互連通性總線相關(guān)聯(lián)的的主機(jī)或設(shè)備內(nèi)。
[0044] 在另一替換方面，數(shù)據(jù)傳輸?shù)陌l(fā)起可基于達(dá)到字節(jié)累積限制計(jì)數(shù)器的預(yù)定義閾 值。該字節(jié)累積限制計(jì)數(shù)器相對于其他計(jì)數(shù)器不是互斥的，并且可作為其他累積定時器之 一的超馳機(jī)制來操作。此類超馳的使用可能在其中將超過緩沖器空間和/或總線帶寬的突 然數(shù)據(jù)突發(fā)到達(dá)的情景中是有用的。同樣，取代字節(jié)計(jì)數(shù)器，可使用分組大小計(jì)數(shù)器或"分 組總數(shù)"計(jì)數(shù)器以覆蓋其中眾多分組或者特別是大分組由該網(wǎng)絡(luò)遞送的情景。
[0045] 在本公開的進(jìn)一步方面，這些定時器可被其他因素或參數(shù)超馳。以上用字節(jié)累積 限制計(jì)數(shù)器和分組總數(shù)計(jì)數(shù)器提到了這種超馳，其使數(shù)據(jù)傳輸獨(dú)立于這些定時器。其他參 數(shù)也可超馳這些定時器，諸如低等待時間話務(wù)(例如，控制消息）的存在、使上行鏈路和下行 鏈路數(shù)據(jù)傳輸同步、或低等待時間服務(wù)質(zhì)量要求。當(dāng)此類話務(wù)存在時，可使用中斷或其他命 令來在定時器期滿之前發(fā)起數(shù)據(jù)傳輸。再其他因素可超馳這些定時器，諸如設(shè)備或主機(jī)不 處于自動輪詢模式中的指示。
[0046] 雖然構(gòu)想了本公開的功率節(jié)省技術(shù)被用于移動終端(諸如智能電話或平板設(shè)備） 中，但本公開不限于此。相應(yīng)地，圖IA和IB解說了可實(shí)現(xiàn)本公開的功率節(jié)省技術(shù)的示例性方 面的經(jīng)由調(diào)制解調(diào)器耦合至遠(yuǎn)程網(wǎng)絡(luò)的計(jì)算設(shè)備。就這一點(diǎn)而言，圖IA解說了耦合至網(wǎng)絡(luò) 12的計(jì)算設(shè)備10,該網(wǎng)絡(luò)12在一示例性方面是因特網(wǎng)。計(jì)算設(shè)備10可包括其中具有中央處 理單元(CPU)(未示出）的外殼14。用戶可通過從輸入/輸出元件(諸如監(jiān)視器16(有時被稱為 顯示器）、鍵盤18、和/或鼠標(biāo)20)形成的用戶接口與計(jì)算設(shè)備10交互。在一些方面，監(jiān)視器16 可被納入到外殼14中。雖然鍵盤18和鼠標(biāo)20是所解說的輸入設(shè)備，但監(jiān)視器16可以是觸摸 屏顯示器，其可補(bǔ)充或替代鍵盤18和鼠標(biāo)20作為輸入設(shè)備。其他輸入/輸出設(shè)備也可能存 在，這在結(jié)合臺式或膝上型計(jì)算設(shè)備的情況下是很好理解的。雖然未在圖IA中解說，但外殼 14中還可包括調(diào)制解調(diào)器。該調(diào)制解調(diào)器可被置于網(wǎng)絡(luò)接口卡(NIC)上，這是很好理解的。 同樣，路由器和/或附加調(diào)制解調(diào)器可在外殼14外部。例如，計(jì)算設(shè)備10可通過路由器和電 纜調(diào)制解調(diào)器耦合至網(wǎng)絡(luò)12,這是很好理解的。然而，即使在此類外部路由器和調(diào)制解調(diào)器 存在的情況下，計(jì)算設(shè)備10仍然很可能具有內(nèi)部調(diào)制解調(diào)器以實(shí)現(xiàn)與此類外部路由器和調(diào) 制解調(diào)器的通信。
[0047] 除了計(jì)算設(shè)備10之外，本公開的示例性方面還可在移動終端上實(shí)現(xiàn)，其為如本文 中所使用的術(shù)語計(jì)算設(shè)備的一種形式。就這一點(diǎn)而言，在圖IB中解說了移動終端22的示例 性方面。移動終端22可以是智能電話，諸如SAMSUNG GALAXY?或APPLEiPHONIEl取代智能 電話，移動終端22可以是蜂窩電話、平板設(shè)備、膝上型設(shè)備、或其他移動計(jì)算設(shè)備。移動終端 22可與關(guān)聯(lián)于基站(BS)26的遠(yuǎn)程天線24通信。BS 26可與公共陸地移動網(wǎng)絡(luò)(PLMN)28、公共 交換電話網(wǎng)絡(luò)(PSTN，未示出）、或網(wǎng)絡(luò)12(例如，因特網(wǎng)）（類似于圖IA中的網(wǎng)絡(luò)12)通信。 PLMN 28直接或通過居間網(wǎng)絡(luò)(例如，PSTN)與因特網(wǎng)（例如，網(wǎng)絡(luò)12)通信也是可能的。應(yīng)領(lǐng) 會，目前大多數(shù)移動終端22允許與網(wǎng)絡(luò)12的元件進(jìn)行各種類型的通信。例如，流送音頻、流 送視頻、和/或網(wǎng)頁瀏覽均是目前大多數(shù)移動終端22上的常用功能。此類功能是通過存儲在 移動終端22的存儲器中的應(yīng)用以及使用移動終端22的無線收發(fā)機(jī)來實(shí)現(xiàn)的。
[0048] 為了實(shí)現(xiàn)諸如流送視頻之類的功能，數(shù)據(jù)從遠(yuǎn)程天線24到達(dá)移動終端22的天線 30,如圖IC中所解說的。這些數(shù)據(jù)最初在移動終端22的移動設(shè)備調(diào)制解調(diào)器(MDM)32處被處 理，并且由互連通性總線36傳遞給應(yīng)用處理器34。在本上下文中，應(yīng)用處理器34可以是主 機(jī)，并且MDM 32可以是設(shè)備，如在PCIe標(biāo)準(zhǔn)中使用的那些術(shù)語一樣。雖然示例性方面構(gòu)想了 在PCIe兼容互連通性總線36上操作，但互連通性總線36可遵循高速互連(HSIC)、通用異步 接收機(jī)/發(fā)射機(jī)(UART)、通用串行總線(USB)、或類似協(xié)議是可能的。
[0049]參照圖2提供了對移動終端22的各組件的更詳細(xì)描繪。就這一點(diǎn)而言，解說了圖IB 的移動終端22的一些元件的框圖。移動終端22可包括接收機(jī)路徑38、發(fā)射機(jī)路徑40、天線30 (以上參照圖IC所提及的）、開關(guān)42、調(diào)制解調(diào)器處理器44、以及應(yīng)用處理器34(以上同樣參 照圖IC所介紹的）。可任選地，分開的控制系統(tǒng)(未示出）也可與CPU-起存在，這是很好理解 的。應(yīng)用處理器34和調(diào)制解調(diào)器處理器44由互連通性總線36連接。應(yīng)用處理器34和/或控制 系統(tǒng)(若存在)可與用戶接口 46和存儲器48互操作，存儲器48中存儲有軟件50。
[0050]接收機(jī)路徑38接收來自由基站(例如，圖IB的BS 26)提供的一個或多個遠(yuǎn)程發(fā)射 機(jī)的信息承載射頻(RF)信號。低噪聲放大器(未示出）放大該信號。濾波器(未示出）使所接 收到的信號中的寬帶干擾最小化。下變頻和數(shù)字化電路系統(tǒng)(未示出）將經(jīng)濾波的收到信號 下變頻成中頻或基頻信號?；l信號隨后被數(shù)字化成一個或多個數(shù)字流。接收機(jī)路徑38通 常使用由頻率合成器生成的一個或多個混頻頻率。調(diào)制解調(diào)器處理器44可包括基帶處理器 (BBP)(未示出），該基帶處理器處理經(jīng)數(shù)字化的收到信號以提取該信號中傳達(dá)的信息或數(shù) 據(jù)比特。如此，BBP通常按需或按期望實(shí)現(xiàn)在調(diào)制解調(diào)器處理器44內(nèi)的一個或多個數(shù)字信號 處理器(DSP)中或?qū)崿F(xiàn)為分開的集成電路（IC)。
[0051] 繼續(xù)參照圖2,在傳送側(cè)，調(diào)制解調(diào)器處理器44從應(yīng)用處理器34接收可表示語音、 數(shù)據(jù)、或控制信息的數(shù)字化數(shù)據(jù)，該調(diào)制解調(diào)器處理器44編碼這些數(shù)字化數(shù)據(jù)以供傳輸。經(jīng) 編碼的數(shù)據(jù)被輸出至發(fā)射機(jī)路徑40,在此其由調(diào)制器(未示出）用來以期望的傳送頻率調(diào)制 載波信號。RF功率放大器(未示出）將經(jīng)調(diào)制的載波信號放大成適于傳輸?shù)碾娖剑⑶彝ㄟ^ 開關(guān)42向天線30遞送經(jīng)放大且經(jīng)調(diào)制的載波信號。調(diào)制解調(diào)器處理器44、接收機(jī)路徑38、和 發(fā)射機(jī)路徑40-起形成圖IC的MDM 32(有時也被稱為無線調(diào)制解調(diào)器）。雖然MDM 32是關(guān)于 與蜂窩信號相關(guān)聯(lián)的RF信號具體描述的，但是本公開不限于此。例如，使用其他無線協(xié)議的 無線調(diào)制解調(diào)器也可從包括本公開的諸方面獲益。由此，根據(jù)諸如B L U E 丁O O T H"(藍(lán) 牙）、各種IEEE 802.11標(biāo)準(zhǔn)、通用移動電信系統(tǒng)（UMTS)、高速分組接入(HSPA)、長期演進(jìn) (LTE)、以及其他無線協(xié)議之類的標(biāo)準(zhǔn)工作的調(diào)制解調(diào)器皆可使用本公開的諸方面。
[0052] 繼續(xù)參照圖2,用戶可經(jīng)由用戶接口 46(諸如話筒、揚(yáng)聲器、鍵盤、和顯示器)與移動 終端22交互。編碼在所接收到的信號中的音頻信息由BBP恢復(fù)，并且被轉(zhuǎn)換成適于驅(qū)動揚(yáng)聲 器的模擬信號。鍵盤和顯示器使用戶能夠與移動終端22交互。例如，鍵盤和顯示器可使用戶 能夠輸入要撥打的號碼、訪問地址簿信息或類似信息、以及監(jiān)視呼叫進(jìn)度信息。如上文所提 到的，存儲器48中可具有可實(shí)現(xiàn)本公開的示例性方面的軟件50。
[0053] 在具有PCIe互連通性總線（即，互連通性總線36)的常規(guī)移動終端中，PCIe標(biāo)準(zhǔn)允 許互連通性總線36被置于睡眠模式中。雖然將互連通性總線36置于睡眠模式中一般會節(jié)省 功率，但是此類睡眠模式的缺陷在于它們在轉(zhuǎn)移出睡眠模式時消耗相對大量的功率。該功 耗由于PCIe互連通性總線36的異步本質(zhì)而被加劇。即，第一數(shù)據(jù)可到達(dá)調(diào)制解調(diào)器處理器 44以供在不同于第二數(shù)據(jù)已準(zhǔn)備好從應(yīng)用處理器34傳遞至調(diào)制解調(diào)器處理器44的時間傳 輸至應(yīng)用處理器34。這個問題不是PCIe互連通性總線36特有的。
[0054]圖3解說了突出顯示下行鏈路數(shù)據(jù)54可如何在給定時隙58內(nèi)具有不同于上行鏈路 數(shù)據(jù)56的傳輸時間的時間對鏈路功率圖表52。具體而言，互連通性總線36(圖2)開始于睡眠 或低功率模式并通過轉(zhuǎn)變60向上轉(zhuǎn)換到活躍功率模式，從而下行鏈路數(shù)據(jù)54可被傳送給應(yīng) 用處理器34。然而，下行鏈路數(shù)據(jù)54可不占據(jù)整個時隙58,并且互連通性總線36可返回到低 功率狀態(tài)。然而，隨后，但仍在同一時隙58內(nèi)，來自應(yīng)用處理器34的上行鏈路數(shù)據(jù)56被發(fā)送 給調(diào)制解調(diào)器處理器44。相應(yīng)地，互連通性總線36通過第二轉(zhuǎn)變62再次從低功率狀態(tài)轉(zhuǎn)換 到活躍功率狀態(tài)。在一示例性方面，時隙58約為1毫秒長。由此，如果在每個時隙58發(fā)生從低 功率到活躍功率的兩次轉(zhuǎn)變（g卩，60、62 )，則每秒發(fā)生數(shù)千次轉(zhuǎn)變60、62。數(shù)千次轉(zhuǎn)變60、62 消耗大量功率，并且減少移動終端22的電池壽命。
[0055] 本公開的示例性方面通過同步來自調(diào)制解調(diào)器處理器44和應(yīng)用處理器34的分組 傳輸來減少從低功率到活躍功率的轉(zhuǎn)變（即，60、62)數(shù)目，這進(jìn)而允許鏈路更高效地維持在 低功率模式中，因?yàn)樵撴溌飞系耐ㄐ疟缓喜⒁韵诙β薁顟B(tài)轉(zhuǎn)變。在一示例性方面，來 自調(diào)制解調(diào)器處理器44的數(shù)據(jù)（即，調(diào)制解調(diào)器數(shù)據(jù))首先傳送，并且來自應(yīng)用處理器34的 數(shù)據(jù)（即，應(yīng)用數(shù)據(jù))在這些調(diào)制解調(diào)器數(shù)據(jù)到達(dá)之后且在互連通性總線36可返回到低功率 狀態(tài)之前被發(fā)送。該同步通過使用調(diào)制解調(diào)器處理器44和應(yīng)用處理器34處的定時器來進(jìn) 行。這些定時器可長于互連通性總線36的時隙58。
[0056] 在第一示例性方面，應(yīng)用處理器34上的定時器長于調(diào)制解調(diào)器處理器44上的定時 器。累積可在每邏輯信道的基礎(chǔ)上進(jìn)行。定時器可以是可由應(yīng)用處理器34使用適于互連通 性總線36的機(jī)制來配置的。例如，在使用基于PCIe的調(diào)制解調(diào)器主機(jī)接口（MHI)的融合設(shè)備 上，為每個傳入MHI信道維持定時器，并且這些定時器所使用的時間值應(yīng)經(jīng)由MHI命令消息 或經(jīng)由基址寄存器(BAR)暴露的經(jīng)PCIe存儲器映射的輸入/輸出（MMIO)設(shè)備配置寄存器來 配置。BAR是PCIe標(biāo)準(zhǔn)定義的機(jī)制，主機(jī)藉以將設(shè)備的寄存器映射到其虛擬地址映射。對于 關(guān)于MHI的更多信息，感興趣的讀者可參考于2013年1月24日提交的美國專利申請S/N. 14/ 163,846,該專利申請的全部內(nèi)容通過援引納入于此。在其他示例性方面，調(diào)制解調(diào)器處理 器44上的定時器長于應(yīng)用處理器34上的定時器。在再其他示例性方面，可使用計(jì)數(shù)器來替 代定時器。這些計(jì)數(shù)器可以是比特計(jì)數(shù)器、分組計(jì)數(shù)器、分組大小計(jì)數(shù)器、或類似計(jì)數(shù)器。在 其他示例性方面，此類替換計(jì)數(shù)器的使用可與這些定時器相組合。在再其他示例性方面，其 他超馳準(zhǔn)則可允許數(shù)據(jù)在定時器或計(jì)數(shù)器期滿之前被發(fā)送以減少等待時間和/或滿足服務(wù) 質(zhì)量要求。本公開逐步遍歷這些方面中的每個方面，從其中有兩個定時器且應(yīng)用處理器34 具有比調(diào)制解調(diào)器處理器44的定時器更長的定時器的境況開始。
[0057]就這一點(diǎn)而言，圖4解說了示例性功率節(jié)省過程70。過程70開始于互連通性總線36 處于低功率狀態(tài)中（框72)。啟動調(diào)制解調(diào)器定時器和應(yīng)用定時器(框74)。根據(jù)需要，這些定 時器可以是存儲在調(diào)制解調(diào)器處理器44和應(yīng)用處理器34中的軟件或者可以是物理元件。應(yīng) 用處理器34生成數(shù)據(jù)，并且調(diào)制解調(diào)器處理器44從網(wǎng)絡(luò)12接收數(shù)據(jù)。當(dāng)這些定時器在運(yùn)行 時，應(yīng)用數(shù)據(jù)被保持在應(yīng)用處理器34處(框76)，并且調(diào)制解調(diào)器數(shù)據(jù)被保持在調(diào)制解調(diào)器 處理器44處(框78)。如上所述，在一示例性方面，互連通性總線36的時隙58是1毫秒。在此類 方面，調(diào)制解調(diào)器定時器可約為2到6毫秒，并且應(yīng)用定時器為3到7毫秒、或者至少長于該調(diào) 制解調(diào)器定時器。調(diào)制解調(diào)器定時器期滿(框80)。如果存在調(diào)制解調(diào)器數(shù)據(jù)，則調(diào)制解調(diào)器 處理器44通過互連通性總線36將該調(diào)制解調(diào)器數(shù)據(jù)釋放給應(yīng)用處理器34(框82)。
[0058]用于數(shù)據(jù)傳輸?shù)臋C(jī)制可由調(diào)制解調(diào)器處理器44(即，設(shè)備)發(fā)起和控制。例如，在使 用基于PCIe的MHI的融合設(shè)備上，調(diào)制解調(diào)器處理器44可輪詢(讀取)MHI信道上下文寫指針 以確定可傳輸下行鏈路分組的數(shù)據(jù)緩沖器。應(yīng)用處理器34更新信道上下文數(shù)據(jù)結(jié)構(gòu)的上下 文寫指針字段以指向數(shù)據(jù)傳輸描述符而不按響傳入信道門鈴。調(diào)制解調(diào)器處理器44可如下 行鏈路話務(wù)所必需的那樣輪詢上下文寫指針字段的更新。當(dāng)調(diào)制解調(diào)器處理器44用完緩沖 器（即，傳輸環(huán)為空，并且不存在用于傳輸下行鏈路數(shù)據(jù)的緩沖器)時，調(diào)制解調(diào)器處理器44 可生成至應(yīng)用處理器34的事件(例如，"緩沖器耗盡"）通知，繼之以中斷。一旦接收到來自調(diào) 制解調(diào)器處理器44的事件通知，應(yīng)用處理器34就應(yīng)通過更新信道上下文寫指針來提供數(shù)據(jù) 緩沖器，并且應(yīng)按響傳入信道門鈴。
[0059] 在調(diào)制解調(diào)器數(shù)據(jù)到達(dá)應(yīng)用處理器34之后，應(yīng)用處理器34釋放已保持在應(yīng)用處理 器34處的任何應(yīng)用數(shù)據(jù)并重置應(yīng)用定時器(框84)。注意，應(yīng)用定時器可在調(diào)制解調(diào)器處理 器44或應(yīng)用處理器34上運(yùn)行。作為替換方案，調(diào)制解調(diào)器處理器44可繼續(xù)從應(yīng)用處理器34 拉取上行鏈路數(shù)據(jù)56直至其檢測到?jīng)]有進(jìn)一步的下行鏈路數(shù)據(jù)54活動。即，調(diào)制解調(diào)器處 理器44可在拉取上行鏈路數(shù)據(jù)56的同時穿插接收下行鏈路數(shù)據(jù)54。然而，如果在調(diào)制解調(diào) 器定時器期滿時在調(diào)制解調(diào)器處理器44處不存在調(diào)制解調(diào)器數(shù)據(jù)，則應(yīng)用定時器繼續(xù)（即， 另一毫秒）（框86)。在應(yīng)用定時器期滿時，應(yīng)用處理器34通過互連通性總線36向調(diào)制解調(diào)器 處理器44發(fā)送所保持的任何數(shù)據(jù)(框88)。該過程通過重新開始來重復(fù)(框90)。
[0060] 如上所述，在一示例性方面，上行鏈路定時器（即，應(yīng)用定時器)被設(shè)計(jì)成長于下行 鏈路定時器（即，調(diào)制解調(diào)器定時器）以在每當(dāng)下行鏈路定時器期滿時增加上行鏈路/下行 鏈路同步。雖然保持?jǐn)?shù)據(jù)達(dá)額外時隙增加了一些等待時間，但所增加的短暫時間量容易被 應(yīng)用處理器34吸收。同樣，該等待時間被認(rèn)為對于功率節(jié)省是可接受的。例如，通過使調(diào)制 解調(diào)器定時器的周期為時隙58的周期的兩倍，低功率到活躍功率轉(zhuǎn)變的數(shù)目潛在地被減 半。同樣，通過使應(yīng)用定時器的周期為時隙58的周期的六倍，能夠"捎帶"在由調(diào)制解調(diào)器數(shù) 據(jù)導(dǎo)致的互連通性總線36的活躍功率狀態(tài)上的機(jī)會增大，但仍足夠頻繁到仍將及時發(fā)送任 何上行鏈路數(shù)據(jù)56,即使沒有下行鏈路數(shù)據(jù)54來觸發(fā)釋放上行鏈路數(shù)據(jù)56。類似邏輯可被 擴(kuò)展到同步數(shù)據(jù)鏈路上來自多個處理器的話務(wù)。在一示例性方面，其他處理器可各自具有 比下行鏈路定時器的定時器值更高（即，更長）的定時器值，并且這些處理器可交換它們的 數(shù)據(jù)可用性信息，從而一個處理器上的話務(wù)可觸發(fā)其他處理器上的數(shù)據(jù)傳輸(如果存在可 供傳輸?shù)臄?shù)據(jù)）。
[0061] 圖5解說了其中在互連通性總線36(圖2)的活躍時段102期間上行鏈路數(shù)據(jù)56在下 行鏈路數(shù)據(jù)54之后的圖表100。如所解說的，每時隙58僅存在一個從低功率到活躍功率的轉(zhuǎn) 變104。由此，通過將這些數(shù)據(jù)合并到單個活躍時段102中，可增加在低功率中所花的總時 間，由此導(dǎo)致功率節(jié)省。另外，通過消除第二轉(zhuǎn)變62減少了從低功率轉(zhuǎn)換到活躍功率狀態(tài)所 花的功率。
[0062]雖然可構(gòu)想上行鏈路數(shù)據(jù)56可在下行鏈路數(shù)據(jù)54之前被發(fā)送（即，應(yīng)用定時器短 于調(diào)制解調(diào)器定時器），但這一般不被認(rèn)為是最優(yōu)的，因?yàn)橥ǔ４嬖诒壬闲墟溌贩纸M多得多 的下行鏈路分組。如果使用這一方面，則應(yīng)用處理器34可在發(fā)起至調(diào)制解調(diào)器處理器44的 傳輸之前將上行鏈路數(shù)據(jù)緩沖在本地存儲器中。這些累積的分組是經(jīng)由上行鏈路累積定時 器來控制的。如果存在多個信道，則可向每個信道獨(dú)立地應(yīng)用定時器。當(dāng)應(yīng)用處理器34無法 使用或不具有上行鏈路定時器時，調(diào)制解調(diào)器處理器44可以能夠?qū)嵗闲墟溌范〞r器， 并且在該上行鏈路定時器期滿時將輪詢來自應(yīng)用處理器34的數(shù)據(jù)。以下參照圖6和7更詳細(xì) 地解釋該示例性方面。
[0063]就這一點(diǎn)而言，圖6解說了示例性功率節(jié)省過程110。過程110開始于互連通性總線 36處于低功率狀態(tài)中（框112)。啟動調(diào)制解調(diào)器定時器和應(yīng)用定時器(框114)。這些定時器 根據(jù)需要可以是存儲在調(diào)制解調(diào)器處理器44和應(yīng)用處理器34中的軟件或者可以是物理元 件。應(yīng)用處理器34生成數(shù)據(jù)，并且調(diào)制解調(diào)器處理器44從網(wǎng)絡(luò)12接收數(shù)據(jù)。當(dāng)這些定時器在 運(yùn)行時，應(yīng)用數(shù)據(jù)被保持在應(yīng)用處理器34處(框116)，并且調(diào)制解調(diào)器數(shù)據(jù)被保持在調(diào)制解 調(diào)器處理器44處(框118)。如上所述，在一示例性方面，互連通性總線36的時隙58是1毫秒。 在此類方面，應(yīng)用定時器可約為2毫秒，并且調(diào)制解調(diào)器定時器為3毫秒、或者至少長于該應(yīng) 用定時器。應(yīng)用定時器期滿(框120)。如果存在應(yīng)用數(shù)據(jù)，則應(yīng)用處理器34通過互連通性總 線36將該應(yīng)用數(shù)據(jù)釋放給調(diào)制解調(diào)器處理器44(框122)。
[0064] 在應(yīng)用數(shù)據(jù)到達(dá)調(diào)制解調(diào)器處理器44之后，調(diào)制解調(diào)器處理器44釋放已保持在調(diào) 制解調(diào)器處理器44處的任何調(diào)制解調(diào)器數(shù)據(jù)并重置調(diào)制解調(diào)器定時器(框124)。注意，應(yīng)用 定時器可在調(diào)制解調(diào)器處理器44或應(yīng)用處理器34上運(yùn)行。同樣，調(diào)制解調(diào)器定時器可在調(diào) 制解調(diào)器處理器44或應(yīng)用處理器34上運(yùn)行。
[0065] 繼續(xù)參照圖6,如果在應(yīng)用定時器期滿時在應(yīng)用處理器34處不存在應(yīng)用數(shù)據(jù)，則調(diào) 制解調(diào)器定時器繼續(xù)（即，另一毫秒）（框126)。在調(diào)制解調(diào)器定時器期滿時，調(diào)制解調(diào)器處 理器44通過互連通性總線36向應(yīng)用處理器34發(fā)送所保持的任何數(shù)據(jù)(框128)。該過程通過 重新開始來重復(fù)(框130)。
[0066] 如上所述，在該示例性方面，上行鏈路定時器（即，應(yīng)用定時器)在一示例性方面被 設(shè)計(jì)成短于下行鏈路定時器（即，調(diào)制解調(diào)器定時器）。雖然保持?jǐn)?shù)據(jù)達(dá)額外時隙58增加了 一些等待時間，但所增加的短暫時間量容易被應(yīng)用處理器34吸收。同樣，該等待時間被認(rèn)為 對于功率節(jié)省是可接受的。例如，通過使應(yīng)用定時器的周期為時隙58的周期的兩倍，低功率 到活躍功率轉(zhuǎn)變的數(shù)目被降低。同樣，通過使調(diào)制解調(diào)器定時器的周期為時隙58的周期的 六倍，能夠"捎帶"在由應(yīng)用數(shù)據(jù)導(dǎo)致的互連通性總線36的活躍功率狀態(tài)上的機(jī)會增大，但 仍足夠頻繁到仍將及時發(fā)送任何下行鏈路數(shù)據(jù)54,即使沒有上行鏈路數(shù)據(jù)56來觸發(fā)釋放下 行鏈路數(shù)據(jù)54。類似邏輯可被擴(kuò)展到同步數(shù)據(jù)鏈路上來自多個處理器的話務(wù)。在一示例性 方面，其他處理器可各自具有比上行鏈路定時器的定時器值更高（即，更長）的定時器值，并 且這些處理器可交換它們的數(shù)據(jù)可用性信息，從而一個處理器上的話務(wù)可觸發(fā)其他處理器 上的數(shù)據(jù)傳輸(在存在可供傳輸?shù)臄?shù)據(jù)）。
[0067]圖7解說了其中在互連通性總線36的活躍時段142期間上行鏈路數(shù)據(jù)56在下行鏈 路數(shù)據(jù)54之前的圖表140。如所解說的，每時隙58僅存在一個從低功率到活躍功率的轉(zhuǎn)變 144。由此，通過將這些數(shù)據(jù)合并到單個活躍時段142中，可增加在低功率中所花的總時間， 由此導(dǎo)致功率節(jié)省。另外，通過消除第二轉(zhuǎn)變62減少了從低功率轉(zhuǎn)換到活躍功率狀態(tài)所花 的功率。
[0068] 在一示例性方面，調(diào)制解調(diào)器處理器44可超馳并從每個可配置參數(shù)（比如下行鏈 路或上行鏈路累積定時器、字節(jié)閾值、分組數(shù)目閾值、分組大小閾值等）的所有經(jīng)配置值或 下行鏈路累積期滿定時器值中（例如，從各個信道中）選取最小值作為有效下行鏈路累積定 時器期滿值。智能的調(diào)制解調(diào)器處理器44還可取決于下行鏈路話務(wù)模式而動態(tài)地超馳或改 變下行鏈路累積定時器值，和/或可調(diào)整下行鏈路累積定時器以達(dá)成期望的數(shù)據(jù)服務(wù)質(zhì)量 (QoS)和/或以控制話務(wù)。配置的改變也可由應(yīng)用處理器44或系統(tǒng)中的任何其他處理器經(jīng)由 MHI控制或QMI信令(諸如，進(jìn)程間信令)來觸發(fā)/控制。
[0069]作為下行鏈路和上行鏈路定時器的補(bǔ)充或替代，字節(jié)累積限制計(jì)數(shù)器也可由調(diào)制 解調(diào)器處理器44用于下行鏈路話務(wù)以及由應(yīng)用處理器34用于上行鏈路話務(wù)。該方面可能在 其中存在由網(wǎng)絡(luò)或應(yīng)用推送的突然數(shù)據(jù)突發(fā)的境況中是有利的。注意，該方面不是互斥的， 并且可被實(shí)現(xiàn)為下行鏈路或上行鏈路定時器的超馳機(jī)制。例如，如果下行鏈路累積定時器 被設(shè)為相對較高以節(jié)省功率，則突然數(shù)據(jù)突發(fā)可能超過調(diào)制解調(diào)器處理器44的緩沖器容 量，或者如果被允許在調(diào)制解調(diào)器處理器44的存儲器中累積，則該數(shù)據(jù)突發(fā)可能超過應(yīng)用 處理器34上的總線帶寬分配。應(yīng)用處理器34可基于其總線帶寬預(yù)算、和/或?yàn)橄滦墟溌窋?shù)據(jù) 傳輸所保留的緩沖器大小來確定和配置最大字節(jié)累積限制。調(diào)制解調(diào)器處理器44還可基于 下行鏈路緩沖器的大小、和/或互連鏈路數(shù)據(jù)吞吐量來選取內(nèi)部字節(jié)累積限制。借助于字節(jié) 累積限制計(jì)數(shù)器，調(diào)制解調(diào)器處理器44可在下行鏈路累積定時器期滿之前在所緩沖數(shù)據(jù)大 小超過該字節(jié)累積限制計(jì)數(shù)器的情況下發(fā)起至應(yīng)用處理器34的下行鏈路數(shù)據(jù)傳輸。由于調(diào) 制解調(diào)器處理器44和應(yīng)用處理器34兩者可具有對字節(jié)累積限制計(jì)數(shù)器的獨(dú)立推薦，因此調(diào) 制解調(diào)器處理器44可將這兩個值中的最小值選擇成有效字節(jié)累積限制。類似的參數(shù)可被維 持在應(yīng)用處理器34中以立即觸發(fā)上行鏈路數(shù)據(jù)56傳輸(即，超馳上行鏈路累積定時器）。
[0070] 作為字節(jié)累積限制定時器的替代或補(bǔ)充，可使用分組數(shù)目限制計(jì)數(shù)器。在一示例 性方面，分組數(shù)目限制計(jì)數(shù)器可以具有類似的設(shè)計(jì)，并且可用來添加分組數(shù)目計(jì)數(shù)器限制 而非字節(jié)限制以覆蓋其中大量分組由網(wǎng)絡(luò)或應(yīng)用遞送的情形。同樣，此類分組限制計(jì)數(shù)器 還可存在于應(yīng)用處理器34或調(diào)制解調(diào)器處理器44中或與其相關(guān)聯(lián)。注意，累積定時器(上行 鏈路和/或下行鏈路累積定時器)和其他配置參數(shù)（比如累積分組數(shù)目閾值、累積字節(jié)閾值 等)可以是LTE、HSPA、GERAN等的函數(shù)。
[0071] 在又一示例性方面，調(diào)制解調(diào)器處理器44或應(yīng)用處理器34可在如由調(diào)制解調(diào)器處 理器44或應(yīng)用處理器34所確定的有必要加快消息（例如控制消息（比如流控制）或高QoS數(shù) 據(jù)話務(wù)或低等待時間話務(wù))傳輸?shù)那樾沃薪孟滦墟溌坊蛏闲墟溌防鄯e。由累積引入的等 待時間對于這些話務(wù)類而言可能是不可容忍的。
[0072] 回到基于數(shù)據(jù)量的數(shù)據(jù)累積而非嚴(yán)格過程，圖8和9解說了兩個示例性方面。就這 一點(diǎn)而言，圖8解說了解說字節(jié)計(jì)數(shù)器過程的過程150。具體而言，過程150開始于互連通性 總線36處于低功率狀態(tài)中（框152)。過程150啟動調(diào)制解調(diào)器字節(jié)計(jì)數(shù)器和應(yīng)用字節(jié)計(jì)數(shù)器 (框154)。數(shù)據(jù)被保持在應(yīng)用處理器34處(框156)和調(diào)制解調(diào)器處理器44處(框158)?？刂葡?統(tǒng)基于在調(diào)制解調(diào)器處理器44處已保持或累積的數(shù)據(jù)量來確定該調(diào)制解調(diào)器字節(jié)計(jì)數(shù)器 是否已超過預(yù)定義閾值(框160)。
[0073] 繼續(xù)參照圖8,如果對框160的回答為是，則從調(diào)制解調(diào)器處理器44向應(yīng)用處理器 34發(fā)送數(shù)據(jù)(框162)。在接收到來自調(diào)制解調(diào)器處理器44的數(shù)據(jù)之后，應(yīng)用處理器34向調(diào)制 解調(diào)器處理器44發(fā)送在應(yīng)用處理器34處已累積的數(shù)據(jù)(若有）（框164)。在清除調(diào)制解調(diào)器 處理器44和應(yīng)用處理器34兩者處所累積的數(shù)據(jù)后，該過程重新開始(框166)。
[0074] 繼續(xù)參照圖8,如果對框160的回答為否，則控制系統(tǒng)確定應(yīng)用字節(jié)計(jì)數(shù)器處的數(shù) 據(jù)是否已超過預(yù)定義閾值(框168)。如果對框168的回答為否，則過程150返回到框156,并且 數(shù)據(jù)繼續(xù)被保持直至超過字節(jié)計(jì)數(shù)器閾值。然而，如果對框168的回答為是，則從應(yīng)用處理 器34向調(diào)制解調(diào)器處理器44發(fā)送數(shù)據(jù)(框170)。在接收到來自應(yīng)用處理器34的數(shù)據(jù)之后，調(diào) 制解調(diào)器處理器44向應(yīng)用處理器34發(fā)送數(shù)據(jù)(若有）（框172)。在清除調(diào)制解調(diào)器處理器44 和應(yīng)用處理器34兩者處所累積的數(shù)據(jù)后，過程150重新開始(框166)。
[0075] 雖然字節(jié)計(jì)數(shù)器可能在管理等待時間方面是有效的，但另一示例性方面使用分組 計(jì)數(shù)器。就這一點(diǎn)而言，圖9解說了解說字節(jié)計(jì)數(shù)器過程的過程180。具體而言，過程180開始 于互連通性總線36處于低功率狀態(tài)中（框182)。過程180啟動調(diào)制解調(diào)器分組計(jì)數(shù)器和應(yīng)用 分組計(jì)數(shù)器(框184)。數(shù)據(jù)被保持在應(yīng)用處理器34處(框186)和調(diào)制解調(diào)器處理器44處(框 188)?？刂葡到y(tǒng)基于在調(diào)制解調(diào)器處理器44處已保持或累積的分組數(shù)目來確定調(diào)制解調(diào)器 分組計(jì)數(shù)器是否已超過預(yù)定義閾值(框190)。
[0076] 繼續(xù)參照圖9,如果對框190的回答為是，則從調(diào)制解調(diào)器處理器44向應(yīng)用處理器 34發(fā)送數(shù)據(jù)(框192)。在接收到來自調(diào)制解調(diào)器處理器44的分組之后，應(yīng)用處理器34向調(diào)制 解調(diào)器處理器44發(fā)送在應(yīng)用處理器34處已累積的數(shù)據(jù)(若有）（框194)。在清除調(diào)制解調(diào)器 處理器44和應(yīng)用處理器34兩者處所累積的分組后，過程180重新開始(框196)。
[0077] 繼續(xù)參照圖9,如果對框190的回答為否，則控制系統(tǒng)確定應(yīng)用分組計(jì)數(shù)器處的分 組數(shù)目是否已超過預(yù)定義閾值(框198)。如果對框198的回答為否，則過程180返回到框186， 并且數(shù)據(jù)繼續(xù)被保持直至超過分組計(jì)數(shù)器閾值。然而，如果對框198的回答為是，則從應(yīng)用 處理器34向調(diào)制解調(diào)器處理器44發(fā)送數(shù)據(jù)(框200)。在接收到來自應(yīng)用處理器34的分組之 后，調(diào)制解調(diào)器處理器44向應(yīng)用處理器34發(fā)送數(shù)據(jù)(若有）（框202)。在清除調(diào)制解調(diào)器處理 器44和應(yīng)用處理器34兩者處所累積的分組后，過程180重新開始(框196)。
[0078] 可使用類似過程，其中取代確定是否已累積特定數(shù)目的字節(jié)或分組，控制系統(tǒng)評 估分組大小或該系統(tǒng)是否內(nèi)存較低。同樣，應(yīng)領(lǐng)會，某些優(yōu)先數(shù)據(jù)(例如，控制信號或需要低 等待時間的其他數(shù)據(jù))可與超馳本公開的定時器和/或計(jì)數(shù)器的標(biāo)志或其他指示符相關(guān)聯(lián)。 [0079]如上所述，應(yīng)領(lǐng)會，本公開的諸方面不是互斥的，并且可被組合。這些組合是大量 的，因?yàn)槎〞r器可被用在應(yīng)用處理器34處而字節(jié)計(jì)數(shù)器被用在調(diào)制解調(diào)器處理器44處(或 反之），調(diào)制解調(diào)器處理器44與定時器和字節(jié)計(jì)數(shù)器協(xié)作而應(yīng)用處理器34僅具有定時器，等 等。就這一點(diǎn)而言，提供了解說這些定時器和數(shù)據(jù)累積計(jì)數(shù)器可如何互操作的圖10-12。即， 圖10和11解說了下行鏈路定時器(無論是在調(diào)制解調(diào)器處理器44還是在應(yīng)用處理器34中） 如何被用作數(shù)據(jù)傳輸?shù)幕A(chǔ)(例如，如在圖4和5中所解說的）、可與數(shù)據(jù)累積計(jì)數(shù)器相組合、 以及被高優(yōu)先級數(shù)據(jù)超馳進(jìn)一步修改。圖12解說了其中與數(shù)據(jù)累積計(jì)數(shù)器相組合的上行鏈 路定時器被用作數(shù)據(jù)傳輸?shù)幕A(chǔ)(例如，如在圖6和7中所解說的）、被數(shù)據(jù)超馳修改的簡化 過程。
[0080] 就這一點(diǎn)而言，圖10和11解說了始于開始(框212)處的組合過程210。過程210繼以 下行鏈路(DL)數(shù)據(jù)(例如，分組）的到達(dá)(框214)?？刂葡到y(tǒng)評估是否存在任何優(yōu)先數(shù)據(jù)、控 制消息、和/或需要低等待時間的其他數(shù)據(jù)(框216)。如果對框216的回答為否，則控制系統(tǒng) 確定是否已跨越字節(jié)閾值(即，累積器中是否存在多于相當(dāng)于閾值的字節(jié)）（框218)。如果對 框218的回答為否，則控制系統(tǒng)確定是否已跨越分組數(shù)目閾值（即，累積器中是否存在多于 相當(dāng)于閾值的分組）（框220)。如果對框220的回答為否，則控制系統(tǒng)確定該系統(tǒng)是否內(nèi)存較 低(框222)。如果對框222的回答為否，則控制系統(tǒng)查明下行鏈路累積定時器是否在運(yùn)行(框 224)。如果對框224的回答為是，則下行鏈路數(shù)據(jù)繼續(xù)累積且不在該鏈路上發(fā)起數(shù)據(jù)傳輸 (框226)。
[0081] 繼續(xù)參照圖10,然而，如果對框224的回答為是，則下行鏈路定時器已期滿，或者如 果來自框216、218、220、或222的任何超馳得到肯定回答，則過程210開始在該鏈路上從調(diào)制 解調(diào)器處理器44(有時在附圖中也被稱為調(diào)制解調(diào)器(44))向應(yīng)用處理器34(有時在附圖中 也被稱為AP(34))傳輸所累積的數(shù)據(jù)(包括當(dāng)前分組）?？刂葡到y(tǒng)啟動或重啟下行鏈路累積 定時器并將該下行鏈路累積定時器設(shè)置成在運(yùn)行(框232)。控制系統(tǒng)確定調(diào)制解調(diào)器處理 器44是否處于上行鏈路(UL)輪詢模式中（框234)。如果對框234的回答為否，則不存在上行 鏈路傳輸(框236)。然而，如果調(diào)制解調(diào)器處理器44正輪詢上行鏈路設(shè)備，則控制系統(tǒng)可基 于該輪詢來確定是否存在來自應(yīng)用處理器34的待決上行鏈路數(shù)據(jù)(框238)。如果存在待決 數(shù)據(jù)（即，對框238的回答為是），則應(yīng)用處理器34開始至調(diào)制解調(diào)器處理器44的數(shù)據(jù)傳輸 (框240)。一旦完成數(shù)據(jù)傳輸，或者如果在框238不存在數(shù)據(jù)，控制系統(tǒng)就重啟上行鏈路累積 定時器(框242)且過程210返回到開始212。
[0082]繼續(xù)參照圖10,在框226之后，控制系統(tǒng)確定下行鏈路定時器是否已期滿(框244)。 如果對框244的回答為否，則控制系統(tǒng)確定新分組是否已到達(dá)(框246)。如果對框246的回答 為否，則過程210返回到框244。如果新分組已到達(dá)，則過程210返回到開始212。如果對框244 的回答為是，則下行鏈路定時器已期滿，控制系統(tǒng)知曉下行鏈路累積定時器已期滿（框 248)。在下行鏈路定時器期滿時，控制系統(tǒng)確定是否存在所累積的任何待決下行鏈路數(shù)據(jù) (框250)。如果在框250存在數(shù)據(jù)，則在框230傳輸該數(shù)據(jù)。如果不存在數(shù)據(jù)，則下行鏈路累積 定時器被設(shè)置成"不在運(yùn)行"（框252)且過程210去往圖11、元素 C。應(yīng)領(lǐng)會，框216、218、220、 和222是可任選的。
[0083] 參照圖11，過程210可從框252繼續(xù)。此時，上行鏈路累積定時器已期滿(框254)。在 自上行鏈路定時器被重啟以來不存在下行鏈路數(shù)據(jù)的情況下，上行鏈路累積定時器將期 滿?？刂葡到y(tǒng)確定是否存在來自應(yīng)用處理器34的任何待決上行鏈路數(shù)據(jù)(框256)。如果對框 256的回答為是，則應(yīng)用處理器34開始該鏈路上從應(yīng)用處理器34到調(diào)制解調(diào)器處理器44的 數(shù)據(jù)傳輸(框258)?？刂葡到y(tǒng)隨后重啟上行鏈路累積定時器(框260)。然而，如果對框256的 回答為否，則不存在數(shù)據(jù)，控制系統(tǒng)向應(yīng)用處理器34發(fā)送指示調(diào)制解調(diào)器處理器44正預(yù)期 針對任何待決或下一分組提交的門鈴/中斷的事件(框262)。即，由于自先前輪詢時間起尚 無從應(yīng)用處理器34到調(diào)制解調(diào)器處理器44的數(shù)據(jù)，那么調(diào)制解調(diào)器處理器44可進(jìn)入針對上 行鏈路數(shù)據(jù)的中斷模式且調(diào)制解調(diào)器處理器44將預(yù)期應(yīng)用處理器34每當(dāng)在應(yīng)用處理器34 處存在待決的數(shù)據(jù)時就發(fā)送中斷。控制系統(tǒng)隨后在內(nèi)部改變狀態(tài)以反映同樣的狀態(tài)（框 264) 〇
[0084] 繼續(xù)參照圖11，調(diào)制解調(diào)器處理器44從應(yīng)用處理器34接收指示傳輸環(huán)中的待決數(shù) 據(jù)的中斷或其他指示(框266)?？刂葡到y(tǒng)隨后重啟上行鏈路累積定時器并改變狀態(tài)以指示 上行鏈路輪詢模式(框268)。所有上行鏈路數(shù)據(jù)被處理(框270)且過程210重新開始。
[0085]在另一替換方面，可能存在其中應(yīng)用處理器34的緩沖器可能已滿且不存在用于來 自調(diào)制解調(diào)器處理器44的數(shù)據(jù)的空間的境況。在此類事件中，應(yīng)用處理器34可因此通知調(diào) 制解調(diào)器處理器44,并且調(diào)制解調(diào)器處理器44可向應(yīng)用處理器34發(fā)送事件以在存在空緩沖 器時向調(diào)制解調(diào)器處理器44提供中斷信號。
[0086]圖12與圖10和11的類似之處在于其解說了超馳和數(shù)據(jù)計(jì)數(shù)器可如何與累積定時 器結(jié)合使用，但圖12的過程280假定上行鏈路定時器短于下行鏈路定時器(例如，類似于圖6 和7中解說的方面）。過程280始于開始(框282)。過程280繼以上行鏈路(UL)數(shù)據(jù)（例如，分 組）的到達(dá)(框284)。控制系統(tǒng)評估是否存在任何優(yōu)先數(shù)據(jù)、控制消息、和/或需要低等待時 間的其他數(shù)據(jù)（框286)。如果對框286的回答為否，則控制系統(tǒng)確定是否已跨越字節(jié)閾值 (即，累積器中是否存在多于相當(dāng)于閾值的字節(jié)）（框288)。如果對框288的回答為否，則控制 系統(tǒng)確定是否已跨越分組數(shù)目閾值（即，累積器中是否存在多于相當(dāng)于閾值的分組）（框 290)。如果對框290的回答為否，則控制系統(tǒng)確定該系統(tǒng)是否內(nèi)存較低（框292)。如果對框 292的回答為否，則控制系統(tǒng)查明該設(shè)備是否處于上行鏈路輪詢模式中（框294)。如果對框 294的回答為是，則該設(shè)備處于輪詢模式中，那么應(yīng)用處理器34用該設(shè)備可拉取的上行鏈路 數(shù)據(jù)分組信息來更新內(nèi)部數(shù)據(jù)結(jié)構(gòu)/上下文陣列并相應(yīng)地更新寫指針(框296)。
[0087]繼續(xù)參照圖12，然而，如果對框294的回答為否，則該設(shè)備不處于上行鏈路輪詢模 式中，或者如果來自框286、288、290、或292的任何超馳得到肯定回答，則應(yīng)用處理器34用該 設(shè)備可拉取的上行鏈路數(shù)據(jù)分組信息來更新內(nèi)部數(shù)據(jù)結(jié)構(gòu)/上下文陣列并相應(yīng)地更新寫指 針(框298)。應(yīng)用處理器34隨后按響門鈴或以其他方式中斷該設(shè)備以指示上行鏈路數(shù)據(jù)的 可用性（框300)。應(yīng)用處理器34隨后將設(shè)備狀態(tài)設(shè)置成輪詢狀態(tài)（不是門鈴/事件/中斷模 式）（框302)，并且該過程重復(fù)。
[0088] 應(yīng)領(lǐng)會，可在這兩個定時器皆在應(yīng)用處理器34或調(diào)制解調(diào)器處理器44中或者在各 自相應(yīng)的處理器34、44之間被拆分的情況下執(zhí)行類似過程。同樣，一旦定時器已期滿，就可 基于輪詢、設(shè)置門鈴寄存器、或其他技術(shù)跨互連通性總線36拉取或推送數(shù)據(jù)。
[0089] 本領(lǐng)域技術(shù)人員將進(jìn)一步領(lǐng)會，結(jié)合本文所公開的諸方面描述的各種解說性邏輯 塊、模塊、電路和算法可被實(shí)現(xiàn)為電子硬件、存儲在存儲器中或另一計(jì)算機(jī)可讀介質(zhì)中并由 處理器或其它處理設(shè)備執(zhí)行的指令、或這兩者的組合。作為示例，本文中描述的設(shè)備可用在 任何電路、硬件組件、1C、或IC芯片中。本文所公開的存儲器可以是任何類型和大小的存儲 器，且可被配置成存儲所需的任何類型的信息。為清楚地解說這種可互換性，以上已經(jīng)以其 功能性的形式一般地描述了各種解說性組件、框、模塊、電路和步驟。此類功能性如何被實(shí) 現(xiàn)取決于具體應(yīng)用、設(shè)計(jì)選擇和/或加諸于整體系統(tǒng)上的設(shè)計(jì)約束。技術(shù)人員可針對每種特 定應(yīng)用以不同方式來實(shí)現(xiàn)所描述的功能性，但此類實(shí)現(xiàn)決策不應(yīng)被解讀為致使脫離本發(fā)明 的范圍。
[0090] 結(jié)合本文中公開的諸方面描述的各種解說性邏輯塊、模塊、以及電路可用設(shè)計(jì)成 執(zhí)行本文中描述的功能的處理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場可編 程門陣列(FPGA)或其他可編程邏輯器件、分立的門或晶體管邏輯、分立的硬件組件、或其任 何組合來實(shí)現(xiàn)或執(zhí)行。處理器可以是微處理器，但在替代方案中，處理器可以是任何常規(guī)處 理器、控制器、微控制器或狀態(tài)機(jī)。處理器還可以被實(shí)現(xiàn)為計(jì)算設(shè)備的組合，例如DSP與微處 理器的組合、多個微處理器、與DSP核心協(xié)同的一個或多個微處理器、或任何其它此類配置。
[0091] 本文所公開的各方面可被體現(xiàn)為硬件和存儲在硬件中的指令，并且可駐留在例如 隨機(jī)存取存儲器(RAM)、閃存、只讀存儲器(ROM)、電可編程ROM(EPROM)、電可擦可編程ROM (EEPR0M)、寄存器、硬盤、可移動盤、⑶-ROM、或本領(lǐng)域中所知的任何其它形式的計(jì)算機(jī)可讀 介質(zhì)中。示例性存儲介質(zhì)被耦合到處理器，以使得處理器能從/向該存儲介質(zhì)讀取/寫入信 息。在替換方案中，存儲介質(zhì)可以被整合到處理器。處理器和存儲介質(zhì)可駐留在ASIC中。 ASIC可駐留在遠(yuǎn)程站中。在替換方案中，處理器和存儲介質(zhì)可作為分立組件駐留在遠(yuǎn)程站、 基站或服務(wù)器中。
[0092] 還注意到，本文任何示例性方面中描述的操作步驟是為了提供示例和討論而被描 述的。所描述的操作可按除了所解說的順序以外的眾多不同順序來執(zhí)行。而且，在單個操作 步驟中描述的操作實(shí)際上可在多個不同步驟中執(zhí)行。另外，在示例性方面中討論的一個或 多個操作步驟可被組合。應(yīng)理解，如對本領(lǐng)域技術(shù)人員顯而易見地，在流程圖中解說的操作 步驟可進(jìn)行眾多不同的修改。本領(lǐng)域技術(shù)人員還將理解，可使用各種不同技術(shù)中的任何一 種來表示信息和信號。例如，貫穿上面描述始終可能被述及的數(shù)據(jù)、指令、命令、信息、信號、 位(比特）、碼元、和碼片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子、或其任何組 合來表不。
[0093]提供對本公開的先前描述是為使得本領(lǐng)域任何技術(shù)人員皆能夠制作或使用本公 開。對本公開的各種修改對本領(lǐng)域技術(shù)人員而言將容易是顯而易見的，并且本文中所定義 的普適原理可被應(yīng)用到其他變型而不會脫離本公開的精神或范圍。由此，本公開并非旨在 被限定于本文中所描述的示例和設(shè)計(jì)，而是應(yīng)被授予與本文中所公開的原理和新穎特征一 致的最廣義的范圍。
【主權(quán)項(xiàng)】
1. 一種移動終端，包括： 調(diào)制解調(diào)器定時器； 調(diào)制解調(diào)器處理器，所述調(diào)制解調(diào)器處理器被配置成保持調(diào)制解調(diào)器處理器至應(yīng)用處 理器數(shù)據(jù)直至所述調(diào)制解調(diào)器定時器期滿； 應(yīng)用處理器； 互連通性總線，其將所述應(yīng)用處理器通信地耦合至所述調(diào)制解調(diào)器處理器;并且 所述應(yīng)用處理器被配置成保持應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)直至通過所述互 連通性總線接收到來自所述調(diào)制解調(diào)器處理器的所述調(diào)制解調(diào)器處理器至應(yīng)用處理器數(shù) 據(jù)，此后所述應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)通過所述互連通性總線被發(fā)送給所述調(diào) 制解調(diào)器處理器。2. 如權(quán)利要求1所述的移動終端，其特征在于，所述互連通性總線包括外圍組件互連 (PCI)兼容總線。3. 如權(quán)利要求2所述的移動終端，其特征在于，所述PCI兼容總線包括快速PCI (PCIe)總 線。4. 如權(quán)利要求1所述的移動終端，其特征在于，所述應(yīng)用處理器包括上行鏈路定時器， 并且所述上行鏈路定時器具有比所述調(diào)制解調(diào)器定時器的周期更長的周期。5. 如權(quán)利要求1所述的移動終端，其特征在于，所述調(diào)制解調(diào)器定時器是在軟件中實(shí)現(xiàn) 的。6. 如權(quán)利要求1所述的移動終端，其特征在于，所述調(diào)制解調(diào)器定時器具有約為六(6) 毫秒的周期。7. 如權(quán)利要求4所述的移動終端，其特征在于，所述應(yīng)用處理器被配置成保持所述應(yīng)用 處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)直至接收到來自所述調(diào)制解調(diào)器處理器的所述調(diào)制解調(diào) 器處理器至應(yīng)用處理器數(shù)據(jù)、或具有比所述調(diào)制解調(diào)器定時器的周期更長的周期的所述上 行鏈路定時器期滿，以先發(fā)生的為準(zhǔn)。8. 如權(quán)利要求1所述的移動終端，其特征在于，所述調(diào)制解調(diào)器處理器包括所述調(diào)制解 調(diào)器定時器。9. 如權(quán)利要求1所述的移動終端，其特征在于，所述應(yīng)用處理器包括所述調(diào)制解調(diào)器定 時器。10. 如權(quán)利要求1所述的移動終端，其特征在于，進(jìn)一步包括應(yīng)用定時器，并且其中所述 調(diào)制解調(diào)器處理器被配置成指令所述應(yīng)用處理器在所述應(yīng)用定時器的一個時隙內(nèi)未接收 到數(shù)據(jù)的情況下發(fā)送中斷。11. 如權(quán)利要求1所述的移動終端，其特征在于，進(jìn)一步包括與所述調(diào)制解調(diào)器處理器 相關(guān)聯(lián)的字節(jié)累積限制計(jì)數(shù)器，所述調(diào)制解調(diào)器處理器被配置成在超過與所述字節(jié)累積限 制計(jì)數(shù)器相關(guān)聯(lián)的閾值的情況下向所述應(yīng)用處理器發(fā)送數(shù)據(jù)。12. 如權(quán)利要求1所述的移動終端，其特征在于，進(jìn)一步包括與所述調(diào)制解調(diào)器處理器 相關(guān)聯(lián)的分組數(shù)目限制計(jì)數(shù)器，所述調(diào)制解調(diào)器處理器被配置成在超過與所述分組數(shù)目限 制計(jì)數(shù)器相關(guān)聯(lián)的閾值的情況下向所述應(yīng)用處理器發(fā)送數(shù)據(jù)。13. 如權(quán)利要求1所述的移動終端，其特征在于，所述調(diào)制解調(diào)器處理器被配置成確定 所保持的數(shù)據(jù)是否包括控制分組并在所述調(diào)制解調(diào)器定時器期滿之前發(fā)送此種控制分組。14. 如權(quán)利要求3所述的移動終端，其特征在于，所述調(diào)制解調(diào)器處理器進(jìn)一步包括應(yīng) 用定時器，并且所述調(diào)制解調(diào)器處理器被配置成在接收到所述調(diào)制解調(diào)器處理器至應(yīng)用處 理器數(shù)據(jù)或所述應(yīng)用定時器期滿時從所述應(yīng)用處理器拉取數(shù)據(jù)。15. -種控制計(jì)算設(shè)備中的功耗的方法，包括： 保持由調(diào)制解調(diào)器處理器從遠(yuǎn)程網(wǎng)絡(luò)接收的數(shù)據(jù)直至下行鏈路定時器期滿； 在互連通性總線上向應(yīng)用處理器傳遞由所述調(diào)制解調(diào)器處理器接收的所述數(shù)據(jù)；以及 保持由與所述應(yīng)用處理器相關(guān)聯(lián)的應(yīng)用生成的應(yīng)用數(shù)據(jù)直至接收到來自所述調(diào)制解 調(diào)器處理器的所述數(shù)據(jù)、或上行鏈路定時器期滿，以先發(fā)生的為準(zhǔn)。16. 如權(quán)利要求15所述的方法，其特征在于，傳遞所述數(shù)據(jù)包括在外圍組件接口（PCI) 兼容總線上傳遞所述數(shù)據(jù)。17. 如權(quán)利要求15所述的方法，其特征在于，所述下行鏈路定時器的周期包括六(6)毫 秒。18. 如權(quán)利要求15所述的方法，其特征在于，所述上行鏈路定時器的周期包括七(7)毫 秒。19. 如權(quán)利要求15所述的方法，其特征在于，進(jìn)一步包括基于以下之一來提供超馳能 力：累積的分組大小、累積的分組計(jì)數(shù)、累積的字節(jié)計(jì)數(shù)、服務(wù)質(zhì)量要求、以及控制消息狀 ??τ 〇20. 一種移動終?而，包括： 調(diào)制解調(diào)器處理器； 應(yīng)用定時器； 應(yīng)用處理器，所述應(yīng)用處理器被配置成保持應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)直至 所述應(yīng)用定時器期滿； 互連通性總線，其將所述應(yīng)用處理器通信地耦合至所述調(diào)制解調(diào)器處理器;并且 所述調(diào)制解調(diào)器處理器被配置成保持調(diào)制解調(diào)器處理器至應(yīng)用處理器數(shù)據(jù)直至通過 所述互連通性總線接收到來自所述應(yīng)用處理器的所述應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù) 據(jù)，此后所述調(diào)制解調(diào)器處理器至應(yīng)用處理器數(shù)據(jù)通過所述互連通性總線被發(fā)送給所述應(yīng) 用處理器。21. 如權(quán)利要求20所述的移動終端，其特征在于，所述應(yīng)用處理器包括所述應(yīng)用定時 器。22. 如權(quán)利要求20所述的移動終端，其特征在于，所述調(diào)制解調(diào)器處理器包括所述應(yīng)用 定時器。23. 如權(quán)利要求20所述的移動終端，其特征在于，進(jìn)一步包括對所述調(diào)制解調(diào)器處理器 處的字節(jié)進(jìn)行計(jì)數(shù)的字節(jié)計(jì)數(shù)器。24. 一種移動終?而，包括： 調(diào)制解調(diào)器字節(jié)累積限制計(jì)數(shù)器； 調(diào)制解調(diào)器處理器，所述調(diào)制解調(diào)器處理器被配置成保持調(diào)制解調(diào)器處理器至應(yīng)用處 理器數(shù)據(jù)直至所述調(diào)制解調(diào)器字節(jié)累積限制計(jì)數(shù)器已達(dá)到預(yù)定義字節(jié)閾值； 應(yīng)用處理器； 互連通性總線，其將所述應(yīng)用處理器通信地耦合至所述調(diào)制解調(diào)器處理器;并且 所述應(yīng)用處理器被配置成保持應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)直至通過所述互 連通性總線接收到來自所述調(diào)制解調(diào)器處理器的所述調(diào)制解調(diào)器處理器至應(yīng)用處理器數(shù) 據(jù)，此后所述應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)通過所述互連通性總線被發(fā)送給所述調(diào) 制解調(diào)器處理器。25. -種移動終端，包括： 調(diào)制解調(diào)器分組計(jì)數(shù)器； 調(diào)制解調(diào)器處理器，所述調(diào)制解調(diào)器處理器被配置成保持調(diào)制解調(diào)器處理器至應(yīng)用處 理器數(shù)據(jù)直至所述調(diào)制解調(diào)器分組計(jì)數(shù)器已達(dá)到預(yù)定義分組閾值； 應(yīng)用處理器； 互連通性總線，其將所述應(yīng)用處理器通信地耦合至所述調(diào)制解調(diào)器處理器;并且 所述應(yīng)用處理器被配置成保持應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)直至通過所述互 連通性總線接收到來自所述調(diào)制解調(diào)器處理器的所述調(diào)制解調(diào)器處理器至應(yīng)用處理器數(shù) 據(jù)，此后所述應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)通過所述互連通性總線被發(fā)送給所述調(diào) 制解調(diào)器處理器。26. 一種移動終?而，包括： 調(diào)制解調(diào)器處理器； 應(yīng)用字節(jié)計(jì)數(shù)器； 應(yīng)用處理器，所述應(yīng)用處理器被配置成保持應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)直至 所述應(yīng)用字節(jié)計(jì)數(shù)器已達(dá)到預(yù)定義字節(jié)閾值； 互連通性總線，其將所述應(yīng)用處理器通信地耦合至所述調(diào)制解調(diào)器處理器;并且 所述調(diào)制解調(diào)器處理器被配置成保持調(diào)制解調(diào)器處理器至應(yīng)用處理器數(shù)據(jù)直至通過 所述互連通性總線接收到來自所述應(yīng)用處理器的所述應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù) 據(jù)，此后所述調(diào)制解調(diào)器處理器至應(yīng)用處理器數(shù)據(jù)通過所述互連通性總線被發(fā)送給所述應(yīng) 用處理器。27. -種移動終端，包括： 調(diào)制解調(diào)器處理器； 應(yīng)用分組計(jì)數(shù)器； 應(yīng)用處理器，所述應(yīng)用處理器被配置成保持應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)直至 所述應(yīng)用分組計(jì)數(shù)器已達(dá)到預(yù)定義分組閾值； 互連通性總線，其將所述應(yīng)用處理器通信地耦合至所述調(diào)制解調(diào)器處理器;并且 所述調(diào)制解調(diào)器處理器被配置成保持調(diào)制解調(diào)器處理器至應(yīng)用處理器數(shù)據(jù)直至通過 所述互連通性總線接收到來自所述應(yīng)用處理器的所述應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù) 據(jù)，此后所述調(diào)制解調(diào)器處理器至應(yīng)用處理器數(shù)據(jù)通過所述互連通性總線被發(fā)送給所述應(yīng) 用處理器。28. 一種方法，包括： 啟動應(yīng)用處理器處的應(yīng)用定時器； 在所述應(yīng)用處理器處累積數(shù)據(jù)直至所述應(yīng)用定時器期滿； 跨互連通性總線從所述應(yīng)用處理器向調(diào)制解調(diào)器處理器發(fā)送所累積的數(shù)據(jù)；以及 在所述調(diào)制解調(diào)器處理器處保持調(diào)制解調(diào)器處理器數(shù)據(jù)直至接收到來自所述應(yīng)用處 理器的所累積的數(shù)據(jù)。29. -種移動終端，包括： 調(diào)制解調(diào)器定時器； 調(diào)制解調(diào)器處理器，所述調(diào)制解調(diào)器處理器被配置成保持調(diào)制解調(diào)器處理器至應(yīng)用處 理器數(shù)據(jù)直至所述調(diào)制解調(diào)器定時器期滿； 應(yīng)用處理器； 互連通性總線，其將所述應(yīng)用處理器通信地耦合至所述調(diào)制解調(diào)器處理器;并且 所述應(yīng)用處理器被配置成保持應(yīng)用處理器至調(diào)制解調(diào)器處理器數(shù)據(jù)直至所述調(diào)制解 調(diào)器處理器在傳送所述調(diào)制解調(diào)器處理器至應(yīng)用處理器數(shù)據(jù)之后從所述應(yīng)用處理器拉取 數(shù)據(jù)。
【文檔編號】G06F13/38GK105849668SQ201480068762
【公開日】2016年8月10日
【申請日】2014年12月15日
【發(fā)明人】V·H·考什克, U·S·芭芭拉, A·達(dá)耐拉, N·克拉卡, M·C·克里希納莫澤瑞, A·C·克里希納穆澤瑞, V·庫馬, V·A·庫馬, S·馬赫施瓦瑞, A·米特拉, R·派爾斯, H·蘇庫馬
【申請人】高通股份有限公司