復(fù)信號抗干擾矩陣上三角化方法和信號抗干擾處理裝置的制造方法
【專利摘要】本發(fā)明涉及一種復(fù)信號抗干擾矩陣上三角化方法和信號抗干擾處理裝置，其方法包括：在邊界處理單元對輸入的第一復(fù)信號數(shù)據(jù)進(jìn)行CORDIC旋轉(zhuǎn)求模運(yùn)算和對所存儲的實(shí)數(shù)數(shù)據(jù)進(jìn)行CORDIC旋轉(zhuǎn)求模運(yùn)算，得到求模結(jié)果值和旋轉(zhuǎn)因子，用求模結(jié)果值更新實(shí)數(shù)數(shù)據(jù)，并向后向的內(nèi)部處理單元輸出所得到的旋轉(zhuǎn)因子；在內(nèi)部處理單元根據(jù)前向的邊界處理單元輸出的旋轉(zhuǎn)因子，對輸入的復(fù)信號數(shù)據(jù)的以及所存儲的第三復(fù)信號數(shù)據(jù)的進(jìn)行兩級CORDIC旋轉(zhuǎn)運(yùn)算，獲得第四復(fù)信號數(shù)據(jù)、第五復(fù)信號數(shù)據(jù)，用第五復(fù)信號數(shù)據(jù)更新第三復(fù)信號數(shù)據(jù)，將第四復(fù)信號數(shù)據(jù)輸出至后續(xù)的邊界處理單元或者內(nèi)部處理單元，采用本發(fā)明方案，可以提高運(yùn)算速度、減少資源的占用率。
【專利說明】
復(fù)信號抗干擾矩陣上三角化方法和信號抗干擾處理裝置
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及復(fù)信號處理技術(shù)領(lǐng)域，特別是涉及一種復(fù)信號抗干擾矩陣上三角化方 法和信號抗干擾處理裝置。
【背景技術(shù)】
[0002] 在北斗導(dǎo)航技術(shù)中，抗干擾是在保證期望信號損失盡量小的情況下，抗干擾模塊 是有效地對外部環(huán)境存在的突發(fā)窄帶干擾以及壓制式干擾進(jìn)行抑制，從而保證后端接收機(jī) 正常工作的一種預(yù)處理方法。在實(shí)現(xiàn)過程中，抗干擾軟件的本質(zhì)是采用一種自適應(yīng)濾波最 佳準(zhǔn)則，對輸入信號自適應(yīng)配置權(quán)值，在干擾來向產(chǎn)生較深零陷，實(shí)現(xiàn)干擾對消，從而使輸 出誤差最小?？垢蓴_算法的選取直接影響到抗干擾效果，判定抗干擾算法優(yōu)劣主要考慮權(quán) 值的收斂特性，包括收斂速度和收斂的準(zhǔn)確性，為保證算法的收斂速度足夠快，結(jié)合成本等 因素考慮，抗干擾軟件通常采用在線可編程邏輯器件(Field-Programmable Gate Array， FPGA)作為解決方案。最佳濾波準(zhǔn)則目標(biāo)方程的解是抗干擾算法的最優(yōu)解權(quán)值，然而，在解 方程過程中，需對輸入數(shù)據(jù)的自相關(guān)矩陣進(jìn)行求逆運(yùn)算，計算復(fù)雜度極高，不利于FPGA工程 化實(shí)現(xiàn)。
[0003] 傳統(tǒng)的解決方法，采用遞推的改進(jìn)算法，對最優(yōu)權(quán)值進(jìn)行搜索，這避免了對矩陣直 接進(jìn)行求逆運(yùn)算，降低了算法復(fù)雜度，但同時算法的收斂性能以及所得權(quán)值的穩(wěn)定性也相 應(yīng)地降低。QRD-SMI算法是對目標(biāo)方程求解過程的一種優(yōu)化算法，其采用Givens旋轉(zhuǎn)對矩陣 進(jìn)行上三角化，從而避免了矩陣求逆，解權(quán)值等價于直接矩陣求逆的最優(yōu)解，在保證抗干擾 性能的同時，降低了算法復(fù)雜度。QRD-SMI算法在Givens旋轉(zhuǎn)過程中，采用了⑶RDIC (Coordinate Rotation Digital Computer，坐標(biāo)旋轉(zhuǎn)數(shù)字計算機(jī))技術(shù)，但C0RDIC本身不 支持對復(fù)信號數(shù)據(jù)進(jìn)行旋轉(zhuǎn)，而實(shí)際北斗導(dǎo)航信號需經(jīng)過模擬和數(shù)字下變頻至零頻復(fù)信號 進(jìn)行處理。在C0RDIC擴(kuò)展中，可以加入一個含指數(shù)的矩陣實(shí)現(xiàn)C0RDIC的復(fù)數(shù)旋轉(zhuǎn)，但由于這 種方式中存在復(fù)指數(shù)運(yùn)算，在FPGA實(shí)現(xiàn)中，或采用常用的查找表方法，占用資源非常龐大， 實(shí)時性降低，不適用于工程化實(shí)現(xiàn)。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明的目的在于提供一種復(fù)信號抗干擾矩陣上三角化方法和復(fù)信號抗干擾處 理裝置，可以提高運(yùn)算速度、減少資源的占用率。
[0005] 本發(fā)明的目的通過如下技術(shù)方案實(shí)現(xiàn)：
[0006] 一種復(fù)信號抗干擾矩陣上三角化方法，所述方法應(yīng)用于基于FPGA實(shí)現(xiàn)的信號抗干 擾處理裝置中，所述信號抗干裝置包括C0RDIC旋轉(zhuǎn)陣，所述C0RDIC旋轉(zhuǎn)陣包括邊界處理單 元、內(nèi)部處理單元，所述方法包括：
[0007] 將輸入的復(fù)信號數(shù)據(jù)矩陣中的數(shù)據(jù)分配輸入給邊界處理單元、內(nèi)部處理單元；
[0008] 在邊界處理單元對輸入的第一復(fù)信號數(shù)據(jù)的實(shí)部和虛部進(jìn)行第一級C0RDIC旋轉(zhuǎn) 求模運(yùn)算和對所存儲的實(shí)數(shù)數(shù)據(jù)進(jìn)行第二級C0RDIC旋轉(zhuǎn)求模運(yùn)算，得到兩級旋轉(zhuǎn)求模結(jié)果 值和旋轉(zhuǎn)因子，用所述兩級旋轉(zhuǎn)求模結(jié)果值更新所述實(shí)數(shù)數(shù)據(jù)，并向后向的內(nèi)部處理單元 輸出所得到的旋轉(zhuǎn)因子；
[0009] 在內(nèi)部處理單元根據(jù)前向的邊界處理單元輸出的旋轉(zhuǎn)因子，對輸入的第二復(fù)信號 數(shù)據(jù)的實(shí)部和虛部以及所存儲的第三復(fù)信號數(shù)據(jù)的實(shí)部和虛部進(jìn)行兩級C0RDIC旋轉(zhuǎn)運(yùn)算， 獲得第四復(fù)信號數(shù)據(jù)、第五復(fù)信號數(shù)據(jù)，用所述第五復(fù)信號數(shù)據(jù)更新所述第三復(fù)信號數(shù)據(jù)， 將所述第四復(fù)信號數(shù)據(jù)輸出至后續(xù)的邊界處理單元或者內(nèi)部處理單元。
[0010] 一種復(fù)信號抗干擾處理裝置，包括數(shù)據(jù)分配單元和C0RDIC旋轉(zhuǎn)陣，所述C0RDIC旋 轉(zhuǎn)陣包括邊界處理單元、內(nèi)部處理單元：
[0011] 數(shù)據(jù)分配單將輸入的復(fù)信號數(shù)據(jù)矩陣中的數(shù)據(jù)分配輸入給邊界處理單元、內(nèi)部處 理單元；
[0012] 邊界處理單元用于對輸入的第一復(fù)信號數(shù)據(jù)的實(shí)部和虛部進(jìn)行第一級⑶RDIC旋 轉(zhuǎn)求模運(yùn)算和對所存儲的實(shí)數(shù)數(shù)據(jù)進(jìn)行第二級C0RDIC旋轉(zhuǎn)求模運(yùn)算，得到兩級旋轉(zhuǎn)求模結(jié) 果值和旋轉(zhuǎn)因子，用所述兩級旋轉(zhuǎn)求模結(jié)果值更新所述實(shí)數(shù)數(shù)據(jù)，并向后向的內(nèi)部處理單 元輸出所得到的旋轉(zhuǎn)因子；
[0013] 內(nèi)部處理單元用于根據(jù)前向的邊界處理單元輸出的旋轉(zhuǎn)因子，對輸入的第二復(fù)信 號數(shù)據(jù)的實(shí)部和虛部以及所存儲的第三復(fù)信號數(shù)據(jù)的實(shí)部和虛部進(jìn)行兩級C0RDIC旋轉(zhuǎn)運(yùn) 算，獲得第四復(fù)信號數(shù)據(jù)、第五復(fù)信號數(shù)據(jù)，用所述第五復(fù)信號數(shù)據(jù)更新所述第三復(fù)信號數(shù) 據(jù)，將所述第四復(fù)信號數(shù)據(jù)輸出至后續(xù)的邊界處理單元或者內(nèi)部處理單元。
[0014] 采用上述本發(fā)明的方案，是將復(fù)數(shù)旋轉(zhuǎn)分解成了兩次實(shí)數(shù)旋轉(zhuǎn)，避免了對數(shù)據(jù)矩 陣直接求逆運(yùn)算和指數(shù)運(yùn)算，提高了運(yùn)算速度、減少了資源的占用率，同時，兩次實(shí)數(shù)旋轉(zhuǎn) 與原本的復(fù)數(shù)旋轉(zhuǎn)具有等價性。
【附圖說明】
[0015] 圖1為C0RDIC的旋轉(zhuǎn)模式的坐標(biāo)關(guān)系示意圖；
[0016]圖2為基于C0RDIC算法的旋轉(zhuǎn)陣；
[0017]圖3為邊界處理單元的處理框架示意圖；
[0018]圖4在輸入負(fù)旋轉(zhuǎn)角度時內(nèi)部處理單元的處理框架示意圖；
[0019]圖5在輸入正旋轉(zhuǎn)角度時內(nèi)部處理單元的處理框架示意圖；
[0020]圖6為本發(fā)明實(shí)施例的復(fù)信號抗干擾矩陣上三角化方法的實(shí)現(xiàn)流程示意圖；
[0021]圖7為本發(fā)明實(shí)施例的復(fù)信號抗干擾矩陣上三角化方法應(yīng)用于抗干擾數(shù)據(jù)處理中 的實(shí)現(xiàn)流程示意圖。
【具體實(shí)施方式】
[0022]為使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對本 發(fā)明進(jìn)行進(jìn)一步的詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的【具體實(shí)施方式】僅僅用以解釋本發(fā)明， 并不限定本發(fā)明的保護(hù)范圍。
[0023] 為了便于理解本發(fā)明的方案，以下首先對傳統(tǒng)技術(shù)以及傳統(tǒng)技術(shù)所存在的問題進(jìn) 行說明。
[0024] 一、C0RDIC 算法
[0025] CORDIC(Coordinate Rotation Digital Computer)算法即坐標(biāo)旋轉(zhuǎn)數(shù)字計算方 法，是J.D. Voider于1959年首次提出，通過移位和加減運(yùn)算，能遞歸計算常用的函數(shù)值，如 3111、〇^、511111、(： 0此等函數(shù)，〇)1^1(：技術(shù)首先用于導(dǎo)航系統(tǒng)，使得矢量的旋轉(zhuǎn)和定向運(yùn)算不 需要做查三角函數(shù)表、乘法、開方及反三角函數(shù)等復(fù)雜運(yùn)算。
[0026]自適應(yīng)濾波QRD-SMI算法具有良好的數(shù)值穩(wěn)定性，并可采用Systolic陣列實(shí)現(xiàn)實(shí) 時流水計算，易于在FPGA硬件平臺上進(jìn)行實(shí)現(xiàn)，QRD-SMI算法的核心是通過Givens旋轉(zhuǎn)對數(shù) 據(jù)矩陣進(jìn)行上三角化，C0RDIC是一種有效實(shí)現(xiàn)Givens旋轉(zhuǎn)的技術(shù)。
[0027] C0RDIC有兩種計算模式:旋轉(zhuǎn)模式和求模模式。旋轉(zhuǎn)模式將給定矢量進(jìn)行要求角 度9的旋轉(zhuǎn)，計算新矢量的坐標(biāo)值;求模模式則將給定矢量向x軸旋轉(zhuǎn)，以求得原矢量的模長 和幅角。下面以旋轉(zhuǎn)為例說明其原理。
[0028]旋轉(zhuǎn)模式的坐標(biāo)關(guān)系示于圖1，設(shè)坐標(biāo)Xo-Yo逆時針旋轉(zhuǎn)0角成為新的X-Y坐標(biāo)系，矢 量P的坐標(biāo)由（xo，yo)變成(x，y)，則有 f^ = .v" cos6^+ v,. sin 6^ ,,,
[0029] l^-^sin^^cos. 山
[0030]若將旋轉(zhuǎn)角度9分解為若干固定角度的線性集合，BP [0031 ] 0 = 31ai+52a2+."+5nan，5i= ± 1 (2)
[0032] 則可將坐標(biāo)系旋轉(zhuǎn)過程分解成若干次旋轉(zhuǎn)集合，即
[0033] (3) = - v/ Sln 5iai + cos：4?,
[0034] 若取固定角度集合ai = tan-H2-O，代入式(3)可得
[0035] I= C0S s>a-+ y>sin = C0S 5>a> 2~； + ^ 4 ) 1 J/+i = -Y；sin S；ai +>;/ cos ^.6/,. = cos4fl,( V,. - .v/2~,)
[0036]令21為要求轉(zhuǎn)角0與0^之差^ = 0-0^，其中0^為已完成旋轉(zhuǎn)的角度，則有
[0037] zi+i = zi-8iai (5)
[0038] C〇sSiai為公因子，旋轉(zhuǎn)過程中可不進(jìn)行計算，最后可通過連乘補(bǔ)模，聯(lián)合式(5)和 式(4)可得C0RDIC技術(shù)的遞推公式： xm ~ xi+ y^
[0039] 4 yM - yf -xt2 1 K 6：) zm=zi~^ai
[0040]可以看出C0RDIC算法實(shí)際上只是由一系列簡單的移位和加法操作組成，有利于在 FPGA中實(shí)現(xiàn)。設(shè)原矢量(XQ，yQ)經(jīng)n次基本旋轉(zhuǎn)公式循環(huán)后結(jié)果為(x'，/ )，原矢量精確旋轉(zhuǎn)0 角度后，新矢量為(x，y)，則有
(7)
[0042]其中K(n)是在遞推過程中，模長的校正值，通過對旋轉(zhuǎn)乘以該校正值，保持原矢量 模值不變。
[0043] 由于tan-1(1)=45°，tan-Hl/2)~26°，為使⑶RDIC算法適應(yīng)于全平面的旋轉(zhuǎn)問 題，將上面的基本公式循環(huán)增加一步初始旋轉(zhuǎn)，即首先將初始矢量旋轉(zhuǎn)90°，（XQ，yo)變?yōu)椋⊿ yo, SXQ)，S決定旋轉(zhuǎn)方向。這能夠?qū)⑹噶慷夹D(zhuǎn)到一、四象限。這個改進(jìn)使CORDIC算法能完成 對平面矢量進(jìn)行從-180°~+180°的旋轉(zhuǎn)運(yùn)算。
[0044]根據(jù)式(6)構(gòu)造旋轉(zhuǎn)矩陣
(7) C8 )
[0048]即任意角度旋轉(zhuǎn)可分解成一系列微旋轉(zhuǎn)之積，每個微旋轉(zhuǎn)僅用到了移位和加法。 我們一般取有限角度構(gòu)成旋轉(zhuǎn)序列，角度集的大小決定了角度逼近程度，即
(.9) (10)
[0052]式（10)即為式(8)。
[0053]在FPGA硬件中實(shí)現(xiàn)時，矩陣上三角化有兩種節(jié)點(diǎn)確定方式不同，構(gòu)成了兩種 C0RDIC節(jié)點(diǎn)即引導(dǎo)節(jié)點(diǎn)和旋轉(zhuǎn)節(jié)點(diǎn)，令旋轉(zhuǎn)次數(shù)為N，則引導(dǎo)節(jié)點(diǎn)的處理流程為：
[0054]若y > 0，則人。=1，否則，人。=-1，其中，xi = ，yi =-人。x;對于 i從 2 到 N+1，若yi-1 > 〇，則Xi = 1，否則，= -1 ;
[0055]旋轉(zhuǎn)節(jié)點(diǎn)的處理流程為：
[0056]幻=人。丫，yi = -人。x 對于;[從 2到N+1: x] f" 1 12^2) Tx-,1 、
[0057] = i " Ui; U」L-為2 i」U-丨」
[0058] 二、CORDIC算法存在的問題
[0059]以上是CORDIC旋轉(zhuǎn)技術(shù)的介紹，是基于實(shí)數(shù)的旋轉(zhuǎn)，CORDIC本身不支持復(fù)數(shù)旋轉(zhuǎn)， 在CORDIC擴(kuò)展中，可以加入一個含指數(shù)的矩陣實(shí)現(xiàn)CORDIC的復(fù)數(shù)旋轉(zhuǎn)： G 5'ir 1 〇 1「尤 〇.1…
[0060] n ( W、 ： n (12) L-s c」l〇 exp(-/叫))兒凡」[_0_
[0061] 基于CORDIC算法的旋轉(zhuǎn)，旋轉(zhuǎn)即是求模的過程，因此其結(jié)果為不小于零的整數(shù)，在 復(fù)數(shù)求模過程中，將原復(fù)向量分解為一個復(fù)矩陣和一個實(shí)向量相乘，即進(jìn)行兩次求模運(yùn)算， 式（12)中存在復(fù)指數(shù)運(yùn)算，在FPGA實(shí)現(xiàn)中，或采用常用的查找表方法，占用資源非常龐大， 實(shí)時性降低，不適用于工程化實(shí)現(xiàn)，為了解決這一問題，本發(fā)明方案的原理是對復(fù)數(shù)旋轉(zhuǎn)進(jìn) 行反遞推，提出一種適用于FPGA工程化實(shí)現(xiàn)的CORDIC復(fù)數(shù)旋轉(zhuǎn)方法，該方法結(jié)合實(shí)際主要 應(yīng)用于抗干擾矩陣上三角化工程中。以下對本發(fā)明方案的原理進(jìn)行詳細(xì)闡述。
[0062] 圖2為基于⑶RDIC算法的旋轉(zhuǎn)陣，其中為四路輸入復(fù)信號的實(shí)部，< 為 虛部，數(shù)據(jù)從頂部流水進(jìn)入，分配至各處理單元進(jìn)行處理，處理單元分為邊界處理單元（圓 形)和內(nèi)部處理單元(方形），圖中Z11~Z44為各處理單元寄存器編號，用于保存前時刻旋轉(zhuǎn) 完畢后的值，9^為數(shù)據(jù)經(jīng)過處理單元后，得到的后向處理單元所需輸入的旋轉(zhuǎn)參數(shù)(在后續(xù) 稱為旋轉(zhuǎn)參數(shù)），下面對復(fù)數(shù)變換進(jìn)行遞推，并介紹各處理單元的處理過程。
[0063] 1、復(fù)數(shù) Givens 變換：
[0064]復(fù)數(shù)Givens旋轉(zhuǎn)為以下初等變換：
[0065] c 5 u u Ar 入k _ u u -xi Ai+i 入k -s e*_ _〇 ??? 〇 y'i y,+i ??? yk_ _0 ??? 0 0 yi+l ??? yk_
[0066]在上式中，變換矩陣為
[0067] G~ C ( i 4} _-5 c _ '
[0068] 消去了 XlT的元素yi。
[0069] 為實(shí)現(xiàn)這種消去及保證G為酉矩陣，要求 -s ? Xf + c ? 1^- = 0
[0070] i / ?5 + c.'i-r = l {15) c = c
[0071] 方程(15)的一個解為
(! (? 5
[0073] 2、邊界處理單元：
[0074] C0RDIC旋轉(zhuǎn)陣的邊界處理單元的任務(wù)就是構(gòu)造一個酉矩陣，每輸入一個復(fù)數(shù)就將 其消為0,并且寄存器中仍保持為正實(shí)數(shù)。構(gòu)造的酉矩陣為
[0075] G =[嚴(yán)、也為CX7! -廣咚） q
[0076]具體可由圖3中的硬件結(jié)構(gòu)實(shí)現(xiàn)：
[0077] 為方便書寫推導(dǎo)，令r為當(dāng)前邊界處理單元的寄存器中的值，a#Pa2對應(yīng)輸入復(fù)信 號數(shù)據(jù)的實(shí)部和虛部值，與圖2中和4對應(yīng)， r、&1和￡12為實(shí)數(shù)。
[0078] 其中，
(1 8}
[0080]構(gòu)造的酉矩陣消去過程如下式所示 也_心)]「r -s{ (c2 +%) c ax + ia2
[0081] - "* (19) (c]r + + w2) +，*(啊<32 -) ^cxax - 5{c2r) + i [cxa2 -
[0082] 將（19)帶入(18)可得： i~~5 ~ ~ clr-\-slc2al + r*" 「 i sx\〇, -s,s.a, - 0 ,
[0083] 122 1 1 (2(f) c\ax -s{cj' - 0 cxu2 ~sxs^r - 0
[0084] 證明構(gòu)造的酉矩陣是有效的。
[0085] 3、內(nèi)部處理單元：
[0086] 邊界處理單元通過二級旋轉(zhuǎn)完成邊界處理，并將形成的旋轉(zhuǎn)因子（edpeo傳遞至 內(nèi)部處理單元，其中，知指C2、S2;Ql指S1、S2。由于知帶有方向性，在內(nèi)部處理單元確定初次旋 轉(zhuǎn)方向，因此分為兩種情況_9 2(負(fù)旋轉(zhuǎn)角度)和92(正旋轉(zhuǎn)角度)討論內(nèi)部處理單元的處理流 程D
[0087] (1)當(dāng)輸入的是_92時 Cj ^ (c2 +z*52) dx + id2 -5, ( c2 - ) Cj b' ib2 (c,^ -h sxc2bx - s{s2b2) + i (c}d2 + s}c2b2) (, 1)
[0088] - sxc2dx ~ sxs2d2) + i [cxb2 ~sxczd2 + sxs2dx) "
[_cldl + ^ {c2bx -5262)] + /[cjJ2 (5,^ +c262)] - sx {c2dl 4- 57a^)] 4- i - 5{ (c2d^ - s2dx)]
[0089] 參見圖4所示，在負(fù)角度內(nèi)部處理單元實(shí)現(xiàn)中，得到：
[0090] ^ 一卜 J V (22) -~S.2 C2」|_ A」 c2t\ -
[0096]上式中di+id2為當(dāng)前內(nèi)部處理單元中存儲的復(fù)信號數(shù)據(jù)，bi+ib2為輸入到當(dāng)前內(nèi) 部處理單元中的復(fù)信號數(shù)據(jù)，用n+ir2更新當(dāng)前內(nèi)部處理單元中存儲的復(fù)信號數(shù)據(jù)，并輸出 yi+iy2〇
[0097]需要說明的是，公式（26)~（27)中，ri = cidi+siC2bi_siS2b2、r2 = cid2+siS2bi+ siC2b2、yi = cibi-sic2di_sis2d2、y2 = cib2-sic2d2+sis2di 〇
[0098] (2)當(dāng)輸入的是02時
[0100] 參見圖5所示，在正角度內(nèi)部處理單元實(shí)現(xiàn)中，得到
[0107]上式中di+id2為當(dāng)前內(nèi)部處理單元中存儲的復(fù)信號數(shù)據(jù)，bi+ib2為輸入到當(dāng)前內(nèi) 部處理單元中的復(fù)信號數(shù)據(jù)，用n+ir2更新當(dāng)前內(nèi)部處理單元中存儲的復(fù)信號數(shù)據(jù)，并輸出 yi+iy2〇
[0108] 需要說明的是，公式（31)~（34) *，ri = cidi+si(C2bi+S2b2)、r2 = cid2+si(C2b2- S2bi)、yi = cibi-si(C2di-S2d2)、cib2-si(C2d2+S2di)。
[0109] 本發(fā)明通過遞推復(fù)數(shù)旋轉(zhuǎn)公式，證明了復(fù)數(shù)旋轉(zhuǎn)分解為兩次實(shí)數(shù)旋轉(zhuǎn)的等價性， 實(shí)現(xiàn)了基于FPGA的抗干擾矩陣上三角化。以下對本發(fā)明方案進(jìn)行詳細(xì)闡述。
[0110] 實(shí)施例一
[0111]本發(fā)明實(shí)施例一提供一種復(fù)信號抗干擾矩陣上三角化方法，該方法應(yīng)用于基于 FPGA實(shí)現(xiàn)的信號抗干擾處理裝置中，所述信號抗干裝置包括C0RDIC旋轉(zhuǎn)陣，所述C0RDIC旋 轉(zhuǎn)陣包括邊界處理單元、內(nèi)部處理單元。
[0112]參見圖6所示，為本發(fā)明實(shí)施例一的復(fù)信號抗干擾矩陣上三角化方法的實(shí)現(xiàn)流程 示意圖。如圖6所示，本實(shí)施例一中的復(fù)信號抗干擾矩陣上三角化方法包括如下步驟：
[0113]步驟S101:將輸入的復(fù)信號數(shù)據(jù)矩陣中的數(shù)據(jù)分配輸入給邊界處理單元、內(nèi)部處 理單元；
[0114] 這里，復(fù)信號數(shù)據(jù)矩陣對應(yīng)的復(fù)信號可以是北斗導(dǎo)航信號，但也不限于此；
[0115] 具體地，可以預(yù)設(shè)的分配規(guī)則將復(fù)信號數(shù)據(jù)矩陣中的各數(shù)據(jù)分配輸入給對應(yīng)的邊 界處理單元、內(nèi)部處理單元，具體應(yīng)用時，可以采用任意可以實(shí)現(xiàn)的方式；
[0116]步驟S102:在邊界處理單元對輸入的第一復(fù)信號數(shù)據(jù)的實(shí)部和虛部進(jìn)行第一級 C0RDIC旋轉(zhuǎn)求模運(yùn)算和對所存儲的實(shí)數(shù)數(shù)據(jù)進(jìn)行第二級C0RDIC旋轉(zhuǎn)求模運(yùn)算，得到兩級旋 轉(zhuǎn)求模結(jié)果值和旋轉(zhuǎn)因子，用所述兩級旋轉(zhuǎn)求模結(jié)果值更新所述實(shí)數(shù)數(shù)據(jù)，并向后向的內(nèi) 部處理單元輸出所得到的旋轉(zhuǎn)因子；
[0117] 在其中一個實(shí)施例中，對輸入的第一復(fù)信號數(shù)據(jù)的實(shí)部和虛部進(jìn)行第一級C0RDIC 旋轉(zhuǎn)求模運(yùn)算和對所存儲的實(shí)數(shù)數(shù)據(jù)進(jìn)行第二級C0RDIC旋轉(zhuǎn)求模運(yùn)算，得到兩級旋轉(zhuǎn)求模 結(jié)果值和旋轉(zhuǎn)因子的過程可以包括如下步驟：
[0118] (1 ? 1)進(jìn)行對ai、&2的第一級C0RDIC旋轉(zhuǎn)求模運(yùn)算，獲得
[0119] 其中，m、a2分別為所述第一復(fù)信號數(shù)據(jù)的實(shí)部、虛部，￡
[0120]具體地，首先對&1、吧進(jìn)行第一級⑶RDIC旋轉(zhuǎn)求模運(yùn)算，得到第一復(fù)信號數(shù)據(jù)的模 值，即^a{+a22，再基于&1、a2if+a丨獲得c 2、s2，c2、s2表示第一旋轉(zhuǎn)因子，即上述原理敘述 中的02;
[0121 ] (1.2)進(jìn)行對+ af、:r的第二級C0RDIC旋轉(zhuǎn)求模運(yùn)算，獲得 jaf +.g| +r2、ci、si;
[0122] 其中，r為所述存儲數(shù)據(jù)
[0123] 具體地，首先對j?f +?22、r進(jìn)行第一級C0RDIC旋轉(zhuǎn)求模運(yùn)算，得到兩級旋轉(zhuǎn)求模結(jié) 果值，即，再基于+4 +滬獲得81、82,81、82表示第二旋轉(zhuǎn)因子， 即上述原理敘述中的01;
[0124] 本發(fā)明實(shí)施例中的的旋轉(zhuǎn)因子包括這里的第一旋轉(zhuǎn)因子和第二旋轉(zhuǎn)因子。
[0125] 步驟S103:在內(nèi)部處理單元根據(jù)前向的邊界處理單元輸出的旋轉(zhuǎn)因子，對輸入的 第二復(fù)信號數(shù)據(jù)的實(shí)部和虛部以及所存儲的第三復(fù)信號數(shù)據(jù)的實(shí)部和虛部進(jìn)行兩級 C0RDIC旋轉(zhuǎn)運(yùn)算，獲得第四復(fù)信號數(shù)據(jù)、第五復(fù)信號數(shù)據(jù)，用所述第五復(fù)信號數(shù)據(jù)更新所述 第三復(fù)信號數(shù)據(jù)，將所述第四復(fù)信號數(shù)據(jù)輸出至后續(xù)的邊界處理單元或者內(nèi)部處理單元；
[0126] 在其中一個實(shí)施例中，在根據(jù)C2、S2確定的旋轉(zhuǎn)角度為負(fù)旋轉(zhuǎn)角度時，所述對輸入 的第二復(fù)信號數(shù)據(jù)的實(shí)部和虛部以及所存儲的第三復(fù)信號數(shù)據(jù)的實(shí)部和虛部進(jìn)行兩級 C0RDIC旋轉(zhuǎn)運(yùn)算，獲得第四復(fù)信號數(shù)據(jù)、第五復(fù)信號數(shù)據(jù)的過程可以包括步驟：
[0127] (2 ? 1)通過 C2、_S2 對 b2、bi 進(jìn)行第一級 C0RDIC 旋轉(zhuǎn)運(yùn)算，得到 C2b2+S2bi、C2bi_S2b2;
[0128] 本步驟相當(dāng)于執(zhí)行上述的公式(22)的過程；
[0129] (2 ? 2)通過 C2、-S2 對 di、d2 進(jìn)行第一級 C0RDIC 旋轉(zhuǎn)運(yùn)算，得到 C2di+S2d2、C2d2_S2di;
[0130] 本步驟相當(dāng)于執(zhí)行上述的公式(23)的過程；
[0131 ] (2 ? 3)通過ci、_si對di、C2bi_S2b2進(jìn)行第二級⑶RDIC旋轉(zhuǎn)運(yùn)算，得到cidi+siC2bi_ SlS2b2；
[0132] 本步驟相當(dāng)于執(zhí)行上述的公式(24)的過程；
[0133] (2 ? 4)通過ci、_si對d2、C2b2+S2bi進(jìn)行第二級⑶RDIC旋轉(zhuǎn)運(yùn)算，得到cid2+siS2bi+ SlC2b2；
[0134] 本步驟相當(dāng)于執(zhí)行上述的公式(25)的過程；
[0135] (2 ? 5)通過ci、_si對C2di+S2d2、bi進(jìn)行第二級⑶RDIC旋轉(zhuǎn)運(yùn)算，得到cibi-siC2di_ SlS2d2；
[0136] 本步驟相當(dāng)于執(zhí)行上述的公式(26)的過程；
[0137] (2 ? 6)通過ci、_si對C2d2_S2di、b2進(jìn)行第二級⑶RDIC旋轉(zhuǎn)運(yùn)算，得到cib2_siC2d2+ SlS2dl;
[0138] 本步驟相當(dāng)于執(zhí)行上述的公式(27)的過程；
[0139] (2 ? 7)生成以cidi+siC2bi_siS2b2為實(shí)部、cid2+siS2bi+siC2b2為虛部的第五復(fù)信號數(shù) 據(jù)，并生成以Clbl-SlC2dl_SlS2d2為實(shí)部、Clb2_SlC2d2+SlS2dl為虛部的第四復(fù)信號數(shù)據(jù)；
[0140] 其中，h、b2分別指第二復(fù)信號數(shù)據(jù)的實(shí)部和虛部，d^cb分別指第三復(fù)信號數(shù)據(jù)的 實(shí)部和虛部。
[0141] 在根據(jù)C2、s2確定的旋轉(zhuǎn)角度為正旋轉(zhuǎn)角度時，所述對輸入的第二復(fù)信號數(shù)據(jù)的實(shí) 部和虛部以及所存儲的第三復(fù)信號數(shù)據(jù)的實(shí)部和虛部進(jìn)行兩級C0RDIC旋轉(zhuǎn)運(yùn)算，獲得第四 復(fù)信號數(shù)據(jù)、第五復(fù)信號數(shù)據(jù)的過程可以包括步驟：
[0142] (3 ? 1)通過 C2、_S2 對 bi、b2 進(jìn)行第一級 C0RDIC 旋轉(zhuǎn)運(yùn)算，得到 C2bi+S2b2、C2b2_S2b;
[0143] 本步驟相當(dāng)于執(zhí)行上述的公式(29)的過程；
[0144] (3 ? 2)通過 C2、-S2 對 d2、di 進(jìn)行第一級 C0RDIC 旋轉(zhuǎn)運(yùn)算，得到 C2d2+S2di、C2di_S2d2;
[0145] 本步驟相當(dāng)于執(zhí)行上述的公式(30)的過程；
[0146] (3 ? 3)通過 ci、_si 對 di、C2bi+S2b2 進(jìn)行第二級⑶ RDIC 旋轉(zhuǎn)運(yùn)算，得到 cidi+si(C2bi+ S2b2);
[0147] 本步驟相當(dāng)于執(zhí)行上述的公式(31)的過程；
[0148] (3 ? 4)通過 ci、_si 對 d2、C2b2_S2bi 進(jìn)行第二級⑶ RDIC 旋轉(zhuǎn)運(yùn)算，得到 cid2+si(C2b2_ S2bl);
[0149] 本步驟相當(dāng)于執(zhí)行上述的公式(32)的過程；
[0150] (3 ? 5)通過 ci、_si 對 C2di_S2d2、bi 進(jìn)行第二級⑶ RDIC 旋轉(zhuǎn)運(yùn)算，得到 cibi-si(C2di_ S2d2);
[0151] 本步驟相當(dāng)于執(zhí)行上述的公式(33)的過程；
[0152] (3 ? 6)通過 ci、_si 對 C2d2+S2di、b2 進(jìn)行第二級⑶ RDIC 旋轉(zhuǎn)運(yùn)算，得到 cib2_si(C2d2+ S2dl)；
[0153] 本步驟相當(dāng)于執(zhí)行上述的公式(34)的過程；
[0154] (3 ? 7)生成以cidi+si(C2bi+S2b2)為實(shí)部、cid2+si(C2b2-S2bi)為虛部的第五復(fù)信號數(shù) 據(jù)，并生成以Clbl-Sl(C2dl_S2d2)為實(shí)部、Clb2_Sl(C2d2+S2dl)為虛部的第四復(fù)信號數(shù)據(jù)；
[0155] 其中，h、b2分別指第二復(fù)信號數(shù)據(jù)的實(shí)部和虛部，d^cb分別指第三復(fù)信號數(shù)據(jù)的 實(shí)部和虛部。
[0156] 旋轉(zhuǎn)角度是正旋轉(zhuǎn)角度還是負(fù)角度可以采用現(xiàn)有方式實(shí)現(xiàn)，具體可以參見上述的 引導(dǎo)節(jié)點(diǎn)的處理流程，在此不予贅述。在具體實(shí)現(xiàn)時，旋轉(zhuǎn)角度是正旋轉(zhuǎn)角度還是負(fù)角度一 般是由邊界處理單元確定。
[0157] 在FPGA實(shí)現(xiàn)上，以四陣元抗干擾天線為例，F(xiàn)PGA芯片選取為xc7a200tf bg484-2，對 比傳統(tǒng)的復(fù)數(shù)上三角化方法，比較結(jié)果如表1所示。
[0158] 表1本實(shí)施例的抗干擾矩陣上三角化方法與傳統(tǒng)方案對比
[0160] 可以看出，在相同計算精度的條件下，本實(shí)施例的抗干擾矩陣上三角化方法相比 傳統(tǒng)方法，資源占用減少了 55%，可在112MHz的時鐘下運(yùn)行，相比傳統(tǒng)方法運(yùn)算速度提高了 62%，在FPGA算法工程化過程中，資源和時序是設(shè)計師最關(guān)心的兩個約束，本實(shí)施例方案極 大地節(jié)省了資源占用，提高算法運(yùn)行速率，同時具有良好的可擴(kuò)展性，由于各處理單元的接 口幾乎相同，后續(xù)還可以通過時分復(fù)用的方式進(jìn)一步進(jìn)行資源優(yōu)化。
[0161] 上述實(shí)施例中的復(fù)信號抗干擾矩陣上三角化方法可以較佳的應(yīng)用于用于抗干擾 數(shù)據(jù)處理中，具有較好的應(yīng)用前景。參見圖7所示，為本發(fā)明的復(fù)信號抗干擾矩陣上三角化 方法應(yīng)用于抗干擾數(shù)據(jù)處理中的一個具體的實(shí)施例。
[0162] 首先由外置天線接收衛(wèi)星導(dǎo)航信號，經(jīng)過射頻模塊下變頻至中頻送至抗干擾處理 模塊，抗干擾處理模塊分為三個部分，首先運(yùn)用上述實(shí)施例中的復(fù)信號抗干擾矩陣上三角 化方法對輸入的復(fù)信號數(shù)據(jù)矩陣進(jìn)行上三角化，再通過權(quán)值解算模塊將三角化數(shù)據(jù)矩陣進(jìn) 行解算，得到最優(yōu)配置權(quán)值，權(quán)值配置模塊向各通道配置該最優(yōu)權(quán)值，得到干擾抑制的結(jié)果 e輸出至后續(xù)終端進(jìn)行解析，完成整個抗干擾處理過程。傳統(tǒng)的抗干擾處理過程，需要對數(shù) 據(jù)矩陣進(jìn)行直接求逆，或者按傳統(tǒng)的矩陣上三角化方法以避免求逆運(yùn)算，但同時引入指數(shù) 運(yùn)算，復(fù)雜度并無明顯降低，資源占用非常龐大，采用本發(fā)明提出的復(fù)信號抗干擾矩陣上三 角化方法，在抗干擾處理過程，避免了對數(shù)據(jù)矩陣進(jìn)行直接求逆運(yùn)算和指數(shù)運(yùn)算，同時輸出 結(jié)果在理論上和最佳濾波解是等效的。
[0163] 根據(jù)上述本發(fā)明的復(fù)信號抗干擾矩陣上三角化方法，本發(fā)明實(shí)施例還提供一種復(fù) 信號抗干擾處理裝置。
[0164] 本實(shí)施例的復(fù)信號抗干擾處理裝置包括數(shù)據(jù)分配單元和C0RDIC旋轉(zhuǎn)陣，C0RDIC旋 轉(zhuǎn)陣包括邊界處理單元、內(nèi)部處理單元，其中，邊界處理單元、內(nèi)部處理單元的個數(shù)根據(jù)實(shí) 際需要設(shè)置。
[0165] 數(shù)據(jù)分配單將輸入的復(fù)信號數(shù)據(jù)矩陣中的數(shù)據(jù)分配輸入給邊界處理單元、內(nèi)部處 理單元；
[0166] 邊界處理單元用于對輸入的第一復(fù)信號數(shù)據(jù)的實(shí)部和虛部進(jìn)行第一級⑶RDIC旋 轉(zhuǎn)求模運(yùn)算和對所存儲的實(shí)數(shù)數(shù)據(jù)進(jìn)行第二級C0RDIC旋轉(zhuǎn)求模運(yùn)算，得到兩級旋轉(zhuǎn)求模結(jié) 果值和旋轉(zhuǎn)因子，用所述兩級旋轉(zhuǎn)求模結(jié)果值更新所述實(shí)數(shù)數(shù)據(jù)，并向后向的內(nèi)部處理單 元輸出所得到的旋轉(zhuǎn)因子；
[0167] 內(nèi)部處理單元用于根據(jù)前向的邊界處理單元輸出的旋轉(zhuǎn)因子，對輸入的第二復(fù)信 號數(shù)據(jù)的實(shí)部和虛部以及所存儲的第三復(fù)信號數(shù)據(jù)的實(shí)部和虛部進(jìn)行兩級C0RDIC旋轉(zhuǎn)運(yùn) 算，獲得第四復(fù)信號數(shù)據(jù)、第五復(fù)信號數(shù)據(jù)，用所述第五復(fù)信號數(shù)據(jù)更新所述第三復(fù)信號數(shù) 據(jù)，將所述第四復(fù)信號數(shù)據(jù)輸出至后續(xù)的邊界處理單元或者內(nèi)部處理單元。
[0168] 在其中一個實(shí)施例中，所述邊界處理單元可以包括：
[0169] 第一旋轉(zhuǎn)求模模塊，用于進(jìn)行對ai、a2的第一級⑶RDIC旋轉(zhuǎn)求模運(yùn)算，獲得C2、s 2、 sjci^ + 〇2 !
[0170] 第二旋轉(zhuǎn)求模模塊，用于進(jìn)行對的第二級⑶RDIC旋轉(zhuǎn)求模運(yùn)算，獲得 +a； +r2 ；
[0171 ]第一更新與輸出模塊，用于用+r_2更新r，并輸出C2、S2、ci、si;
[0172] 其中，ai、a2分別為所述第一復(fù)信號數(shù)據(jù)的實(shí)部、虛部，r為所述存儲數(shù)據(jù)， 。2、82、(31、81表示旋轉(zhuǎn)因子，_^^ |2+€+:滬表示所述兩級旋轉(zhuǎn)求模結(jié)果值，
[0173] 在其中一個實(shí)施例中，所述可以內(nèi)部處理單元包括：
[0174] 第一處理模塊，用于在根據(jù)C2、S2確定的旋轉(zhuǎn)角度為負(fù)旋轉(zhuǎn)角度時，通過C2、_S2對 b2、bi進(jìn)行第一級C0RDIC旋轉(zhuǎn)運(yùn)算，得到C2b2+S2bi、C2bi_S2b2;通過C2、-S2對di、d2進(jìn)行第一級 0)1^)1(]旋轉(zhuǎn)運(yùn)算，得到〇2(11+82(12、〇2(12_82(11;通過(31、-81對(11、〇2131 -82匕2進(jìn)行第二級001^)1〇旋 轉(zhuǎn)運(yùn)算，得到cidi+siC2bi_siS2b2;通過ci、-si對cb、C2b2+S2bi進(jìn)彳丁第二級C0RDIC旋轉(zhuǎn)運(yùn)算，得 至丨Jcld2+SlS2bl+SlC2b2;通過Cl、-Sl對C2dl+S2d2、bl進(jìn)行第二級⑶RDIC旋轉(zhuǎn)運(yùn)算，得到Clbl-SlC2dl-SlS2d2 ;通過Cl、-Sl對C2d2-S2dl、b2進(jìn)行第二級⑶RDIC旋轉(zhuǎn)運(yùn)算，得到Clb2_SlC2d2 + SlS2dl ;生成以Cldl+SlC2bl_SlS2b2為實(shí)部、Cld2+SlS2bl+SlC2b2為虛部的第五復(fù)信號數(shù)據(jù)，并生 成以Clbl-SlC2dl_SlS2d2為實(shí)部、Clb2_SlC2d2+SlS2dl為虛部的第四復(fù)信號數(shù)據(jù)；
[0175] 第二更新與輸出模塊，用于用所述第五復(fù)信號數(shù)據(jù)更新所述第三復(fù)信號數(shù)據(jù)，將 所述第四復(fù)信號數(shù)據(jù)輸出至后續(xù)的邊界處理單元或者內(nèi)部處理單元；
[0176] 其中，h、b2分別指第二復(fù)信號數(shù)據(jù)的實(shí)部和虛部，d^cb分別指第三復(fù)信號數(shù)據(jù)的 實(shí)部和虛部。
[0177] 在其中一個實(shí)施例中，所述內(nèi)部處理單元可以包括：
[0178]第二處理模塊，用于在根據(jù)C2、S2確定的旋轉(zhuǎn)角度為正旋轉(zhuǎn)角度，通過C2、_S2對bl、 b2進(jìn)行第一級⑶RDIC旋轉(zhuǎn)運(yùn)算，得到C2bl + S2b2、C2b2-S2b，通過C2、-S2對d2、dl進(jìn)行第一級 C0RDIC 旋轉(zhuǎn)運(yùn)算，得到 C2d2+S2di、C2di_S2d2，通過 Cl、_si 對 di、C2bi+S2b2 進(jìn)行第二級⑶ RDIC 旋 轉(zhuǎn)運(yùn)算，得到cidi+si(C2bi+S2b2)，通過Cl、-S1對d2、C2b2_S2bi進(jìn)行第二級C0RDIC旋轉(zhuǎn)運(yùn)算，得 至丨Jcld2+Sl(C2b2-S2bl)，通過Cl、-Sl對C2dl-S2d2、bl進(jìn)行第二級⑶RDIC旋轉(zhuǎn)運(yùn)算，得到Clbl-Sl (C2dl_S2d2)，通過C1、-S1對C2d2 + S2dl、b2進(jìn)行第二級⑶RDIC旋轉(zhuǎn)運(yùn)算，得到Clb2_Sl(C2d2 + S2dl)，生成以Cldl+Sl(C2bl+S2b2)為實(shí)部、Cld2+Sl(C2b2_S2bl)為虛部的第五復(fù)信號數(shù)據(jù)，并生 成以(31131-81(02(11-82(12)為實(shí)部、(^2-81(02(12+82(11)為虛部的第四復(fù)信號數(shù)據(jù)，第二更新與輸 出模塊，用于用所述第五復(fù)信號數(shù)據(jù)更新所述第三復(fù)信號數(shù)據(jù)，將所述第四復(fù)信號數(shù)據(jù)輸 出至后續(xù)的邊界處理單元或者內(nèi)部處理單元；
[0179]其中，h、b2分別指第二復(fù)信號數(shù)據(jù)的實(shí)部和虛部，d^cb分別指第三復(fù)信號數(shù)據(jù)的 實(shí)部和虛部。
[0180]在其中一個實(shí)施例中的信號抗干擾處理裝置，還可以包括：
[0181]權(quán)值結(jié)算模塊，用于根據(jù)所述C0RDIC旋轉(zhuǎn)陣的處理結(jié)果進(jìn)行配置權(quán)值的計算；
[0182] 權(quán)值配置模塊，用于向數(shù)據(jù)傳輸通道配置所計算出的配置權(quán)值，獲得干擾抑制的 結(jié)果輸出至終端進(jìn)行解析。
[0183] 本發(fā)明實(shí)施例提供的信號抗干擾處理裝置，需要指出的是：以上對信號抗干擾處 理裝置的描述，與上述復(fù)信號抗干擾矩陣上三角化方法的描述是類似的，并且具有上述復(fù) 信號抗干擾矩陣上三角化方法的有益效果，為節(jié)約篇幅，不再贅述；因此，以上對本發(fā)明實(shí) 施例提供的信號抗干擾處理裝置中未披露的技術(shù)細(xì)節(jié)，請參照上述提供的復(fù)信號抗干擾矩 陣上三角化方法的描述。
[0184] 以上所述實(shí)施例的各技術(shù)特征可以進(jìn)行任意的組合，為使描述簡潔，未對上述實(shí) 施例中的各個技術(shù)特征所有可能的組合都進(jìn)行描述，然而，只要這些技術(shù)特征的組合不存 在矛盾，都應(yīng)當(dāng)認(rèn)為是本說明書記載的范圍。
[0185] 以上所述實(shí)施例僅表達(dá)了本發(fā)明的幾種實(shí)施方式，其描述較為具體和詳細(xì)，但并 不能因此而理解為對發(fā)明專利范圍的限制。應(yīng)當(dāng)指出的是，對于本領(lǐng)域的普通技術(shù)人員來 說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本發(fā)明的保護(hù) 范圍。因此，本發(fā)明專利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
【主權(quán)項】
1. 一種復(fù)信號抗干擾矩陣上三角化方法，其特征在于，所述方法應(yīng)用于基于FPGA實(shí)現(xiàn) 的信號抗干擾處理裝置中，所述信號抗干裝置包括CORDIC旋轉(zhuǎn)陣，所述CORDIC旋轉(zhuǎn)陣包括 邊界處理單元、內(nèi)部處理單元，所述方法包括： 將輸入的復(fù)信號數(shù)據(jù)矩陣中的數(shù)據(jù)分配輸入給邊界處理單元、內(nèi)部處理單元； 在邊界處理單元對輸入的第一復(fù)信號數(shù)據(jù)的實(shí)部和虛部進(jìn)行第一級CORDIC旋轉(zhuǎn)求模 運(yùn)算和對所存儲的實(shí)數(shù)數(shù)據(jù)進(jìn)行第二級CORDIC旋轉(zhuǎn)求模運(yùn)算，得到兩級旋轉(zhuǎn)求模結(jié)果值和 旋轉(zhuǎn)因子，用所述兩級旋轉(zhuǎn)求模結(jié)果值更新所述實(shí)數(shù)數(shù)據(jù)，并向后向的內(nèi)部處理單元輸出 所得到的旋轉(zhuǎn)因子； 在內(nèi)部處理單元根據(jù)前向的邊界處理單元輸出的旋轉(zhuǎn)因子，對輸入的第二復(fù)信號數(shù)據(jù) 的實(shí)部和虛部以及所存儲的第三復(fù)信號數(shù)據(jù)的實(shí)部和虛部進(jìn)行兩級CORDIC旋轉(zhuǎn)運(yùn)算，獲得 第四復(fù)信號數(shù)據(jù)、第五復(fù)信號數(shù)據(jù)，用所述第五復(fù)信號數(shù)據(jù)更新所述第三復(fù)信號數(shù)據(jù)，將所 述第四復(fù)信號數(shù)據(jù)輸出至后續(xù)的邊界處理單元或者內(nèi)部處理單元。2. 根據(jù)權(quán)利要求1所述的復(fù)信號抗干擾矩陣上三角化方法，其特征在于，所述對輸入的 第一復(fù)信號數(shù)據(jù)的實(shí)部和虛部進(jìn)行第一級CORDIC旋轉(zhuǎn)求模運(yùn)算和對所存儲的實(shí)數(shù)數(shù)據(jù)進(jìn) 行第二級CORDIC旋轉(zhuǎn)求模運(yùn)算，得到兩級旋轉(zhuǎn)求模結(jié)果值和旋轉(zhuǎn)因子的過程包括：進(jìn)行對B1、&2的第一級CORDIC旋轉(zhuǎn)求模運(yùn)算，獲得（ 進(jìn)行2r的第二級CORDIC旋轉(zhuǎn)求模運(yùn)算： 其中，ai、a2分別為所述第一復(fù)信號數(shù)據(jù)的實(shí)部、虛部，r為所述存儲數(shù)據(jù)，C2、S2、ci、si表3. 根據(jù)權(quán)利要求2的基于FPGA的復(fù)信號抗干擾矩陣上三角化方法，其特征在于： 在根據(jù)C2、S2確定的旋轉(zhuǎn)角度為負(fù)旋轉(zhuǎn)角度時，所述對輸入的第二復(fù)信號數(shù)據(jù)的實(shí)部和 虛部以及所存儲的第三復(fù)信號數(shù)據(jù)的實(shí)部和虛部進(jìn)行兩級CORDIC旋轉(zhuǎn)運(yùn)算，獲得第四復(fù)信 號數(shù)據(jù)、第五復(fù)信號數(shù)據(jù)的過程包括步驟： 通過C2、-S2對b2、bi進(jìn)行第一級CORDIC旋轉(zhuǎn)運(yùn)算，得到C2b2+S2bl、C2bl_S2b2 ; 通過C2、-S2對di、d2進(jìn)行第一級CORDIC旋轉(zhuǎn)運(yùn)算，得到C2dl+S2d2、C2d2_S2dl; 通過 Cl、-Si 對 di、C2bi_S2b2 進(jìn)行第二級 CORDIC 旋轉(zhuǎn)運(yùn)算，得到 cidi+siC2bi_siS2b2; 通過。1、-81對(12、02匕2+82131進(jìn)行第二級(1)1^)1(]旋轉(zhuǎn)運(yùn)算，得到(31(12+8182131+8102匕2; 通過 C1、-S1 對 C2di+S2d2、bi 進(jìn)行第二級 CORDIC 旋轉(zhuǎn)運(yùn)算，得到 cibi-siC2di_siS2d2; 通過 Cl、-Si 對 C2d2_S2di、b2 進(jìn)行第二級 CORDIC 旋轉(zhuǎn)運(yùn)算，得到 cib2_siC2d2+siS2di; 生成以Cldl+SlC2bl_SlS2b2為實(shí)部、Cld2+SlS2bl+SlC2b2為虛部的第五復(fù)信號數(shù)據(jù)，并生成 以Clbl-SlC2dl_SlS2d2為實(shí)部、Clb2-SlC2d2+SlS2dl為虛部的第四復(fù)信號數(shù)據(jù)； 其中，h、b2分別指第二復(fù)信號數(shù)據(jù)的實(shí)部和虛部，(^、辦分別指第三復(fù)信號數(shù)據(jù)的實(shí)部 和虛部。4. 根據(jù)權(quán)利要求2的復(fù)信號抗干擾矩陣上三角化方法，其特征在于： 在根據(jù)C2、S2確定的旋轉(zhuǎn)角度為正旋轉(zhuǎn)角度時，所述根據(jù)前向的邊界處理單元輸出的旋 轉(zhuǎn)因子，對輸入的第二復(fù)信號數(shù)據(jù)的實(shí)部和虛部以及所存儲的第三復(fù)信號數(shù)據(jù)的實(shí)部和虛 部進(jìn)行兩級CORDIC旋轉(zhuǎn)運(yùn)算，獲得第四復(fù)信號數(shù)據(jù)、第五復(fù)信號數(shù)據(jù)的過程包括步驟： 通過C2、-S2對bi、b2進(jìn)行第一級CORDIC旋轉(zhuǎn)運(yùn)算，得到C2bi+S2b2、C2b2_S2b; 通過前向的邊界處理單元輸出的C2、-S2對d2、di進(jìn)行第一級CORDIC旋轉(zhuǎn)運(yùn)算，得到C2d2+ S2dl、C2dl_S2d2; 通過Cl、-Si對di、C2bi+S2b2進(jìn)行第二級CORDIC旋轉(zhuǎn)運(yùn)算，得到cidi+si(C2bi+S2b2); 通過Cl、-Si對d2、C2b2_S2bi進(jìn)行第二級CORDIC旋轉(zhuǎn)運(yùn)算，得到Cid2+si (C2b2_S2bi); 通過(31、-81對02(11-82(12、131進(jìn)行第二級(1)1^)1(]旋轉(zhuǎn)運(yùn)算，得到(31131-81(02(11-82(12); 通過Cl、-Si對C2d2+S2di、b2進(jìn)行第二級CORDIC旋轉(zhuǎn)運(yùn)算，得到Cib2_si (C2d2+S2di); 生成以Cldl+Sl(C2bl+S2b2)為實(shí)部、Cld2+Sl(C2b2_S2bl)為虛部的第五復(fù)信號數(shù)據(jù)，并生成 以Clbl-Sl(C2dl_S2d2)為實(shí)部、Clb2_Sl(C2d2+S2dl)為虛部的第四復(fù)信號數(shù)據(jù)； 其中，h、b2分別指第二復(fù)信號數(shù)據(jù)的實(shí)部和虛部，(^、辦分別指第三復(fù)信號數(shù)據(jù)的實(shí)部 和虛部。5. 根據(jù)權(quán)利要求1的復(fù)信號抗干擾矩陣上三角化方法，其特征在于，將該基于FPGA的復(fù) 信號抗干擾矩陣上三角化方法用于抗干擾數(shù)據(jù)處理中。6. -種復(fù)信號抗干擾處理裝置，其特征在于，包括數(shù)據(jù)分配單元和CORDIC旋轉(zhuǎn)陣，所述 CORDIC旋轉(zhuǎn)陣包括邊界處理單元、內(nèi)部處理單元： 數(shù)據(jù)分配單將輸入的復(fù)信號數(shù)據(jù)矩陣中的數(shù)據(jù)分配輸入給邊界處理單元、內(nèi)部處理單 元； 邊界處理單元用于對輸入的第一復(fù)信號數(shù)據(jù)的實(shí)部和虛部進(jìn)行第一級⑶RDIC旋轉(zhuǎn)求 模運(yùn)算和對所存儲的實(shí)數(shù)數(shù)據(jù)進(jìn)行第二級CORDIC旋轉(zhuǎn)求模運(yùn)算，得到兩級旋轉(zhuǎn)求模結(jié)果值 和旋轉(zhuǎn)因子，用所述兩級旋轉(zhuǎn)求模結(jié)果值更新所述實(shí)數(shù)數(shù)據(jù)，并向后向的內(nèi)部處理單元輸 出所得到的旋轉(zhuǎn)因子； 內(nèi)部處理單元用于根據(jù)前向的邊界處理單元輸出的旋轉(zhuǎn)因子，對輸入的第二復(fù)信號數(shù) 據(jù)的實(shí)部和虛部以及所存儲的第三復(fù)信號數(shù)據(jù)的實(shí)部和虛部進(jìn)行兩級CORDIC旋轉(zhuǎn)運(yùn)算，獲 得第四復(fù)信號數(shù)據(jù)、第五復(fù)信號數(shù)據(jù)，用所述第五復(fù)信號數(shù)據(jù)更新所述第三復(fù)信號數(shù)據(jù)，將 所述第四復(fù)信號數(shù)據(jù)輸出至后續(xù)的邊界處理單元或者內(nèi)部處理單元。7. 根據(jù)權(quán)利要求6所述的信號抗干擾處理裝置，其特征在于，所述邊界處理單元包括： 第一旋轉(zhuǎn)求模模塊，用于進(jìn)行對的第一級⑶RDIC旋轉(zhuǎn)求模運(yùn)算，獲得c2、S2、 + α2 ! 第二旋轉(zhuǎn)求模模塊，用于進(jìn)行對+ f、r的第二級⑶RDIC旋轉(zhuǎn)求模運(yùn)算，獲得C1、S1、 λ,2 + a%2 + r2 ' 第一更新與輸出模塊，用于用十<322 +.r_2更新:T，并輸出C2、S2、Cl、SI; 其中，ai、a2分別為所述第一復(fù)信號數(shù)據(jù)的實(shí)部、虛部，r為所述存儲數(shù)據(jù)，C2、 s2、 Cl、SI表示旋轉(zhuǎn)因子，+4 +.__r2表示所述兩級旋轉(zhuǎn)求模結(jié)果值，8. 根據(jù)權(quán)利要求7的信號抗干擾處理裝置，其特征在于，所述內(nèi)部處理單元包括： 第一處理模塊，用于在根據(jù)C2、S2確定的旋轉(zhuǎn)角度為負(fù)旋轉(zhuǎn)角度時，通過C2、_S2對b2、bl 進(jìn)行第一級⑶RDIC旋轉(zhuǎn)運(yùn)算，得到C2b2 + S2bl、C2bl-S2b2;通過C2、-S2對dl、d2進(jìn)行第一級 CORDIC 旋轉(zhuǎn)運(yùn)算，得到 C2di+S2d2、C2d2_S2di;通過 C1、-S1 對 di、C2bi_S2b2 進(jìn)行第二級⑶ RDIC 旋 轉(zhuǎn)運(yùn)算，得到cidi+siC2bi_siS2b2;通過Cl、-Si對d2、C2b2+S2bi進(jìn)行第二級⑶RDIC旋轉(zhuǎn)運(yùn)算，得 至1」(31(12 + 8182131 + 81〇2匕2;通過(31、-81對〇2(11 + 82(12、131進(jìn)行第二級〇01?01〇方定轉(zhuǎn)運(yùn)算，得到(31131-SlC2dl-SlS2d2;通過Cl、-Sl對C2d2-S2dl、b2進(jìn)行第二級⑶RDIC旋轉(zhuǎn)運(yùn)算，得到Clb2-SlC2d2 + SlS2dl ;生成以Cldl+SlC2bl_SlS2b2為實(shí)部、Cld2+SlS2bl+SlC2b2為虛部的第五復(fù)信號數(shù)據(jù)，并生 成以Clbl-SlC2dl_SlS2d2為實(shí)部、Clb2_SlC2d2+SlS2dl為虛部的第四復(fù)信號數(shù)據(jù)； 第二更新與輸出模塊，用于用所述第五復(fù)信號數(shù)據(jù)更新所述第三復(fù)信號數(shù)據(jù)，將所述 第四復(fù)信號數(shù)據(jù)輸出至后續(xù)的邊界處理單元或者內(nèi)部處理單元； 其中，h、b2分別指第二復(fù)信號數(shù)據(jù)的實(shí)部和虛部，(^、辦分別指第三復(fù)信號數(shù)據(jù)的實(shí)部 和虛部。9. 根據(jù)權(quán)利要求7的信號抗干擾處理裝置，其特征在于，所述內(nèi)部處理單元包括： 第二處理模塊，用于在根據(jù)C2、S2確定的旋轉(zhuǎn)角度為正旋轉(zhuǎn)角度，通過C2、-S2對bl、b2進(jìn) 行第一級CORDIC旋轉(zhuǎn)運(yùn)算，得到、C2b2-s2b，通過C 2、-S2對d2、Cl1進(jìn)行第一級CORDIC旋 轉(zhuǎn)運(yùn)算，得到C2d2+S2di、C2di_S2d2，通過Cl、-Si對di、C2bi+S2b2進(jìn)行第二級CORDIC旋轉(zhuǎn)運(yùn)算，得 至丨Jcldl+Sl(C2bl+S2b2)，通過Cl、-Sl對d2、C2b2-S2bl進(jìn)行第二級⑶RDIC旋轉(zhuǎn)運(yùn)算，得到Cld2+Sl (C2b2-S2bl)，通過Cl、-Sl對C2dl-S2d2、bl進(jìn)行第二級⑶RDIC旋轉(zhuǎn)運(yùn)算，得到Clbl-Sl(C2dl-S2d2)，通過C1、-S1 對C2d2+S2dl、b2進(jìn)行第二級CORDIC旋轉(zhuǎn)運(yùn)算，得至l」Clb2_Sl(C2d2+S2dl)，生成 以Cldl+Sl(C2bl+S2b2)為實(shí)部、Cld2+Sl(C2b2_S2bl)為虛部的第五復(fù)信號數(shù)據(jù)，并生成以Clbl-Sl (C2dl_S2d2)為實(shí)部、Clb2_Sl(C2d2+S2dl)為虛部的第四復(fù)信號數(shù)據(jù)，第二更新與輸出模塊，用 于用所述第五復(fù)信號數(shù)據(jù)更新所述第三復(fù)信號數(shù)據(jù)，將所述第四復(fù)信號數(shù)據(jù)輸出至后續(xù)的 邊界處理單元或者內(nèi)部處理單元； 其中，h、b2分別指第二復(fù)信號數(shù)據(jù)的實(shí)部和虛部，(^、辦分別指第三復(fù)信號數(shù)據(jù)的實(shí)部 和虛部。10. 根據(jù)權(quán)利要求7的信號抗干擾處理裝置，其特征在于，還包括： 權(quán)值結(jié)算模塊，用于根據(jù)所述CORDIC旋轉(zhuǎn)陣的處理結(jié)果進(jìn)行配置權(quán)值的計算； 權(quán)值配置模塊，用于向數(shù)據(jù)傳輸通道配置所計算出的配置權(quán)值，獲得干擾抑制的結(jié)果 輸出至終端進(jìn)行解析。
【文檔編號】G06F17/16GK105893334SQ201610188383
【公開日】2016年8月24日
【申請日】2016年3月28日
【發(fā)明人】葉韜成, 潘未莊, 牟傳坤, 夏效禹
【申請人】廣州海格通信集團(tuán)股份有限公司