一種cmos芯片快速i2c配置/燒錄方法
【專利摘要】本發(fā)明公開了一種CMOS芯片快速I2C配置/燒錄方法，其包括以下步驟：將每個攝像產(chǎn)品的色彩均勻性/亮度均勻性較正至5％范圍內(nèi)；PC將這些較正數(shù)據(jù)作為配置數(shù)據(jù)存貯入相應攝像產(chǎn)品的CMOS芯片，或者是PC需要獲取I2C數(shù)據(jù)，批量將I2C數(shù)據(jù)從Sensor讀取；FPGA寫入Sensor I2C的速率由PC配置，寫入時鐘由FPGA分頻獲得，實現(xiàn)I2C寫入速率0?5M的無級可調(diào)。本發(fā)明不但提升了I2C寫入的速度，且擁有高精度的I2C延時，讓I2C寫入面向類似于像EEPROM等需要超過1.7ms延時的時候，不但能節(jié)省時間，也提供高精度的延時方案，寫入更加穩(wěn)定，因使用PC的延時不精確而造成EEPROM器件寫入數(shù)據(jù)錯誤等問題得以解決。
【專利說明】
一種CMOS芯片快速12C配置/燒錄方法
技術(shù)領(lǐng)域
[0001 ] 本發(fā)明涉及一種I2C配置/燒錄方法，尤其涉及一種CMOS芯片快速I2C配置/燒錄方法。
【背景技術(shù)】
[0002]CMOS Sensor的I2C寫入速度影響了出圖速度，影響了攝像產(chǎn)品如LSC、WB等產(chǎn)品較正數(shù)據(jù)燒錄存入Sensor/EEPROM的效率。CMOS指CompI ementary Metal OxideSemiconductor，互補金屬氧化物半導體；Sens or指傳感器；12C指Inter — IntegratedCircuit，兩線式串行。12(3有多種模式，從寫入方式上分可以分為:Byte模式(圖1)和Page模式(圖2) ;135^6模式又可以分位8匕5^68匕5^6、16匕5^616匕5^6、16匕5^68匕5^6、32匕5^616匕}^6等等。
[0003]但不管是哪種I2C寫入方式為了保證寫入的準確性，會對寫入的數(shù)據(jù)進行ACK(Acknowledgement，確認字符)較驗，然后再寫入下一個數(shù)據(jù)。在系統(tǒng)設(shè)計中，為了保證寫入數(shù)據(jù)的靈活度，一般I2C寫入數(shù)據(jù)由PC(personal computer，個人計算機)產(chǎn)生，業(yè)內(nèi)的測試板卡都是由PC將產(chǎn)生的數(shù)據(jù)通過USB2.0/USB3.0接口傳至單片機，并由單片機寫入對應的芯片，當芯片寫入正確后，反饋ACK信號，同樣由單片機將結(jié)果上傳至PC，當上傳至PC判別為真時，再傳下一個指令，并重復。又因PC的延時精度較差，USB2.0/USB3.0數(shù)據(jù)解析需要耗時，也有因為寫入EEPROM本身需要延時，避免PC間的差異，加大延時時間，每條指令間的間隔時間至少需要1.5ms。但較多芯片寫入的指令間的間隔時間只需要50us。如圖3所示，傳統(tǒng)方式η條I2C指令的耗時時間為N*(tl+t2+t3+t4+t5+t6)。

【發(fā)明內(nèi)容】

[0004]為了解決以上不足，本發(fā)明提出一種CMOS芯片快速I2C配置/燒錄方法，其能提高CMOS Sensor的I2C寫入速度。
[0005]本發(fā)明的解決方案是:一種CMOS芯片快速12C配置/燒錄方法，其包括以下步驟:由PC對CMOS Sensor進行配置；由PC對該CMOS圖像數(shù)據(jù)進行分析處理，最終獲得較正數(shù)據(jù):將每個攝像產(chǎn)品的色彩均勻性/亮度均勻性較正至5%范圍內(nèi)；然后PC將這些較正數(shù)據(jù)作為配置數(shù)據(jù)寫入相應攝像產(chǎn)品的CMOS芯片的Sensor OTP或EEPROM或Sensor寄存器，或者是PC需要獲取I2C數(shù)據(jù)，批量將I2C數(shù)據(jù)從Sensor讀取;FPGA寫入Sensor I2C的速率由PC配置，寫入時鐘由FPGA分頻獲得，實現(xiàn)12C寫入速率的無級可調(diào)(0-5M)。
[0006]作為上述方案的進一步改進，將CMOS圖像數(shù)據(jù)通過USB2.0/USB3.0接口傳至PC。
[0007]作為上述方案的進一步改進，PC將I2C數(shù)據(jù)批量發(fā)送至FPGA，或由FPGA批量讀取數(shù)據(jù)發(fā)送至PC。
[0008]進一步地，F(xiàn)PGA抓取I2C信號的上升沿和下降沿，由FPGA根據(jù)上升沿和下降沿時能準確延時，避免傳輸過程或PC延時產(chǎn)生誤差。
[0009]再進一步地，I2C信號的I2C數(shù)通過該接口批量甚至更多數(shù)據(jù)一次性傳輸至FPGA，由FPGA的RAM作為緩存，按照后端芯片的特性，將數(shù)據(jù)寫入后端芯片；其中該后端芯片指CMOS 芯片或 EEPROM。
[0010]作為上述方案的進一步改進，寫入I2C速率可由PC無級可調(diào)，由FPGA產(chǎn)生I2C寫入基準時鐘，根據(jù)PC所設(shè)頻率由FPGA將I2C數(shù)據(jù)寫入Sensor/EEPROM，或是批量由FPGA讀取Sensor/EEPROM，再批量回傳至PC ； 12C數(shù)據(jù)由PC批量將12C發(fā)至FPGA。
[0011]作為上述方案的進一步改進，CMOS芯片安裝在卡板外殼內(nèi)，在CMOS芯片與外殼之間通過散熱硅脂和/或散熱硅膠片散熱。
[0012]再進一步地，散熱硅脂和/或散熱硅膠片具有帶粘性。
[0013]本發(fā)明的有益效果為:本發(fā)明不但提升了I2C寫入的速度(與傳統(tǒng)相比超10倍)，且擁有高精度的I2C延時，讓I2C寫入面向類似于像EEPROM等需要超過1.7ms延時的時候，不但可以節(jié)省時間，也提供了高精度的延時方案，寫入更加穩(wěn)定，因使用PC的延時不精確而造成EEPROM器件寫入數(shù)據(jù)錯誤等問題得以解決。
【附圖說明】
[0014]圖1是I2C寫入方式為Byte模式的示意圖。
[0015]圖2是I2C寫入方式為Byte模式的示意圖。
[0016]圖3是傳統(tǒng)的方式延時框架圖。
[0017]圖4是本發(fā)明CMOS芯片快速I2C配置/燒錄方法的方式延時框架圖。
【具體實施方式】
[0018]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0019]請參閱圖4，本發(fā)明的CMOS芯片快速I2C配置/燒錄方法，其包括以下步驟:將CMOS圖像數(shù)據(jù)通過接口以I2C信號傳輸方式傳輸至PC;由PC對該CMOS圖像數(shù)據(jù)進行分析處理，最終獲得較正數(shù)據(jù):將每個攝像產(chǎn)品的色彩均勻性/亮度均勻性較正至5 %范圍內(nèi)；然后PC將這些較正數(shù)據(jù)作為配置數(shù)據(jù)存貯入相應攝像產(chǎn)品的CMOS芯片的Sensor OTP或EEPR0M。
[0020]先由PC對CMOS Sensor進行配置;再由PC對該CMOS圖像數(shù)據(jù)進行分析處理，最終獲得較正數(shù)據(jù):將每個攝像產(chǎn)品的色彩均勻性/亮度均勻性較正至5%范圍內(nèi)；然后PC將這些較正數(shù)據(jù)作為配置數(shù)據(jù)寫入相應攝像產(chǎn)品的CMOS芯片的Sensor OTP或EEPROM或Sensor寄存器，或者是PC需要獲取12C數(shù)據(jù)，批量將12C數(shù)據(jù)從Sensor讀取;最后FPGA寫入Sensor I2C的速率由PC配置，寫入時鐘由FPGA分頻獲得，實現(xiàn)I2C寫入速率的無級可調(diào)(0-5M)。
[0021]因圖像檢測、LSC較正算法多為PC端處理，系統(tǒng)將CMOS圖像數(shù)據(jù)通過USB2.0/USB3.0接口將圖像傳至PC，由PC對圖像進行分析處理，最終獲得較正數(shù)據(jù)，將每個產(chǎn)品的色彩均勻性/亮度均勻性較正至5%范圍甚至更小，然后PC將這些配置數(shù)據(jù)等存貯入SensorOTP或EEPR0M。
[0022]PC采用FPGA構(gòu)架，利用了 FPGA能夠精確延時的特性，也利用FPGA可以抓取I2C信號上升沿和下降沿的特性，由上位機傳輸延時指令至FPGA，從而達到精確延時的目的。同時本發(fā)明將I2C數(shù)通過USB2.0/USB3.0接口批量(1024Byte)甚至更多數(shù)據(jù)一次性傳至FPGA，由FPGA RAM做為緩存，按照后端IC特性，將數(shù)據(jù)寫入后端芯片。其中該后端芯片指CMOS芯片或EEPR0M。寫入I2C速率可由PC無級可調(diào)，由FPGA產(chǎn)生I2C寫入基準時鐘，根據(jù)PC所設(shè)頻率由FPGA將12C數(shù)據(jù)寫入Sensor/EEPROM，或是批量由FPGA讀取Sensor/EEPROM，再批量回傳至PC; 12C數(shù)據(jù)由PC批量將12C發(fā)至FPGA。
[0023]現(xiàn)芯片一般支持400K速率的寫入，如每條數(shù)據(jù)的時間間隔需要50us，以100條I2C
指令計算。
[0024](I)常規(guī)方式:
[0025]T1+T2+T3+T4 耗時:100*1.5(ms) = 150ms。
[0026]寫入100條指令耗時:1/400*36*100(以8byte I2C地址+16位寄存器地址+8位I2C值+4 個 ACK)= 9ms。
[0027]共計159ms。
[0028](I)本發(fā)明耗時:100*50us = 5ms。
[0029]寫入12C 耗時:9ms。
[0030]共計14ms，提升的時間超10倍。
[0031]本發(fā)明不但提升了I2C寫入的速度超10倍，且擁有高精度的I2C延時，讓I2C寫入面向類似于像EEPROM等需要超過1.7ms延時時，不但可以節(jié)省時間，也提供了高精度的延時方案，寫入更加穩(wěn)定，因使用PC的延時不精確而造成EEPROM器件寫入數(shù)據(jù)錯誤等問題得以解決。
[0032]為了保證整個系統(tǒng)的散熱，在板卡外殼的設(shè)計上對于較大發(fā)熱量的芯片做了散熱處理，芯片與外殼之間通過散熱硅脂和/或散熱硅膠片散熱，可通過帶粘性散熱硅膠脂進行散熱。
[0033]以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
【主權(quán)項】
1.一種CMOS芯片快速I2C配置/燒錄方法，其特征在于:其包括以下步驟: 由PC對CMOS Sensor進行配置； 由PC對該CMOS圖像數(shù)據(jù)進行分析處理，最終獲得較正數(shù)據(jù):將每個攝像產(chǎn)品的色彩均勻性/亮度均勻性較正至5%范圍內(nèi)； 然后PC將這些較正數(shù)據(jù)作為配置數(shù)據(jù)寫入相應攝像產(chǎn)品的CMOS芯片的Sensor OTP或EEPROM或Sensor寄存器，或者是PC需要獲取I2C數(shù)據(jù)，批量將I2C數(shù)據(jù)從Sensor讀?。? FPGA寫入Sensor I2C的速率由PC配置，寫入時鐘由FPGA分頻獲得，實現(xiàn)I2C寫入速率0-5M的無級可調(diào)。2.如權(quán)利要求1所述的CMOS芯片快速I2C配置/燒錄方法，其特征在于:將CMOS圖像數(shù)據(jù)通過 USB2.0/USB3.0 接 口 傳至 PC。3.如權(quán)利要求1所述的CMOS芯片快速I2C配置/燒錄方法，其特征在于:PC將I2C數(shù)據(jù)批量發(fā)送至FPGA，或由FPGA批量讀取數(shù)據(jù)發(fā)送至PC。4.如權(quán)利要求3所述的CMOS芯片快速I2C配置/燒錄方法，其特征在于:FPGA抓取I2C信號的上升沿和下降沿，由FPGA根據(jù)上升沿和下降沿時能準確延時，避免傳輸過程或PC延時產(chǎn)生誤差。5.如權(quán)利要求4所述的CMOS芯片快速I2C配置/燒錄方法，其特征在于:I2C信號的I2C數(shù)通過該接口批量數(shù)據(jù)一次性傳輸至FPGA，由FPGA的RAM作為緩存，按照后端芯片的特性，將數(shù)據(jù)寫入后端芯片;其中該后端芯片指CMOS芯片或EEPR0M。6.如權(quán)利要求1所述的CMOS芯片快速I2C配置/燒錄方法，其特征在于:寫入I2C速率可由PC無級可調(diào)，由FPGA產(chǎn)生I2C寫入基準時鐘，根據(jù)PC所設(shè)頻率由FPGA將I2C數(shù)據(jù)寫入Sensor/EEPROM，或是批量由FPGA讀取Sensor/EEPROM，再批量回傳至PC ； 12C數(shù)據(jù)由PC批量將I2C發(fā)至FPGA。7.如權(quán)利要求1所述的CMOS芯片快速I2C配置/燒錄方法，其特征在于:CMOS芯片安裝在卡板外殼內(nèi)，在CMOS芯片與外殼之間通過散熱硅脂和/或散熱硅膠片散熱。8.如權(quán)利要求6所述的CMOS芯片快速I2C配置/燒錄方法，其特征在于:散熱硅脂和/或散熱硅膠片具有帶粘性。
【文檔編號】G06F13/42GK105912354SQ201610149264
【公開日】2016年8月31日
【申請日】2016年3月16日
【發(fā)明人】鐘岳良, 夏遠洋, 林浩
【申請人】昆山軟龍格自動化技術(shù)有限公司