分析半導(dǎo)體裝置的性能的系統(tǒng)、方法和計(jì)算機(jī)程序產(chǎn)品的制作方法
【專利摘要】提供一種用于確定半導(dǎo)體裝置的性能的系統(tǒng)、方法和計(jì)算機(jī)程序產(chǎn)品。所述方法包括提供與半導(dǎo)體裝置的標(biāo)稱性能相應(yīng)的技術(shù)計(jì)算機(jī)輔助設(shè)計(jì)數(shù)據(jù)集合；識(shí)別與所述半導(dǎo)體裝置的制造期間發(fā)生的工藝變化相應(yīng)的多個(gè)工藝變化源；使用所述多個(gè)工藝變化源中的每一個(gè)工藝變化源的標(biāo)稱值生成半導(dǎo)體裝置的電參數(shù)的標(biāo)稱值查找表；使用與被識(shí)別為相應(yīng)于半導(dǎo)體裝置的所述多個(gè)工藝變化源中的每一個(gè)工藝變化源相應(yīng)的變化值生成所述半導(dǎo)體裝置的電參數(shù)的多個(gè)工藝變化查找表。
【專利說明】
分析半導(dǎo)體裝置的性能的系統(tǒng)、方法和計(jì)算機(jī)程序產(chǎn)品
技術(shù)領(lǐng)域
[0001] 本發(fā)明構(gòu)思總體涉及半導(dǎo)體裝置以及用于設(shè)計(jì)半導(dǎo)體裝置的系統(tǒng)和方法以及計(jì) 算機(jī)程序廣品。
【背景技術(shù)】
[0002] 對(duì)提供更高且性能更一致的半導(dǎo)體裝置的需求不斷增加?？梢酝ㄟ^生成這種裝置 的數(shù)據(jù)模型來實(shí)現(xiàn)這種裝置以及包括這種裝置的系統(tǒng)的設(shè)計(jì)。例如，基于查找表(LUT)的建 模方法可以提供從TCAD/實(shí)驗(yàn)數(shù)據(jù)生成緊湊模型而不損失模型擬合的精度的快速周轉(zhuǎn)時(shí) 間。然而，這種模型的精確度以及有效性可能受到在基于LUT的模型內(nèi)可能很難考慮到的工 藝變化的影響。在基于等式的緊湊模型(例如，BS頂，PSP)中，可以通過模型參數(shù)集合捕獲工 藝變化。然而，類似方法不能應(yīng)用于基于LUT的模型，原因是在這種模型中沒有模型參數(shù)。顯 然，基于LUT的模型中缺乏工藝變化的處理可能會(huì)限制基于LUT的建模技術(shù)的應(yīng)用。

【發(fā)明內(nèi)容】

[0003] 本發(fā)明構(gòu)思的一些實(shí)施例涉及用于分析半導(dǎo)體裝置的性能的計(jì)算機(jī)實(shí)現(xiàn)方式。這 種方法包括:提供與半導(dǎo)體裝置的標(biāo)稱性能相應(yīng)的技術(shù)計(jì)算機(jī)輔助設(shè)計(jì)數(shù)據(jù)集合;識(shí)別與 半導(dǎo)體裝置的制造期間發(fā)生的工藝變化相應(yīng)的多個(gè)工藝變化源;使用多個(gè)工藝變化源中的 每一個(gè)工藝變化源的標(biāo)稱值生成半導(dǎo)體裝置的電參數(shù)的標(biāo)稱值查找表;使用與被識(shí)別為相 應(yīng)于半導(dǎo)體裝置的多個(gè)工藝變化源中的每一個(gè)工藝變化源相應(yīng)的變化值生成半導(dǎo)體裝置 的電參數(shù)的多個(gè)工藝變化查找表。
[0004] 在一些實(shí)施例中，與半導(dǎo)體裝置的標(biāo)稱性能相應(yīng)的技術(shù)計(jì)算機(jī)輔助設(shè)計(jì)數(shù)據(jù)集合 包括與在沒有任何工藝變化的情況下的半導(dǎo)體裝置相應(yīng)的技術(shù)計(jì)算機(jī)輔助設(shè)計(jì)數(shù)據(jù)集合。
[0005] -些實(shí)施例提供了與半導(dǎo)體裝置的標(biāo)稱性能相應(yīng)的技術(shù)計(jì)算機(jī)輔助設(shè)計(jì)數(shù)據(jù)集 合基于與在預(yù)期性能的基本上所有情況下的半導(dǎo)體裝置的電流和電壓曲線相應(yīng)的實(shí)驗(yàn)數(shù) 據(jù)。
[0006] 在一些實(shí)施例中，使用與被識(shí)別為相應(yīng)于半導(dǎo)體裝置的多個(gè)工藝變化源中的每一 個(gè)工藝變化源相應(yīng)的變化值生成導(dǎo)體裝置的電參數(shù)的多個(gè)工藝變化查找表的步驟包括:對(duì) 于多個(gè)工藝變化源中的每個(gè)工藝變化源，生成從工藝變化的標(biāo)稱值到工藝變化限制范圍內(nèi) 的工藝變化值的統(tǒng)計(jì)分布;計(jì)算與工藝變化值相應(yīng)的多個(gè)依賴值。
[0007] -些實(shí)施例提供了生成統(tǒng)計(jì)分布的步驟包括:生成從給定負(fù)數(shù)標(biāo)準(zhǔn)偏差到給定正 數(shù)標(biāo)準(zhǔn)偏差的范圍內(nèi)的工藝變化值的高斯分布，其中，所述高斯分布的均值等于零，與標(biāo)稱 情況(無工藝變化)相應(yīng)。
[0008] 在一些實(shí)施例中，計(jì)算多個(gè)依賴值的步驟包括:計(jì)算與半導(dǎo)體裝置的電流對(duì)半導(dǎo) 體的閾值電壓的線性依賴相應(yīng)的線性依賴值;計(jì)算與半導(dǎo)體裝置的電流對(duì)半導(dǎo)體的閾值電 壓的指數(shù)依賴相應(yīng)的指數(shù)依賴值。
[0009] -些實(shí)施例提供了根據(jù)下面的等式使用標(biāo)稱電流(IdQ)、多個(gè)查找表中的相應(yīng)一個(gè) 查找表中的電流倌（Idi)以及包括高斯分布Δ Pi的陣列中的倌確定線性依賴值：
[0010]
[0011] 在一些實(shí)施例中，根據(jù)下面的等式使用標(biāo)稱電流(Ido)、多個(gè)工藝變化查找表中的 相應(yīng)一個(gè)工藝變化查找表中的電流值（Idi)以及包括高斯分布△ Pi的陣列中的值計(jì)算指數(shù) 依賴值：
[0012]
[0013] -些實(shí)施例包括計(jì)算從標(biāo)稱電流-電壓曲線提取的偏置依賴系數(shù)。在一些實(shí)施例 中，計(jì)算偏置依賴系數(shù)包括使用來自標(biāo)稱值查找表的值計(jì)算正電流依賴(Id(plus))和負(fù)電 流依賴(Id (minus))，其中，
[0014] Id(plus) = Id(Vgs = VgsO_A Vt，Vds = VdsO);以及
[0015] Id (minus) = Id(Vgs = Vgs0+ Δ Vt,Vds = VdsO)〇
[0016] -些實(shí)施例包括使用正電流依賴（Id(plus))和負(fù)電流依賴（Id(minus))生成Id的 算術(shù)平均（Id(avel))和Id的幾何平均（Id(a Ve2))。在一些實(shí)施例中，如下計(jì)算偏置依賴系 數(shù)：
[0017]
[0018] 一些實(shí)施例包括將電流Id計(jì)算為：
[0019] Id = q · Id(lin) + (l-n) · Id(exp)〇
[0020] -些實(shí)施例包括使用阻尼因子β將電流Id計(jì)算為：
[0021] Id = P · η · Id(lin) + (1-P · η) · Id(exp)〇
[0022] 在一些實(shí)施例中，提供與半導(dǎo)體裝置的標(biāo)稱性能相應(yīng)的技術(shù)計(jì)算機(jī)輔助設(shè)計(jì)數(shù)據(jù) 集合的步驟包括接收與半導(dǎo)體裝置相應(yīng)的性能數(shù)據(jù)。
[0023] 一些實(shí)施例提供了半導(dǎo)體裝置包括M0SFET、TFET或其它類型的場(chǎng)效應(yīng)晶體管。
[0024] -些實(shí)施例包括使用標(biāo)稱值查找表和多個(gè)工藝變化查找表構(gòu)建半導(dǎo)體裝置的基 于Verilog-A的模型，其中，基于Verilog-A的模型被配置為基于工藝變化在給定電壓偏置 點(diǎn)計(jì)算電流和電容值。在一些實(shí)施例中，基于Verilog-A的模型還被配置為在半導(dǎo)體裝置的 整個(gè)操作范圍內(nèi)生成平滑的電流-電壓以及電容-電壓曲線。一些實(shí)施例提供了半導(dǎo)體裝置 的基于Verilog-A的模型使用標(biāo)稱值查找表，與每個(gè)識(shí)別的工藝變化的正數(shù)標(biāo)準(zhǔn)偏差相應(yīng) 的多個(gè)工藝變化查找表中的一個(gè)以及與每個(gè)識(shí)別的工藝變化的負(fù)數(shù)標(biāo)準(zhǔn)偏差相應(yīng)的多個(gè) 工藝變化查找表中的一個(gè)。
[0025] 本發(fā)明構(gòu)思的一些實(shí)施例涉及用于分析半導(dǎo)體裝置的性能的系統(tǒng)。這種系統(tǒng)可以 包括處理器；以及存儲(chǔ)器，存儲(chǔ)計(jì)算機(jī)可讀代碼，當(dāng)執(zhí)行所述計(jì)算機(jī)可讀代碼時(shí)，使處理器 執(zhí)行本文公開的操作。
[0026] 本發(fā)明構(gòu)思的一些實(shí)施例涉及計(jì)算機(jī)程序產(chǎn)品，包括:非臨時(shí)性計(jì)算機(jī)可讀存儲(chǔ) 介質(zhì)，存儲(chǔ)計(jì)算機(jī)可讀程序代碼，當(dāng)電子裝置的處理器執(zhí)行所述計(jì)算機(jī)可讀程序代碼時(shí)，使 處理器執(zhí)行本文公開的操作。這種操作的示例可以包括提供與半導(dǎo)體裝置的標(biāo)稱性能相應(yīng) 的技術(shù)計(jì)算機(jī)輔助設(shè)計(jì)數(shù)據(jù)集合;識(shí)別與半導(dǎo)體裝置的制造期間發(fā)生的工藝變化相應(yīng)的多 個(gè)工藝變化源;使用多個(gè)工藝變化源中的每一個(gè)工藝變化源的標(biāo)稱值生成半導(dǎo)體裝置的電 參數(shù)的標(biāo)稱值查找表;使用與被識(shí)別為相應(yīng)于半導(dǎo)體裝置的多個(gè)工藝變化源中的每一個(gè)工 藝變化源相應(yīng)的變化值來生成導(dǎo)體裝置的電參數(shù)的多個(gè)工藝變化查找表;使用標(biāo)稱值查找 表和多個(gè)工藝變化查找表生成半導(dǎo)體的基于Verilog-A的模型；使用正電流依賴（Id (?11^))和負(fù)電流依賴（1<1(11111^))生成1(1的算術(shù)平均（1 (1(&^1))和1(1的幾何平均（1(1 (ave2))計(jì)算從標(biāo)稱電流-電壓曲線提取的偏置依賴系數(shù)。
[0027] 值得注意的是，相對(duì)于一個(gè)實(shí)施例描述的本發(fā)明構(gòu)思的各方面，可以并入不同的 實(shí)施例，雖然沒有相對(duì)于此的具體描述。也就是說，所有實(shí)施例和/或任何實(shí)施例的特征可 以以任何方式和/或組合進(jìn)行組合。本發(fā)明構(gòu)思的這些和其它的目的和/或方面在下面闡述 的說明書中詳細(xì)解釋。
【附圖說明】
[0028] 圖1是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的方法和計(jì)算機(jī)程序產(chǎn)品中的操作的框 圖。
[0029]圖2是根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的從緊湊（SPICE)模型和TCAD模擬以及η型 M0SFET的各種工藝變化拐角生成的Id_Vg曲線和0Ν-電流柱狀圖。
[0030] 圖3是根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的從緊湊（SPICE)模型和TCAD模擬以及隧道 FET (TFET)的各種工藝變化拐角生成的Id_Vg曲線和0N-電流柱狀圖。
[0031] 圖4包括根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的對(duì)于M0SFET使用本文描述的方法生成的 0N電流-OFF電流，0N電流-正態(tài)分位數(shù)和OFF電流-正態(tài)分位數(shù)的蒙特卡洛模擬圖。
[0032]圖5包括根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的對(duì)于TFET使用本文描述的方法生成的0N 電流-OFF電流，ON電流-正態(tài)分位數(shù)和OFF電流-正態(tài)分位數(shù)的蒙特卡洛模擬圖。
[0033] 圖6包括根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的N-M0SFET與P-M0SFET的標(biāo)準(zhǔn)化0N電流和 N-M0SFET與P-M0SFET的標(biāo)準(zhǔn)化OFF電流的蒙特卡洛模擬圖。
[0034]圖7包括根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的M0SFET環(huán)形振蕩器和TFET環(huán)形振蕩器的 延遲與泄漏功率的蒙特卡洛模擬圖。
[0035] 圖8示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的計(jì)算機(jī)系統(tǒng)。
【具體實(shí)施方式】
[0036] 根據(jù)本發(fā)明的構(gòu)思的實(shí)施例，本文公開了在基于LUT的模型庫中精確建模工藝變 化的實(shí)用方法。舉例來說，開發(fā)完全自動(dòng)化的流程，以使用從技術(shù)計(jì)算機(jī)輔助設(shè)計(jì)(TCAD)數(shù) 據(jù)生成的LUT構(gòu)建基于Verilog-A的模型庫。對(duì)此，使用多個(gè)工藝變化(PV)源的電路蒙特卡 洛(MC)模擬變得可行，這可能是建模裝置的綜合性能基準(zhǔn)的關(guān)鍵。
[0037]本文的一些實(shí)施例可以提供用于將工藝變化(例如，芯片到芯片(die to die)，晶 圓到晶圓(wafer to wafer))引入基于查找表的FET緊湊模型的通用方法。對(duì)于傳統(tǒng)M0SFET 和隧道FET，已經(jīng)使用TCAD模擬結(jié)果驗(yàn)證了這種模型的輸出的示例。以這種方式，可以在考 慮各種工藝變化源的情況下執(zhí)行新的晶體管電路級(jí)分析。
[0038] 概括來說，識(shí)別多個(gè)工藝變化源(Pi，i = 1，…，NP)。通過一次將一個(gè)PV源改變到其 +3〇或-3σ值來執(zhí)行TCAD模擬。從TCAD數(shù)據(jù)生成的2 · NP+1個(gè)LUT(對(duì)于每個(gè)PV生成兩個(gè)LUT， 而對(duì)于標(biāo)稱情況生成一個(gè)LUT)可以用于生成裝置的模型。例如，一些實(shí)施例提供了可以生 成Verilog-A模型，然而，這些實(shí)施例都是非限制性的。一些實(shí)施例提供了通過將高斯分布 應(yīng)用到每個(gè)工藝變化源來執(zhí)行MC模擬。以這種方式，對(duì)于每個(gè)MC實(shí)例，陣列，Δ Pi(i = 1，…， NP)可以被傳遞到Verilog-A模型作為實(shí)例參數(shù)。一些實(shí)施例提供了對(duì)于每個(gè)偏置點(diǎn)，計(jì)算 下面兩個(gè)量，
[0039]
[0040] 其中，Ido是標(biāo)稱電流，Idi是Pi處于+3σ(-3σ)(如果Δ Pi 2 〇( Δ Pi〈〇))時(shí)的電流。（Δ ?1是〇的預(yù)定倍數(shù)）。最終，此偏置點(diǎn)的電流被計(jì)算為，
[0041 ] Id = n · Id(lin) + (l-n) · Id(exp),
[0042] 其中，η是從標(biāo)稱I-V曲線提取的偏置依賴系數(shù)。（c-ν值的計(jì)算與I-V情況相同）。
[0043] 現(xiàn)參照?qǐng)D1，其中，示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的方法和計(jì)算機(jī)程序產(chǎn)品中 的操作的框圖。操作可以包括提供與半導(dǎo)體裝置的標(biāo)稱性能相應(yīng)的技術(shù)計(jì)算機(jī)輔助設(shè)計(jì) (TCAD)數(shù)據(jù)集合(塊100)。在一些實(shí)施例中，例如，半導(dǎo)體裝置可以包括金屬氧化物半導(dǎo)體 場(chǎng)效應(yīng)晶體管(M0SFET)或隧道場(chǎng)效應(yīng)晶體管(TFET)。本文的方法、系統(tǒng)和計(jì)算機(jī)程序產(chǎn)品 也可以應(yīng)用到其它類型的裝置。一些實(shí)施例提供了：可以使用來自一個(gè)或多個(gè)源的測(cè)試和/ 或制造數(shù)據(jù)很好校準(zhǔn)TCAD數(shù)據(jù)集合(也稱為TCAD平臺(tái)的輸出）。這種源可以包括制造數(shù)據(jù) 庫、測(cè)量工具和/或其他診斷裝置，諸如可以基于半導(dǎo)體裝置的顯著尺寸樣本集合提供標(biāo)稱 裝置特性的裝置分析器。在一些實(shí)施例中，在預(yù)期性能的基本上所有情況，與半導(dǎo)體裝置的 標(biāo)稱性能相應(yīng)的TCAD平臺(tái)（deck)基于與半導(dǎo)體的電流和電壓曲線相應(yīng)的實(shí)驗(yàn)數(shù)據(jù)。
[0044] 操作可以包括識(shí)別與半導(dǎo)體裝置制造期間發(fā)生的工藝變化相應(yīng)的多個(gè)工藝變化 源(塊102)。非限制性的工藝變化的示例可以包括柵極氧化物厚度、摻雜濃度和柵極長(zhǎng)度 等?？梢允褂媒y(tǒng)計(jì)、測(cè)量和/或制造數(shù)據(jù)來執(zhí)行工藝變化源的識(shí)別，所述統(tǒng)計(jì)、測(cè)量和/或制 造數(shù)據(jù)識(shí)別制造工藝的各方面都受到最大變化和/或半導(dǎo)體裝置的特性是最敏感的工藝變 化。例如，半導(dǎo)體裝置特性可能相對(duì)于一些工藝變化對(duì)于其它工藝變化明顯更加敏感。
[0045] 可以生成標(biāo)稱值查找表(LUT)(塊104)。標(biāo)稱值LUT提供與所有工藝變化源中的每 一個(gè)工藝變化源的標(biāo)稱值相應(yīng)的數(shù)據(jù)。LUT數(shù)據(jù)可以包括在每個(gè)給定電壓偏置點(diǎn)的電流和 電容值等。
[0046] 可以相應(yīng)于識(shí)別的多個(gè)工藝變化源生成多個(gè)LUT(塊106)。生成多個(gè)工藝變化LUT 可以包括為每個(gè)工藝變化源生成兩個(gè)LUT。在一些實(shí)施例中，可以針對(duì)在工藝變化的標(biāo)準(zhǔn)偏 差的一些整數(shù)倍的變化值來生成LUT。一些實(shí)施例提供了 ：可以生成從工藝變化的標(biāo)稱值到 工藝變化限制的范圍內(nèi)的工藝變化值的統(tǒng)計(jì)分布。一些實(shí)施例包括:生成從給定負(fù)數(shù)的標(biāo) 準(zhǔn)偏差到給定正數(shù)的標(biāo)準(zhǔn)偏差的范圍內(nèi)的工藝變化值的高斯分布，其中，高斯分布的均值 等于零，與標(biāo)稱情況(無工藝變化)相應(yīng)。一些實(shí)施例提供了：工藝變化限制的示例可以包括 工藝變化的正或負(fù)整數(shù)倍的標(biāo)準(zhǔn)偏差。
[0047]在一些實(shí)施例中，可在標(biāo)稱值加上和減去三倍的工藝變化值的標(biāo)準(zhǔn)偏差，來為每 個(gè)工藝變化源生成一對(duì)LUT。對(duì)此，LUT的總數(shù)量可以是工藝變化源數(shù)量的兩倍加上一個(gè)用 于標(biāo)稱值的LUT。
[0048] 一些實(shí)施例提供了 ：半導(dǎo)體裝置的基于LUT的模型可以以硬件描述語言(HDL)生成 (塊108)。如本文所述，可以在HDL Verilog-A生成基于LUT的模型，但是這些實(shí)施例僅是適 當(dāng)HDL的非限制性示例。
[0049] 可以計(jì)算與工藝變化值相應(yīng)的多個(gè)依賴值。例如，可以計(jì)算與半導(dǎo)體裝置的電流 對(duì)半導(dǎo)體的閾值電壓的線性依賴相應(yīng)的線性依賴值。一些實(shí)施例提供了根據(jù)下面的等式使 用標(biāo)稱電流(Id〇)、一個(gè)工藝變化源的電流值(I dl)以及包括高斯分布的陣列中的值八？1計(jì)算 線性依賴值：
[0050]
[0051] 在一些實(shí)施例中，可以計(jì)算與半導(dǎo)體裝置的電流對(duì)半導(dǎo)體的閾值電壓的指數(shù)依賴 相應(yīng)的指數(shù)依賴值。一些實(shí)施例提供了根據(jù)下面的等式使用標(biāo)稱電流(Id〇)、一個(gè)工藝變化 源的電流值(I dl)以及包括高斯分布的陣列中的值算指數(shù)依賴值：
[0052]
[0053] 一些實(shí)施例還包括計(jì)算從標(biāo)稱電流-電壓曲線提取偏置依賴系數(shù)(塊110)。一些實(shí) 施例提供了可以通過使用來自查找表的值確定正電流依賴（positive current dependence) (Id (plus))和負(fù)電流依賴（negative current dependence) (Id (Minus))來計(jì) 算偏置依賴系數(shù)。例如，可以基于從LUT確定的值使用下面的等式確定Id(Plus)和Id (Minus)〇
[0054] Id(plus) = Id(Vgs = Vgs〇-A Vt,Vds = VdsO)；
[0055] Id (minus) = Id(Vgs = VgsO+ Δ Vt, Vds = VdsO) 〇
[0056] 另外，一些實(shí)施例包括根據(jù)下面的示例等式計(jì)算Id的算術(shù)平均（Id(aVel))和Id的 幾何平均（Id(a Ve2)):
[0057] Id(avel ) = [Id(Plus)+Id (Minus) ]/2;
[0058] Id(ave2) = [Id(Plus) X Id(Minus) ]°'5〇
[0059] -些實(shí)施例提供了可以使用例如下面的等式使用標(biāo)稱電流IdQ、算術(shù)平均I d(avel) 和幾何平均Id(ave2)計(jì)算偏置依賴系數(shù)(ri):
[0060]
[0061] 隨著偏差依賴系數(shù)ri的值接近0,電流將對(duì)于閾值電壓(Vth)具有更大指數(shù)相關(guān)性， 其相應(yīng)于亞閾值機(jī)制。與此相反，隨著偏差依賴系數(shù)η的值接近1，電流將對(duì)于閾值電壓Vth具 有更大的線性相關(guān)性，其相應(yīng)于超閾值機(jī)制。
[0062] 可以基于工藝變化生成裝置指標(biāo)，諸如Id(塊112)。例如，電流Id可以被計(jì)算為：
[0063] Id = n · Id(lin) + (l-n) · Id(exp)〇
[0064] 在一些實(shí)施例中，可使用下面的等式來使用阻尼因子β來平滑I-V曲線：
[0065] Id = P · η · Id(lin) + (1-P · η) · Id(exp)〇
[0066] -些實(shí)施例提供了β可以是0和1之間的值，其中，較高的值提供較少的阻尼，較低 的值提供較多的阻尼。在一些實(shí)施例中，例如，β可以是0.6,然而，這種實(shí)施例是非限制性示 例。
[0067] 如本文所提供，基于LUT的模型可以在半導(dǎo)體裝置的整個(gè)操作范圍生成平滑電流-電壓和電容-電壓曲線。在一些實(shí)施例中，半導(dǎo)體裝置的基于Verilog-A的模型使用標(biāo)稱值 查找表、與每個(gè)識(shí)別的工藝變化的正數(shù)倍數(shù)的標(biāo)準(zhǔn)偏差相應(yīng)的工藝變化查找表以及與每個(gè) 識(shí)別的工藝變化的負(fù)數(shù)倍數(shù)的標(biāo)準(zhǔn)偏差相應(yīng)的工藝變化查找表。
[0068] 現(xiàn)參照?qǐng)D2,圖2包括根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的在1伏特的Vdd值處從緊湊 (SPICE)模型和TCAD模擬以及η型M0SFET的各種工藝變化拐角生成的Id_V g曲線和0N-電流柱 狀圖。曲線和柱狀圖與識(shí)別的氧化物柵極厚度(Tox)202、柵極長(zhǎng)度(Lg)204和N溝道摻雜濃 度(Nch) 206的工藝變化Pi相應(yīng)。
[0069]圖210包括當(dāng)工藝變化Δ Pi處于與它們各自的標(biāo)稱值相差兩個(gè)正標(biāo)準(zhǔn)偏差(+2〇) 時(shí)的TCAD模擬和SPICE曲線圖Id_Vg。類似地，圖220包括當(dāng)工藝變化Δ Pi處于與它們各自的 標(biāo)稱值相差兩個(gè)負(fù)標(biāo)準(zhǔn)偏差(_2σ)時(shí)的TCAD模擬和SPICE曲線圖Id_Vg。需要注意的是，在全 動(dòng)態(tài)偏置范圍內(nèi)獲得光滑的Id_V g曲線，并且可以在各個(gè)工藝拐角實(shí)現(xiàn)緊湊(SPICE)模型和 TCAD之間的優(yōu)秀匹配。
[0070] 此外，柱狀圖230示出在各種工藝變化組合的情況下對(duì)于η型M0SFET的TCAD和緊湊 (SPICE)模型結(jié)果的0N-電流。如圖所示，X軸依據(jù)標(biāo)準(zhǔn)偏差σ的量識(shí)別工藝變化組合。例如， 工藝變化標(biāo)稱值組合是[0,0,0]。需要注意的是，TCAD結(jié)果和緊湊(SPICE)模型結(jié)果之間，誤 差的之和的平方根是0.3%。
[0071] 現(xiàn)參照?qǐng)D3,圖3包括根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的在0.5伏特的Vdd值處從緊湊 (SPICE)模型和TCAD模擬以及TFET的各種工藝變化拐角生成的Id_V g曲線和0N-電流柱狀圖。 曲線和柱狀圖與識(shí)別的氧化物柵極厚度(Tox)302、源摻雜濃度(Ns)204和n+pocket摻雜濃 度(Npcl)206的工藝變化Pi相應(yīng)。
[0072]圖310包括當(dāng)對(duì)于Tox 302的工藝變化Δ Pi是與它的標(biāo)稱值相差正1.5倍標(biāo)準(zhǔn)偏差 (+ 1.5〇)，對(duì)于公益Ns 304的工藝變化Δ Pi是與它的標(biāo)稱值相差負(fù)1.5倍標(biāo)準(zhǔn)偏差(-1.5〇) 以及對(duì)于Npck 306的工藝變化與它的標(biāo)稱值相差負(fù)1.5倍標(biāo)準(zhǔn)偏差(-1.5〇)時(shí)的TCAD模擬 和SPICE曲線圖Id_Vg。類似地，圖320包括當(dāng)對(duì)于Tox302的工藝變化Δ Pi是與它的標(biāo)稱值相 差負(fù)1.5倍標(biāo)準(zhǔn)偏差(-1.5σ)，對(duì)于Ns 304的工藝變化Δ Pi是與它的標(biāo)稱值相差正1.5倍標(biāo) 準(zhǔn)偏差(+1.5σ)以及對(duì)于Npck 306的工藝變化APi與它的標(biāo)稱值相差正1.5倍標(biāo)準(zhǔn)偏差(+ 1.5〇)時(shí)的TCAD模擬和SPICE曲線圖Id_Vg。需要注意的是，在全動(dòng)態(tài)偏置范圍內(nèi)獲得光滑的 Id_Vg曲線，并且可以在各個(gè)工藝拐角實(shí)現(xiàn)緊湊(SPICE)模型和TCAD之間的優(yōu)秀匹配。另外， 如圖2和圖3的相關(guān)部分所示，從基于LUT的模型庫生成的統(tǒng)計(jì)分布提供了來自TCAD模擬的 那些良好表示。
[0073] 此外，柱狀圖330示出在各種工藝變化組合的情況下對(duì)于TFET的TCAD和緊湊 (SPICE)模型結(jié)果的0N-電流。如圖所示，X軸依據(jù)標(biāo)準(zhǔn)偏差σ的量識(shí)別工藝變化組合。例如， 工藝變化標(biāo)稱值組合是[0,0,0]。需要注意的是，TCAD結(jié)果和緊湊(SPICE)模型結(jié)果之間，誤 差的和的平方根是〇. 3%。這樣，對(duì)于MOSFET和TFET半導(dǎo)體裝置兩者，示出基于LUT的模型庫 運(yùn)行良好。
[0074] 現(xiàn)參照?qǐng)D4，圖4包括根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的在1伏特的Vdd值處對(duì)于 M0SFET使用本文描述的方法生成的0N電流-OFF電流410、0N電流-正態(tài)分位數(shù)420和OFF電 流-正態(tài)分位數(shù)430的蒙特卡洛模擬圖。如圖所示，蒙特卡洛模擬數(shù)據(jù)的分布表明：裝置變化 規(guī)格可被提取說明并且可以考慮基于LUT的模型中的工藝變化估計(jì)最壞情況電路指標(biāo)。
[0075] 現(xiàn)參照?qǐng)D5，圖5包括根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的在0.5伏特的Vdd值處對(duì)于 TFET使用本文描述的方法生成的0N電流-OFF電流510、0N電流-正態(tài)分位數(shù)520和OFF電流-正態(tài)分位數(shù)530的蒙特卡洛模擬圖。如圖所示，蒙特卡洛模擬數(shù)據(jù)的分布表明：裝置變化規(guī) 格可被提取并且可以考慮基于LUT的模型中的工藝變化估計(jì)最壞情況電路指標(biāo)。
[0076]另外，不同裝置類型（例如，nFET與pFET)之間的變化相關(guān)性的適當(dāng)建?？赡軐?duì)于 精確的電路模擬和基準(zhǔn)至關(guān)重要。以這種方式，根據(jù)本文的方法，每個(gè)工藝變化源可以被明 確地視為實(shí)例參數(shù)。因此，可以從根本上捕獲變化相關(guān)性。例如，現(xiàn)參照?qǐng)D6,圖6包括根據(jù)本 發(fā)明構(gòu)思的一些實(shí)施例的N-M0SFET與P-M0SFET 610的標(biāo)準(zhǔn)化0N電流的蒙特卡洛模擬圖610 和N-M0SFET與P-M0SFET的標(biāo)準(zhǔn)化OFF電流的蒙特卡洛模擬圖6 20。在該模擬中使用的裝置共 享相同Δ Tox和Δ Lg，但是具有不同的Δ Nch值。在每個(gè)示出的情況下，N-M0SFET和P-M0SFET 部分相關(guān)，即，〇〈相關(guān)性〈1。例如，N-M0SFET和P-M0SFET具有0N電流的相關(guān)性0.87以及OFF電 流的相關(guān)性0.63。
[0077] 現(xiàn)參照?qǐng)D7,圖7包括根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的M0SFET環(huán)形振蕩器710和 TFET環(huán)形振蕩器720的延遲與泄漏功率的蒙特卡洛模擬圖。使用環(huán)形振蕩器蒙特卡洛模擬 數(shù)據(jù)，可以提取最壞情況電路指標(biāo)(例如，延遲、功率消耗）。這種指標(biāo)可能對(duì)于與不同裝置 選項(xiàng)相應(yīng)的性能基準(zhǔn)至關(guān)重要。在每個(gè)示出的情況下，N-M0SFET和P-M0SFET部分相關(guān)，即，0 〈相關(guān)性〈1。例如，N-M0SFET和P-M0SFET具有0N電流的相關(guān)性0.87以及OFF電流的相關(guān)性 0.63〇
[0078] 現(xiàn)參照?qǐng)D8,圖8示出根據(jù)本文描述的一些實(shí)施例的計(jì)算機(jī)系統(tǒng)。計(jì)算機(jī)或計(jì)算機(jī) 系統(tǒng)通?？梢允悄軌驁?zhí)行計(jì)算的任何系統(tǒng)。具體地，計(jì)算機(jī)系統(tǒng)可以是微處理器、專用集成 電路、分布式計(jì)算系統(tǒng)、云計(jì)算系統(tǒng)或者現(xiàn)在已知或以后開發(fā)的任何其他計(jì)算系統(tǒng)。在一些 實(shí)施例中，計(jì)算機(jī)系統(tǒng)802包括處理器804、內(nèi)部存儲(chǔ)器806和外部存儲(chǔ)器808。計(jì)算機(jī)系統(tǒng) 802可以連接有顯示器814、鍵盤810、指示設(shè)備812和裝置分析器822。外部存儲(chǔ)器808通常可 以是能夠存儲(chǔ)數(shù)據(jù)的任何裝置。具體地，存儲(chǔ)裝置可以是磁、光和/或磁-光存儲(chǔ)裝置，和/或 它可以基于閃存和/或電池供電內(nèi)存。外部存儲(chǔ)器808可以存儲(chǔ)應(yīng)用816、操作系統(tǒng)818和數(shù) 據(jù)820。應(yīng)用816可以包括指令，其中，當(dāng)計(jì)算機(jī)802執(zhí)行該指令時(shí)，使計(jì)算機(jī)802執(zhí)行本公開 中隱含或清楚描述的一個(gè)或多個(gè)處理。數(shù)據(jù)820可以包括通過應(yīng)用816來輸入或輸出的任何 數(shù)據(jù)。例如，數(shù)據(jù)820可以包括與半導(dǎo)體裝置的標(biāo)稱性能相應(yīng)的技術(shù)計(jì)算機(jī)輔助設(shè)計(jì)數(shù)據(jù)集 合。在一些實(shí)施例中，從裝置分析器822接收這種數(shù)據(jù)。
[0079] 如上所示，本文所公開的實(shí)施例可以通過提供考慮工藝變化的基于LUT的模型針 對(duì)分析和/或設(shè)計(jì)半導(dǎo)體裝置和/或包括半導(dǎo)體裝置的電路的傳統(tǒng)方法提供更高的計(jì)算效 率。在以前的方法不切實(shí)際地提供復(fù)雜的方法捕獲工藝變化的情況下，本文的實(shí)施例通過 提供考慮工藝變化的基于LUT技術(shù)提供了計(jì)算效率的顯著上升。
[0080]以上已經(jīng)參照示出示例實(shí)施例的附圖描述了本發(fā)明構(gòu)思的實(shí)施例。然而，本發(fā)明 構(gòu)思可以體現(xiàn)為許多不同的形式，并且不應(yīng)被解釋為限于本文闡述的實(shí)施例。相反，提供這 些實(shí)施例使得本公開將是徹底和完整的，并且將向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范 圍。在整個(gè)附圖和說明書中相同的標(biāo)號(hào)是指相同的元件。如本文所用的表述"和/或"包括一 個(gè)或多個(gè)相關(guān)所列的項(xiàng)目的任意組合和所有組合。
[0081 ]應(yīng)當(dāng)理解，盡管術(shù)語第一、第二等在本文可以用于描述各種元件，但是這些元件不 應(yīng)被這些術(shù)語所限制。這些術(shù)語僅是用于將一個(gè)元件與另一個(gè)相區(qū)別。例如，第一元件可以 被稱為第二元件，并且類似地，第二元件可以被稱為第一元件，而不脫離本發(fā)明的范圍。 [0082]應(yīng)當(dāng)理解，當(dāng)元件被稱作"親接到"或"連接到"另一元件或在另一元件"上"時(shí)，它 可以直接耦接到、連接到另一元件或在另一元件上，或者也可以存在中間元件。相對(duì)而言， 當(dāng)元件被稱作"直接耦接到"或"直接連接到"另一元件或"直接"在另一元件"上"時(shí)，不存在 中間元件。用于描述元件之間的關(guān)系的其他詞語應(yīng)該以類似的方式解釋（即，"之間"與"直 接之間"，"相鄰"與"直接相鄰"等）。
[0083] 諸如"下方"或"上方"或"上部"或"下部"或"水平"或"垂直"的相對(duì)術(shù)語在本文中 可以用于描述元件，層或區(qū)域與另一元件，層或區(qū)域的關(guān)系，如附圖所示。應(yīng)當(dāng)理解，除了在 附圖中描述的方位之外，這些術(shù)語旨在涵蓋裝置的不同方位。
[0084] 本文所使用的術(shù)語僅用于描述具體實(shí)施例的目的，并非意在限制本發(fā)明。如本文 中所使用的，單數(shù)形式意圖包括復(fù)數(shù)形式，除非上下文另外明確指出。將進(jìn)一步理解，在本 說明書中使用術(shù)語"包括"、"包含"時(shí)，術(shù)語"包括"、"包含"指定所陳述的特征、元件和/或組 件的存在，但是并不排除一個(gè)或多個(gè)其它特征、元件、組件和/或它們的組合的存在或添加。
[0085] 上面參照示出根據(jù)本發(fā)明的各種實(shí)施例的方法、設(shè)備和計(jì)算機(jī)程序產(chǎn)品的框圖描 述了本發(fā)明的各種實(shí)施例。應(yīng)當(dāng)理解，框圖和/或操作說明的每個(gè)塊以及圖和/或操作說明 中的塊的組合可以通過模擬和/或數(shù)字硬件和/或計(jì)算機(jī)程序指令來實(shí)現(xiàn)。這些計(jì)算機(jī)程序 指令可以被提供給通用計(jì)算機(jī)，專用計(jì)算機(jī)，ASIC和/或其它可編程數(shù)據(jù)處理設(shè)備的處理 器，使得經(jīng)由計(jì)算機(jī)和/或其它可編程數(shù)據(jù)設(shè)備的處理器執(zhí)行的該指令創(chuàng)建用于實(shí)現(xiàn)框圖 和/或操作說明中指定的功能/動(dòng)作的裝置。因此，應(yīng)當(dāng)理解，框圖和操作說明支持設(shè)備，方 法和計(jì)算機(jī)程序廣品。
[0086] 將進(jìn)一步理解，可以至少部分地使用離散硬件組件，一個(gè)或多個(gè)專用集成電路 (ASIC)和/或一個(gè)或多個(gè)專用數(shù)字處理器和/或計(jì)算機(jī)體現(xiàn)本文所描述的功能。
[0087] 所有實(shí)施例可以以任何方式和/或組合進(jìn)行組合。
[0088]在附圖和說明書中，已經(jīng)公開了發(fā)明構(gòu)思的典型實(shí)施例，并且盡管采用了特定術(shù) 語，但是它們僅以一般和描述性意義使用，而不是為了限制的目的，本發(fā)明構(gòu)思的范圍在下 面的權(quán)利要求中闡述。
【主權(quán)項(xiàng)】
1. 一種用于分析半導(dǎo)體裝置的性能的計(jì)算機(jī)實(shí)現(xiàn)方式，所述方法包括： 提供與所述半導(dǎo)體裝置的標(biāo)稱性能相應(yīng)的技術(shù)計(jì)算機(jī)輔助設(shè)計(jì)數(shù)據(jù)集合； 識(shí)別與所述半導(dǎo)體裝置的制造期間發(fā)生的工藝變化相應(yīng)的多個(gè)工藝變化源； 使用所述多個(gè)工藝變化源中的每一個(gè)工藝變化源的標(biāo)稱值，來生成所述半導(dǎo)體裝置的 電參數(shù)的標(biāo)稱值查找表;W及 使用與被識(shí)別為相應(yīng)于所述半導(dǎo)體裝置的所述多個(gè)工藝變化源中的每一個(gè)工藝變化 源相應(yīng)的變化值來生成所述半導(dǎo)體裝置的電參數(shù)的多個(gè)工藝變化查找表。2. 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)實(shí)現(xiàn)方法，其中，與所述半導(dǎo)體裝置的標(biāo)稱性能相應(yīng)的 技術(shù)計(jì)算機(jī)輔助設(shè)計(jì)數(shù)據(jù)集合包括:與在沒有任何工藝變化的情況下的所述半導(dǎo)體裝置相 應(yīng)的技術(shù)計(jì)算機(jī)輔助設(shè)計(jì)數(shù)據(jù)集合。3. 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)實(shí)現(xiàn)方法，其中，與所述半導(dǎo)體裝置的標(biāo)稱性能相應(yīng)的 技術(shù)計(jì)算機(jī)輔助設(shè)計(jì)數(shù)據(jù)集合基于與在預(yù)期性能的所有情況下的所述半導(dǎo)體裝置的電流 和電壓曲線相應(yīng)的實(shí)驗(yàn)數(shù)據(jù)。4. 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)實(shí)現(xiàn)方法，其中，使用與被識(shí)別為相應(yīng)于半導(dǎo)體裝置的 所述多個(gè)工藝變化源中的每一個(gè)工藝變化源相應(yīng)的變化值來生成所述半導(dǎo)體裝置的電參 數(shù)的多個(gè)工藝變化查找表的步驟包括:對(duì)于所述多個(gè)工藝變化源中的每個(gè)工藝變化源： 生成從工藝變化的標(biāo)稱值到工藝變化限制范圍內(nèi)的工藝變化值的統(tǒng)計(jì)分布；W及 計(jì)算與工藝變化值相應(yīng)的多個(gè)依賴值。5. 根據(jù)權(quán)利要求4所述的計(jì)算機(jī)實(shí)現(xiàn)方法，其中，生成統(tǒng)計(jì)分布的步驟包括： 生成從給定負(fù)數(shù)倍數(shù)的標(biāo)準(zhǔn)偏差到給定正數(shù)倍數(shù)的標(biāo)準(zhǔn)偏差的范圍內(nèi)的工藝變化值 的高斯分布，其中，所述高斯分布的均值等于零，其與無工藝變化的標(biāo)稱情況相應(yīng)。6. 根據(jù)權(quán)利要求4所述的計(jì)算機(jī)實(shí)現(xiàn)方法，其中，計(jì)算所述多個(gè)依賴值的步驟包括： 計(jì)算與所述半導(dǎo)體裝置的電流對(duì)所述半導(dǎo)體裝置的闊值電壓的線性依賴相應(yīng)的線性 依賴值；W及 計(jì)算與所述半導(dǎo)體裝置的電流對(duì)所述半導(dǎo)體裝置的闊值電壓的指數(shù)依賴相應(yīng)的指數(shù) 依賴值。7. 根據(jù)權(quán)利要求6所述的計(jì)算機(jī)實(shí)現(xiàn)方法，其中，根據(jù)下面的等式確定線性依賴值：其中，Id(lin)表示線性依賴值，NP是所述多個(gè)工藝變化源的數(shù)量，Δ Pi表示作為第i工 藝變化源的Pi的變化并具有包括高斯分布的陣列中的值，Ido表示標(biāo)稱電流，W及Idi表示根 據(jù)Δ Pi從所述多個(gè)工藝變化查找表中的相應(yīng)一個(gè)查找表中確定的電流值并滿足下面的等 式，其中，0表不Pi的標(biāo)準(zhǔn)偏差。8. 根據(jù)權(quán)利要求6所述的計(jì)算機(jī)實(shí)現(xiàn)方法，其中，根據(jù)下面的等式計(jì)算指數(shù)依賴值：其中，Id(exp)表示指數(shù)依賴值，NP是所述多個(gè)工藝變化源的數(shù)量，Δ Pi表示作為第i工 藝變化源的Pi的變化并具有包括高斯分布的陣列中的值，Ido表示標(biāo)稱電流，Idi表示根據(jù)Δ Pi從所述多個(gè)工藝變化查找表中的相應(yīng)一個(gè)查找表中確定的電流值并滿足W下的等式，其中，0是Pi的標(biāo)準(zhǔn)偏差。9. 根據(jù)權(quán)利要求4所述的計(jì)算機(jī)實(shí)現(xiàn)方法，還包括:計(jì)算從標(biāo)稱電流-電壓曲線提取的 偏置依賴系數(shù)。10. 根據(jù)權(quán)利要求9所述的計(jì)算機(jī)實(shí)現(xiàn)方法，其中，計(jì)算偏置依賴系數(shù)的步驟包括:使用 下面的等式來計(jì)算正電流依賴和負(fù)電流依賴，其中， Id(plus) = Id(Vgs = Vgs〇- Δ Vt ,Vds = VdsO); W及 Id(minus) = Id(Vgs = VgsO+A Vt,Vds = VdsO), 其中，Id(plus)表示正電流依賴并且Id(minus)表示負(fù)電流依賴。11. 根據(jù)權(quán)利要求10所述的計(jì)算機(jī)實(shí)現(xiàn)方法，還包括:使用正電流依賴和負(fù)電流依賴生 成電流的算術(shù)平均和電流的幾何平均。12. 根據(jù)權(quán)利要求11所述的計(jì)算機(jī)實(shí)現(xiàn)方法，其中，如下計(jì)算偏置依賴系數(shù)：其中，η表示偏置依賴系數(shù)，Ido表示標(biāo)稱電流，Id(ave2)表示電流的幾何平局，Id〇(avel) 表示電流的算術(shù)平均。13. 根據(jù)權(quán)利要求12所述的計(jì)算機(jī)實(shí)現(xiàn)方法，還包括:將電流計(jì)算為： Id = n * Id(lin) + (l-n) · Id(exp)〇 其中，I康示電流，Id(lin)表示線性依賴值，W及Id(exp)表示指數(shù)依賴值。14. 根據(jù)權(quán)利要求12所述的計(jì)算機(jī)實(shí)現(xiàn)方法，還包括:使用阻尼因子將電流計(jì)算為： ld = 0 · η · Id(lin) + (l-0 · η) · Id(exp)。 其中，Id表示電流，Id(lin)表示線性依賴值，Id(e邱)表示指數(shù)依賴值，W及β表示阻尼 因子。15. 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)實(shí)現(xiàn)方法，其中，提供與半導(dǎo)體裝置的標(biāo)稱性能相應(yīng) 的技術(shù)計(jì)算機(jī)輔助設(shè)計(jì)數(shù)據(jù)集合的步驟包括:接收與半導(dǎo)體裝置相應(yīng)的性能數(shù)據(jù)。16. 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)實(shí)現(xiàn)方法，其中，半導(dǎo)體裝置包括MOSFET，TFET或其它 類型的場(chǎng)效應(yīng)晶體管。17. 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)實(shí)現(xiàn)方法，還包括:使用標(biāo)稱值查找表和所述多個(gè)工 藝變化查找表來構(gòu)建半導(dǎo)體裝置的基于Verilog-A的模型，其中，基于Verilog-A的模型被 配置為基于工藝變化在給定電壓偏置點(diǎn)計(jì)算電流和電容值。18. 根據(jù)權(quán)利要求17所述的計(jì)算機(jī)實(shí)現(xiàn)方法，其中，基于Verilog-A的模型還被配置為 在半導(dǎo)體裝置的整個(gè)操作范圍內(nèi)生成平滑的電流-電壓W及電容-電壓曲線。19. 一種用于分析半導(dǎo)體裝置的性能的系統(tǒng)，所述系統(tǒng)包括： 處理器；W及 存儲(chǔ)器，存儲(chǔ)計(jì)算機(jī)可讀代碼，當(dāng)執(zhí)行所述計(jì)算機(jī)可讀代碼時(shí)，使處理器執(zhí)行權(quán)利要求 1所述的操作。20. -種計(jì)算機(jī)程序產(chǎn)品，包括： 非臨時(shí)性計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，存儲(chǔ)計(jì)算機(jī)可讀程序代碼，其中，當(dāng)電子裝置的處理器 執(zhí)行所述計(jì)算機(jī)可讀程序代碼時(shí)，使處理器執(zhí)行包括下述步驟的操作： 提供與半導(dǎo)體裝置的標(biāo)稱性能相應(yīng)的技術(shù)計(jì)算機(jī)輔助設(shè)計(jì)數(shù)據(jù)集合； 識(shí)別與半導(dǎo)體裝置的制造期間發(fā)生的工藝變化相應(yīng)的多個(gè)工藝變化源； 使用所述多個(gè)工藝變化源中的每一個(gè)工藝變化源的標(biāo)稱值來生成半導(dǎo)體裝置的電參 數(shù)的標(biāo)稱值查找表； 使用與被識(shí)別為相應(yīng)于半導(dǎo)體裝置的所述多個(gè)工藝變化源中的每一個(gè)工藝變化源相 應(yīng)的變化值來生成導(dǎo)體裝置的電參數(shù)的多個(gè)工藝變化查找表； 使用標(biāo)稱值查找表和所述多個(gè)工藝變化查找表生成半導(dǎo)體裝置的基于Verilog-A的模 型；W及 使用正電流依賴和負(fù)電流依賴來生成電路的算術(shù)平均和電路的幾何平均計(jì)算從標(biāo)稱 電流-電壓曲線提取的偏置依賴系數(shù)。
【文檔編號(hào)】G06F17/50GK105975646SQ201610140665
【公開日】2016年9月28日
【申請(qǐng)日】2016年3月11日
【發(fā)明人】王敬, 許諾, 崔祐晟
【申請(qǐng)人】三星電子株式會(huì)社